JP2012227347A - 高周波装置 - Google Patents

高周波装置 Download PDF

Info

Publication number
JP2012227347A
JP2012227347A JP2011093400A JP2011093400A JP2012227347A JP 2012227347 A JP2012227347 A JP 2012227347A JP 2011093400 A JP2011093400 A JP 2011093400A JP 2011093400 A JP2011093400 A JP 2011093400A JP 2012227347 A JP2012227347 A JP 2012227347A
Authority
JP
Japan
Prior art keywords
ground
signal
lead pin
die pad
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011093400A
Other languages
English (en)
Other versions
JP5616839B2 (ja
Inventor
Naonori Uda
尚典 宇田
Tetsuya Katayama
哲也 片山
Yasuyuki Miyake
康之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2011093400A priority Critical patent/JP5616839B2/ja
Publication of JP2012227347A publication Critical patent/JP2012227347A/ja
Application granted granted Critical
Publication of JP5616839B2 publication Critical patent/JP5616839B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

【課題】アイソレーションの低下や、伝送損失の増大を防止する
【解決手段】基板10の表面であってダイパッド30の周辺部において、ダイパッドから突出して形成された複数の平坦なグランドリードピン25aと、グランド線路22aと、信号線路21aと、信号線路の一端に一端が接続された複数の平坦な信号リードピン26aとを有する。信号リードピンと、それに隣接するグランドリードピンとのそれぞれの長さ方向の中心線の、ダイパッドに接近した端部での間隔は、500μmより狭い。信号リードピンは、一端において、信号線路と接続される部分を除いて、厚さが薄くなるように裏面側が所定の厚さだけ削除され、基板の表面との間に欠損部が形成され、信号リードピンの一端と信号線路、及び、グランドリードピンとグランド線路は、半田により接続されている。
【選択図】図1

Description

本発明は、集積回路と、その集積回路を搭載するダイパッド、リードピンとを樹脂モールドし、リードピンの先端が樹脂の底面と同一面に位置するモールドICを、信号線路を有した基板上に配設した高周波装置において、信号線路間のアイソレーションの低下及び伝送損失の増大を改善した装置に関する。
従来、下記特許文献1に開示の集積回路装置が知られている。図7に示すように、モールドIC80は、アイランド81と、その上に配設されたICチップ82と、アイランド81から連続して突出して形成されたグランド線路となるリード部83a、83b、83c、83dと、信号線路となるリード部84a、84bと、それらをモールドした樹脂85とを有している。この特許文献では、信号線路の両側にグランド線路が位置するように、すなわち、G−S−G構造となるように、リード部は配置されている。この構造により、一つの信号線路であるリード部を伝搬する信号が、他の信号線路であるリード部に漏洩することが、グランド線路のリード部による遮蔽により防止されている。
特開平7−245328
ところが、特許文献1に開示の方法は、信号線路となるリード部84a、84bがL字状に屈曲形成されているので、図6に示すように、モールドIC80を実装基板86に配置すると、信号線路となるリード部84aは、基板面から大きく離れた位置に存在する。このため、実装基板86から離れ空中に浮いた本体部840のインダクタンスは、本体部840が実装基板86に接触している場合に比べて、増加することになり、高周波特性を劣化させるという問題があった。
また、最近、ICチップやダイパッドの小型化、端子数の増加などのために、上記のG−S−G構造において、ダイパッドの縁における信号リードピン、グランドリードピンとの長さ方向の中心線の間隔は、400μmと500μmより狭くすることが要請されている。本発明者らは、各種実験を重ねた結果、このリードピン間の間隔が狭くなると、信号リードピンの浮遊容量が増大することが分かった。その結果、信号リードピン間のアイソレーションが低下し、伝送損失も増加する。
本発明は、このアイソレーションの低下や、伝送損失の増大を防止することを目的とする。
第1の発明は、裏面に面状の金属膜から成るグランド層を有した基板と、該基板の表面に配設されグランド層と導通する金属性のダイパッドと、該ダイパッドの表面に配設された集積回路とを有する高周波装置において、基板の表面であってダイパッドの周辺部において、ダイパッドから突出して形成された複数の平坦なグランドリードピンと、基板の表面の周辺部に形成され、基板のグランド層と導通する複数のグランド線路と、基板の表面に形成され、グランド層との間でマイクロストリップ導波路を形成し、周辺部に向けて伸びた複数の信号線路と、基板の表面の周辺部に形成され、複数の信号線路の一端に、それぞれ、一端が接続された複数の平坦な信号リードピンであって、隣接する2つのグランドリードピンの間に、ダイパッドに向けて伸びた信号リードピンと、信号リードピンの他端において、集積回路と接続されたボンディングワイヤと、集積回路、ダイパッド、ボンディングワイヤ、グランドリードピン、信号リードピンを、ダイパッドの裏面と、グランドリードピンの先端部分と、信号リードピンの先端部分を露出させて、モールドした樹脂と、を有し、それぞれの信号リードピンと、それに隣接するグランドリードピンとの、ダイパッドに接近した端部での長さ方向の中心線の間隔は、500μmより狭く、信号リードピンは、一端において、信号線路と接続される部分を除いて、厚さが薄くなるように裏面側の全体が削除された欠損部を有し、信号リードピンの一端と信号線路、及び、グランドリードピンとグランド線路は、半田により接続されていることを特徴とする。
上記発明において、それぞれの信号リードピンと、それに隣接するグランドリードピンとの、ダイパッドに接近した端部での長さ方向の中心線の間隔は、400μm以下が望ましい。また、信号リードピンは、信号線路と接続される根元部から集積回路に向かう先端までの全ておいて、裏面側の全体が薄く形成された欠損部(先端まで削除された凹部)を有している。この欠損部には、モールド樹脂が充填されていても、空間であっても良い。すなわち、信号リードピンの厚さが薄くなっている部分を含むようにモールドされていれば、信号リードピンに形成される欠損部には樹脂が充填されていることになる。この場合には、欠損部の部分の樹脂底面と実装基板の上面との間に空気層が形成される。また、信号リードピンの厚さが薄くなっている部分の一部だけを含むようにモールドされていれば、モールド樹脂の外側に突出した信号リードピンの欠損部は、空気層となる。この場合には、欠損部の信号リードピンの薄くなった底面と、実装基板の上面との間は、空気層となる。
本発明において、グランドリードピンは、グランド線路と接続される部分を除いて、厚さが薄くなるように裏面側の全体が削除された欠損部(グランド線路と接続される根元部から先端までに形成された凹部)を有していても良い。この場合も、欠損部は、モールド樹脂が充填されていても、空間であっても良い。
また、グランド線路のダイパッド側の端部は、グランド層と第1ビアホールにより導通しており、その第1ビアホールの位置からダイパッドまでのグランドリードピンの長さは、それぞれの信号リードピンとそれに隣接するグランドリードピンとの長さ方向の中心線の、ダイパッドに接近した側での間隔以上であって、伝搬する信号の波長×3/8以下であることが望ましい。第1ビアホールの位置からダイパッドまでのグランドリードピンの長さはが、短過ぎると、コプレーナ線路によるガイドの効果が小さいため、隣接する信号リードピンに信号が漏れ、アイソレーションが劣化する。また、その長さが管内λ/2であると、グランドリードピンは両端がショートしているので、共振する。このため、管内波長λ×3/8程度以下が望ましい。
また、グランド線路のダイパッドから離れた側の端部は、グランド層と第2ビアホールにより導通していることが望ましい。
本発明によると、信号リードピンは、一端において、信号線路と接続される部分を除いて、厚さが薄くなるように裏面側の全体が削除され、基板の表面との間に欠損部が形成されているので、信号リードピンとグランドリードピンとのそれぞれの長さ方向の中心線の最小間隔が、500μmよりも狭い場合であっても、信号リードピン間のアイソレーションの低下を防止することができた。2〜30GHzにおいて、35dB以上のアイソレーションを実現することができた。また、伝送損失は、上記周波数範囲において、1.5dB程度以下と、信号リードピンとグランドリードピンとの長さ方向の中心線の間隔が750μmの場合に比べて、伝送損失が増大することはなかった。また、上記の欠損部を空気層とすることにより、信号リードピンと信号線路とをハンダ付けする時に、余分なハンダがこの欠損部に流れ、両側に存在するグランドリードピンの方向に流れて、両者が短絡することが防止される。グランドリードピンも同様に、欠損部が形成されるように、厚さが薄くなるように削除されている場合には、短絡防止の効果は高い。また、第1ビアホールの位置からダイパッドまでのグランドリードピンの長さを、信号リードピンとグランドリードピンとのそれぞれの長さ方向の中心線の最短間隔以上、伝搬する信号の波長×3/8以下とすることで、共振を防止することができた。これにより、特定の周波数においてアイソレーションが低下することが防止された。また、グランド線路のダイパッドから離れた側の端部も、グランド層と第2ビアホールにより導通させることにより、グランド線路の他端が開放端となることが防止される。これにより、インピーダンス不整合や共振の発生が防止され、アイソレーションの低下を防止することができる。
本発明の具体的な実施例1に係る高周波装置の縦断面図。 実施例1に係る高周波装置の平面図。 実施例1に係る高周波装置の斜視図。 実施例1に係る高周波装置の一つの信号線路の入力端と、その信号線路が接続される集積回路のパッド間の伝送路の挿入損失と信号線路の入力端での反射特性を示した特性図。 実施例1に係る高周波装置の一つの信号線路の入力端と、他の信号線路が接続される集積回路の各パッドとの間のアイソレーションを示した特性図。 従来例のモールドICにおけるリード部と実装基板との関係を示した断面図。 従来例のモールドICの構造を示した斜視図。
以下、本発明を具体的な実施例を説明する。本発明は以下の実施例に限定されるものではない。
図1は、本発明の具体的な一実施例に係る高周波装置1の構成を示した断面図であり、図2は、その平面図であり、図3は斜視図である。誘電体から成る実装基板10の裏面10bには、全体の平面に一様に厚さ一定の金属から成るグランド層11が形成されている。実装基板10の比誘電率は3.6、厚さは120μmである。誘電体基板10の表面10aには、複数の信号線路21a、21b…(図2)が形成されており、各信号線路21a、21b…の両側に、グランド線路22a、22b…(図2)が形成されている。グランド層11、信号線路21a、21b…、グランド線路22a、22b…の厚さは、それぞれ、25μmである。
実装基板10の表面10aには、金属製のダイパッド30が配設されている。このダイパッド30の底面30bは、ハンダ32により、多数のビアホール31の上面31aに、接続されている。ビアホール31は、ダイパッド30が配置される矩形領域に等間隔で、グランド層11に電気的に接続するように設けられている。この結果、ダイパッド30は、全領域において、グランド層11と同一のグランド電位となる。ダイパッド30は中央部の厚さが薄くなっており、その薄い領域の表面30aには、集積回路33が接合されている。
各グランド線路22a、22b…は、それぞ、第1ビアホールと第2ビアホールの組(24a、23a)、(24b、23b)…(図2)により、グランド層11と電気的に導通している。第1ビアホール24a、24b…は、ダイパッド30の外周の縁30cに近い側のビアホールであり、第2ビアホール23a、23b…は、ダイパッド30の外周の縁30cに対して遠い側のビアホールである。
ダイパッド30の周辺の縁30cからは、周辺部Dにおいて、ダイパッド30に連続して、多数のグランドリードピン25a、25b…(図2)が突出している。それぞれのグランドリードピン25a、25b…の先端部は、それぞれのグランド線路22a、22b…に、ダイパッド30に近接した側の第1ビアホール24a、24b…の位置で、ハンダにより接続されている。ダイパッド30の周辺の縁30cからグランドリードピン25a、25b…とグランド線路22a、22b…との接続部までが、周辺部Dとして定義される。ダイパッド30の縁30cの位置におけるグランドリードピン25a、25bの長さ方向にとられる中心線の間隔は、0.8mmであり、グランド線路22a、22bの長さ方向にとられる中心線の間隔1mmよりも狭い。したがって、グランドリードピン25a、25b…は、グランド線路22a、22b…に向かうに従って、それらの中心線の間隔を拡大するように屈折して形成されている。
それぞれの信号線路21a、21b…のダイパッド30側の先端部(210c)には、信号リードピン26a、26b…のダイパッド30から遠い方の一端がハンダにより接続されている。それぞれの信号リードピン26a、26b…は、周辺部Dにおいて、両側のグランドリードピン25a、25b…の間に存在し、ダイパッド30の縁30cの近くまで伸びている。ダイパッド30の周辺の縁30cから信号リードピン26a、26b…と信号線路21a、21b…との接続部までが、周辺部Dとして定義される。ダイパッド30の縁30cに近い位置における信号リードピン26a、26bのそれぞれの長さ方向にとられる中心線の間隔は0.8mmであり、信号線路21a、21bのそれぞれの長さ方向にとられる中心線の間隔1mmよりも狭い。したがって、信号リードピン26a、26b…は、信号線路21a、21b…に向かうに従って、それらの中心線の間隔を拡大するように屈折して形成されている。また、ダイパッド30の縁30cに近い位置における信号リードピン26a、26b…と、それに隣接するグランドリードピン25a、25b…との長さ方向にとられる中心線の間隔は、0.4mmである。また、信号リードピン26a、26b…とグランドリードピン25a、25b…の幅は、0.2mmである。したがって、ダイパッド30の周辺の縁30cにおける信号リードピン26a、26b…の長さ方向の稜線と、これに対面するグランドリードピン25a、25b…の長さ方向の稜線間の間隔は、0.2mmである。
それぞれの信号線路21a、21b…に対するそれぞれの信号リードピン26a、26b…の各接合部260の厚さは、0.2mmである。そして、接合部260からダイパッド30の方向に向かう先端までの本体部261の厚さは、0.1mmであり、接合部260の厚さの1/2の厚さに、本体部261の裏面261bが削除されている。削除された部分により欠損部262(凹部)が形成される。この本体部261は、エッチングにより形成された。したがって、信号リードピン26の裏面261bと実装基板10の表面10aとの間の間隔は、0.1mmに信号線路21a、21bの厚さとハンダ層の厚さを加えた値となる。信号リードピン26a、26b…の上面は平坦であり、ダイパット30の厚さの厚い周辺部の上面と同一高さである。そして、それぞれの信号リードピン26a、26b…のダイパット30に近い側の先端部と、集積回路33上のパッド40とは、なるべく距離を短くして、ワイヤ41によりボンディングされている。隣接する信号リードピン26a、26bに、それぞれ、接続されるパッド40間の間隔は、0.6mmである。そして、信号リードピン26a、26b…の厚さが薄い各本体部261と厚さの厚い各接合部260との境界線gを4辺とする直方体形状に、樹脂42によりモールドされている。したがって、この実施例の場合には、信号リードピン26a、26b…の本体部261の欠損部262には樹脂42が充填されている。そして、その欠損部262の樹脂42の裏面と、実装基板10の表面10aとの間には空気層が形成されることになる。なお、樹脂42によるモールドは、境界線gよりもダイパッド30に近い側であっても良い。この場合には、本体部261の裏面261bと実装基板10の表面10aとの間は、欠損部262を含めて全て空気層となる。
上記構造の実施例1の高周波装置において、一つの信号線路21の入力端と、その信号線路21と電気的に接続されるパッド40間の伝送路の挿入損失と、一つの信号線路21の入力端での反射特性をシミュレーションにより求めた。信号線路21は、図2における5つの信号線路のうち中央の信号線路を選択した。その結果を図4に示す。また、一つの特定の信号線路21aの入力端と、他の4つの信号線路21b、21c、…が電気的に接続される4つのパッド40間のアイソレーションをシミュレーションにより求めた。特定の信号線路は図2の5つの信号線路のうち最も外側にある信号線路を選択し、他の4つの信号線路は、その信号線路に、順次、近接した内側の信号線路を選択した。特定の信号線路と4つのパッドとの組合せを、特定の信号線路に近い側のパッドとの組について、S(10,1)、S(9,1)、S(8,1)、S(7,1)として示した特性を図5に示す。各信号線路21a、21b…間のそれぞれのアイソレーションは、2〜30GHzにおいて、35dB以上であった。また、伝送損失は、1.5dB以下であった。また、伝送特性において、アンソレーションを低下させる共振は見られなかった。
なお、上記実施例において、上記の欠損部262には、樹脂42が充填されていても、充填されずに空気層が存在していても良い。欠損部262が空気層の場合、接合部260と信号線路との間の余分なハンダはこの欠損部に流れ、グランドリードピンの方向には流れない。したがって、信号リードピン26a、26b…とグランドリードピン25a、25b…間の短絡を防止することができる。また、欠損部262に樹脂42が充填されている場合には、間隔が狭い部分である周辺部Dでは、信号リードピン26a、26b…が高周波装置1の裏面には露出しない。よって、間隔が狭くなっても、信号リードピン26a、26b…とグランドリードピン25a、25b…間の短絡が防止される。
また、グランドリードピン25a、25bについても、グランド線路との接合部を除いた本体部の厚さを、信号リードピン26a、26b…と同様に、薄くして、欠損部を形成するようにしても良い。これにより、グランドリードピン25a、25bの薄くした本体部分の裏面と実装基板10の表面10aとの間に欠損部及び間隙が形成されるようにしても良い。この場合には、26GHzで、伝送損失は1.5dB、アイソレーションは32dBであった。
上記実施例において、信号リードピン26a、26b…の厚さが薄くなる本体部261の厚さは、接合部260の厚さの1/3以上、2/3以下が望ましい。
また、ダイパッド30の縁30cに近い位置における信号リードピン26a、26bのそれぞれの長さ方向にとられる中心線の間隔は1mmより狭い場合に効果があり、0.8mm以下であっても良い。信号リードピン26a、26bの中心線の間隔が1mm以上となると、信号リードピン26a、26bがマイクロストリップ線路として機能するので、信号リードピン26a、26bに欠損部262がなくとも、アイソレーションは得られる。しかし、信号リードピン26a、26bの中心線の間隔が1mmよりも狭くなると、信号リードピン26a、26bに欠損部262が存在しないと、アイソレーションが劣化する。したがって、信号リードピン26a、26bの中心線の間隔が1mmより狭い場合、特に、0.8mm以下の場合に、本発明の効果は高い。
また、同様な理由から、ダイパッド30の縁30cに近い位置における信号リードピン26a、26b…と、それに隣接するグランドリードピン25a、25b…との長さ方向にとられる中心線の間隔は0.5mmより狭い場合に効果があり、0.4mm以下であっても良い。また、ダイパッド30の周辺の縁30cにおける信号リードピン26a、26b…の長さ方向の稜線と、これに対面するグランドリードピン25a、25b…の長さ方向の稜線間の間隔は0.3mmより狭い場合に効果があり、0.2mm以下であっても良い。信号リードピン26a、26b…とグランドリードピン25a、25b…の幅は0.2mm以下でああっても良い。
本発明は、10〜30GHz帯の信号を、高アイソレーション特性の下に、処理する高周波装置に用いることができる。
1…高周波装置
10…実装基板
11…グランド層
21a、21b…信号線路
22a、22b…グランド線路
25a、25b…グランドリードピン
26a、26b…信号リードピン
30…ダイパッド
33…集積回路
24a、24b…第1ビアホール
23a、23b…第2ビアホール
42…樹脂

Claims (4)

  1. 裏面に面状の金属膜から成るグランド層を有した基板と、該基板の表面に配設され前記グランド層と導通する金属性のダイパッドと、該ダイパッドの表面に配設された集積回路とを有する高周波装置において、
    前記基板の表面であって前記ダイパッドの周辺部において、前記ダイパッドから突出して形成された複数の平坦なグランドリードピンと、
    前記基板の表面の前記周辺部に形成され、前記基板の前記グランド層と導通する複数のグランド線路と、
    前記基板の表面に形成され、前記グランド層との間でマイクロストリップ導波路を形成し、前記周辺部に向けて伸びた複数の信号線路と、
    前記基板の表面の前記周辺部に形成され、複数の前記信号線路の一端に、それぞれ、一端が接続された複数の平坦な信号リードピンであって、隣接する2つの前記グランドリードピンの間に、前記ダイパッドに向けて伸びた信号リードピンと、
    前記信号リードピンの他端において、前記集積回路と接続されたボンディングワイヤと、
    前記集積回路、前記ダイパッド、前記ボンディングワイヤ、前記グランドリードピン、前記信号リードピンを、前記ダイパッドの裏面と、前記グランドリードピンの先端部分と、前記信号リードピンの先端部分を露出させて、モールドした樹脂と、
    を有し、
    それぞれの前記信号リードピンと、それに隣接するグランドリードピンとの、前記ダイパッドに接近した端部での長さ方向の中心線の間隔は、500μmより狭く、
    前記信号リードピンは、前記一端において、前記信号線路と接続される部分を除いて、厚さが薄くなるように裏面側の全体が削除された欠損部を有し、
    前記信号リードピンの前記一端と前記信号線路、及び、前記グランドリードピンと前記グランド線路は、半田により接続されている
    ことを特徴とする高周波装置。
  2. 前記グランドリードピンは、前記グランド線路と接続される部分を除いて、厚さが薄くなるように裏面側の全体が削除された欠損部を有することを特徴とする請求項1に記載の高周波装置。
  3. 前記グランド線路の前記ダイパッド側の端部は、前記グランド層と第1ビアホールにより導通しており、その第1ビアホールの位置から前記ダイパッドまでの前記グランドリードピンの長さは、それぞれの前記信号リードピンとそれに隣接するグランドリードピンとの長さ方向の中心線の、前記ダイパッドに接近した側での間隔以上であって、伝搬する信号の波長×3/8以下であることを特徴とする請求項1又は請求項2に記載の高周波装置。
  4. 前記グランド線路の前記ダイパッドから離れた側の端部は、前記グランド層と第2ビアホールにより導通していることを特徴とする請求項1乃至請求項3の何れか1項に記載の高周波装置。
JP2011093400A 2011-04-19 2011-04-19 高周波装置 Active JP5616839B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011093400A JP5616839B2 (ja) 2011-04-19 2011-04-19 高周波装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011093400A JP5616839B2 (ja) 2011-04-19 2011-04-19 高周波装置

Publications (2)

Publication Number Publication Date
JP2012227347A true JP2012227347A (ja) 2012-11-15
JP5616839B2 JP5616839B2 (ja) 2014-10-29

Family

ID=47277175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011093400A Active JP5616839B2 (ja) 2011-04-19 2011-04-19 高周波装置

Country Status (1)

Country Link
JP (1) JP5616839B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155752A (ja) * 2019-03-22 2020-09-24 古河電気工業株式会社 回路基板および高周波回路装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652156U (ja) * 1992-12-18 1994-07-15 川崎製鉄株式会社 高周波用icリードフレーム
WO2003094232A1 (en) * 2002-04-30 2003-11-13 Renesas Technology Corp. Semiconductor device and electronic device
JP2005294871A (ja) * 2005-07-05 2005-10-20 Renesas Technology Corp 半導体装置
JP2007335637A (ja) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp 高周波半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652156U (ja) * 1992-12-18 1994-07-15 川崎製鉄株式会社 高周波用icリードフレーム
WO2003094232A1 (en) * 2002-04-30 2003-11-13 Renesas Technology Corp. Semiconductor device and electronic device
JP2005294871A (ja) * 2005-07-05 2005-10-20 Renesas Technology Corp 半導体装置
JP2007335637A (ja) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp 高周波半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155752A (ja) * 2019-03-22 2020-09-24 古河電気工業株式会社 回路基板および高周波回路装置
JP7233271B2 (ja) 2019-03-22 2023-03-06 古河電気工業株式会社 回路基板および高周波回路装置

Also Published As

Publication number Publication date
JP5616839B2 (ja) 2014-10-29

Similar Documents

Publication Publication Date Title
US6617943B1 (en) Package substrate interconnect layout for providing bandpass/lowpass filtering
US9137894B2 (en) Display panel integrating a driving circuit
US8334730B2 (en) Connection method and substrate
US9980370B2 (en) Printed circuit board having a circular signal pad surrounded by a ground pad and at least one recess section disposed therebetween
JP6437886B2 (ja) 高周波接続線路
JP2003273277A (ja) 高周波集積回路モジュール
JP5616839B2 (ja) 高周波装置
KR20040034077A (ko) 도파관 구조의 패키지 및 그 제조 방법
JP2016194600A (ja) 光変調器モジュール
JP5983200B2 (ja) 光モジュール
JP2005079762A (ja) 高周波回路モジュール及び高周波回路基板
US7064627B2 (en) Signal transmission structure having a non-reference region for matching to a conductive ball attached to the signal transmission structure
US20110226518A1 (en) Substrate of circuit module and manufacturing method therefor
KR100671808B1 (ko) 반도체 장치
JP4605930B2 (ja) 高周波半導体素子収納用パッケージ
US20120263917A1 (en) Optical module having to-can structure for high-speed signal transmission
JP6094379B2 (ja) 導波管ーマイクロストリップ線路変換器
JP4108099B2 (ja) 電子部品のパッケージ
JP7255702B2 (ja) 高周波線路接続構造
JP4329702B2 (ja) 高周波デバイス装置
JP2004153795A (ja) 伝送路
WO2016098340A1 (ja) 半導体チップおよび導波管変換システム
JP3470052B2 (ja) 高周波用部品の接続構造
JP6791280B2 (ja) 光変調器モジュール
JP4885618B2 (ja) 高周波回路チップの実装構造を有した電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140912

R150 Certificate of patent or registration of utility model

Ref document number: 5616839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250