JP2012227347A - 高周波装置 - Google Patents
高周波装置 Download PDFInfo
- Publication number
- JP2012227347A JP2012227347A JP2011093400A JP2011093400A JP2012227347A JP 2012227347 A JP2012227347 A JP 2012227347A JP 2011093400 A JP2011093400 A JP 2011093400A JP 2011093400 A JP2011093400 A JP 2011093400A JP 2012227347 A JP2012227347 A JP 2012227347A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- signal
- lead pin
- die pad
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
【解決手段】基板10の表面であってダイパッド30の周辺部において、ダイパッドから突出して形成された複数の平坦なグランドリードピン25aと、グランド線路22aと、信号線路21aと、信号線路の一端に一端が接続された複数の平坦な信号リードピン26aとを有する。信号リードピンと、それに隣接するグランドリードピンとのそれぞれの長さ方向の中心線の、ダイパッドに接近した端部での間隔は、500μmより狭い。信号リードピンは、一端において、信号線路と接続される部分を除いて、厚さが薄くなるように裏面側が所定の厚さだけ削除され、基板の表面との間に欠損部が形成され、信号リードピンの一端と信号線路、及び、グランドリードピンとグランド線路は、半田により接続されている。
【選択図】図1
Description
本発明において、グランドリードピンは、グランド線路と接続される部分を除いて、厚さが薄くなるように裏面側の全体が削除された欠損部(グランド線路と接続される根元部から先端までに形成された凹部)を有していても良い。この場合も、欠損部は、モールド樹脂が充填されていても、空間であっても良い。
また、グランド線路のダイパッド側の端部は、グランド層と第1ビアホールにより導通しており、その第1ビアホールの位置からダイパッドまでのグランドリードピンの長さは、それぞれの信号リードピンとそれに隣接するグランドリードピンとの長さ方向の中心線の、ダイパッドに接近した側での間隔以上であって、伝搬する信号の波長×3/8以下であることが望ましい。第1ビアホールの位置からダイパッドまでのグランドリードピンの長さはが、短過ぎると、コプレーナ線路によるガイドの効果が小さいため、隣接する信号リードピンに信号が漏れ、アイソレーションが劣化する。また、その長さが管内λ/2であると、グランドリードピンは両端がショートしているので、共振する。このため、管内波長λ×3/8程度以下が望ましい。
また、グランド線路のダイパッドから離れた側の端部は、グランド層と第2ビアホールにより導通していることが望ましい。
また、ダイパッド30の縁30cに近い位置における信号リードピン26a、26bのそれぞれの長さ方向にとられる中心線の間隔は1mmより狭い場合に効果があり、0.8mm以下であっても良い。信号リードピン26a、26bの中心線の間隔が1mm以上となると、信号リードピン26a、26bがマイクロストリップ線路として機能するので、信号リードピン26a、26bに欠損部262がなくとも、アイソレーションは得られる。しかし、信号リードピン26a、26bの中心線の間隔が1mmよりも狭くなると、信号リードピン26a、26bに欠損部262が存在しないと、アイソレーションが劣化する。したがって、信号リードピン26a、26bの中心線の間隔が1mmより狭い場合、特に、0.8mm以下の場合に、本発明の効果は高い。
また、同様な理由から、ダイパッド30の縁30cに近い位置における信号リードピン26a、26b…と、それに隣接するグランドリードピン25a、25b…との長さ方向にとられる中心線の間隔は0.5mmより狭い場合に効果があり、0.4mm以下であっても良い。また、ダイパッド30の周辺の縁30cにおける信号リードピン26a、26b…の長さ方向の稜線と、これに対面するグランドリードピン25a、25b…の長さ方向の稜線間の間隔は0.3mmより狭い場合に効果があり、0.2mm以下であっても良い。信号リードピン26a、26b…とグランドリードピン25a、25b…の幅は0.2mm以下でああっても良い。
10…実装基板
11…グランド層
21a、21b…信号線路
22a、22b…グランド線路
25a、25b…グランドリードピン
26a、26b…信号リードピン
30…ダイパッド
33…集積回路
24a、24b…第1ビアホール
23a、23b…第2ビアホール
42…樹脂
Claims (4)
- 裏面に面状の金属膜から成るグランド層を有した基板と、該基板の表面に配設され前記グランド層と導通する金属性のダイパッドと、該ダイパッドの表面に配設された集積回路とを有する高周波装置において、
前記基板の表面であって前記ダイパッドの周辺部において、前記ダイパッドから突出して形成された複数の平坦なグランドリードピンと、
前記基板の表面の前記周辺部に形成され、前記基板の前記グランド層と導通する複数のグランド線路と、
前記基板の表面に形成され、前記グランド層との間でマイクロストリップ導波路を形成し、前記周辺部に向けて伸びた複数の信号線路と、
前記基板の表面の前記周辺部に形成され、複数の前記信号線路の一端に、それぞれ、一端が接続された複数の平坦な信号リードピンであって、隣接する2つの前記グランドリードピンの間に、前記ダイパッドに向けて伸びた信号リードピンと、
前記信号リードピンの他端において、前記集積回路と接続されたボンディングワイヤと、
前記集積回路、前記ダイパッド、前記ボンディングワイヤ、前記グランドリードピン、前記信号リードピンを、前記ダイパッドの裏面と、前記グランドリードピンの先端部分と、前記信号リードピンの先端部分を露出させて、モールドした樹脂と、
を有し、
それぞれの前記信号リードピンと、それに隣接するグランドリードピンとの、前記ダイパッドに接近した端部での長さ方向の中心線の間隔は、500μmより狭く、
前記信号リードピンは、前記一端において、前記信号線路と接続される部分を除いて、厚さが薄くなるように裏面側の全体が削除された欠損部を有し、
前記信号リードピンの前記一端と前記信号線路、及び、前記グランドリードピンと前記グランド線路は、半田により接続されている
ことを特徴とする高周波装置。 - 前記グランドリードピンは、前記グランド線路と接続される部分を除いて、厚さが薄くなるように裏面側の全体が削除された欠損部を有することを特徴とする請求項1に記載の高周波装置。
- 前記グランド線路の前記ダイパッド側の端部は、前記グランド層と第1ビアホールにより導通しており、その第1ビアホールの位置から前記ダイパッドまでの前記グランドリードピンの長さは、それぞれの前記信号リードピンとそれに隣接するグランドリードピンとの長さ方向の中心線の、前記ダイパッドに接近した側での間隔以上であって、伝搬する信号の波長×3/8以下であることを特徴とする請求項1又は請求項2に記載の高周波装置。
- 前記グランド線路の前記ダイパッドから離れた側の端部は、前記グランド層と第2ビアホールにより導通していることを特徴とする請求項1乃至請求項3の何れか1項に記載の高周波装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011093400A JP5616839B2 (ja) | 2011-04-19 | 2011-04-19 | 高周波装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011093400A JP5616839B2 (ja) | 2011-04-19 | 2011-04-19 | 高周波装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012227347A true JP2012227347A (ja) | 2012-11-15 |
JP5616839B2 JP5616839B2 (ja) | 2014-10-29 |
Family
ID=47277175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011093400A Active JP5616839B2 (ja) | 2011-04-19 | 2011-04-19 | 高周波装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5616839B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020155752A (ja) * | 2019-03-22 | 2020-09-24 | 古河電気工業株式会社 | 回路基板および高周波回路装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0652156U (ja) * | 1992-12-18 | 1994-07-15 | 川崎製鉄株式会社 | 高周波用icリードフレーム |
WO2003094232A1 (en) * | 2002-04-30 | 2003-11-13 | Renesas Technology Corp. | Semiconductor device and electronic device |
JP2005294871A (ja) * | 2005-07-05 | 2005-10-20 | Renesas Technology Corp | 半導体装置 |
JP2007335637A (ja) * | 2006-06-15 | 2007-12-27 | Mitsubishi Electric Corp | 高周波半導体装置 |
-
2011
- 2011-04-19 JP JP2011093400A patent/JP5616839B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0652156U (ja) * | 1992-12-18 | 1994-07-15 | 川崎製鉄株式会社 | 高周波用icリードフレーム |
WO2003094232A1 (en) * | 2002-04-30 | 2003-11-13 | Renesas Technology Corp. | Semiconductor device and electronic device |
JP2005294871A (ja) * | 2005-07-05 | 2005-10-20 | Renesas Technology Corp | 半導体装置 |
JP2007335637A (ja) * | 2006-06-15 | 2007-12-27 | Mitsubishi Electric Corp | 高周波半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020155752A (ja) * | 2019-03-22 | 2020-09-24 | 古河電気工業株式会社 | 回路基板および高周波回路装置 |
JP7233271B2 (ja) | 2019-03-22 | 2023-03-06 | 古河電気工業株式会社 | 回路基板および高周波回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5616839B2 (ja) | 2014-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6617943B1 (en) | Package substrate interconnect layout for providing bandpass/lowpass filtering | |
US9137894B2 (en) | Display panel integrating a driving circuit | |
US8334730B2 (en) | Connection method and substrate | |
US9980370B2 (en) | Printed circuit board having a circular signal pad surrounded by a ground pad and at least one recess section disposed therebetween | |
JP6437886B2 (ja) | 高周波接続線路 | |
JP2003273277A (ja) | 高周波集積回路モジュール | |
JP5616839B2 (ja) | 高周波装置 | |
KR20040034077A (ko) | 도파관 구조의 패키지 및 그 제조 방법 | |
JP2016194600A (ja) | 光変調器モジュール | |
JP5983200B2 (ja) | 光モジュール | |
JP2005079762A (ja) | 高周波回路モジュール及び高周波回路基板 | |
US7064627B2 (en) | Signal transmission structure having a non-reference region for matching to a conductive ball attached to the signal transmission structure | |
US20110226518A1 (en) | Substrate of circuit module and manufacturing method therefor | |
KR100671808B1 (ko) | 반도체 장치 | |
JP4605930B2 (ja) | 高周波半導体素子収納用パッケージ | |
US20120263917A1 (en) | Optical module having to-can structure for high-speed signal transmission | |
JP6094379B2 (ja) | 導波管ーマイクロストリップ線路変換器 | |
JP4108099B2 (ja) | 電子部品のパッケージ | |
JP7255702B2 (ja) | 高周波線路接続構造 | |
JP4329702B2 (ja) | 高周波デバイス装置 | |
JP2004153795A (ja) | 伝送路 | |
WO2016098340A1 (ja) | 半導体チップおよび導波管変換システム | |
JP3470052B2 (ja) | 高周波用部品の接続構造 | |
JP6791280B2 (ja) | 光変調器モジュール | |
JP4885618B2 (ja) | 高周波回路チップの実装構造を有した電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5616839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |