JP7255702B2 - 高周波線路接続構造 - Google Patents

Description

本発明は、プリント基板上にブリッジ基板を搭載して、プリント基板の高周波線路を立体交差させたり、プリント基板の高周波線路に電子部品を挿入したりするための高周波線路接続構造に関するものである。

複数の様々な光電子部品を限られた面積のプリント基板上で電気的に接続する際、接続箇所においてＤＣから４０ＧＨｚに亘る広帯域化が必要とされる。さらに近年の１Ｔｂｐｓ光通信技術の進展に見られるように、７０ＧＨｚ以上の広帯域化が、接続箇所においても必須となりつつある。

一方で、プリント基板は、その経済性から、様々な光電子部品を搭載する際に使用されるプラットフォームとして確立しており、光電子部品を搭載する基板として多数使用されている。プリント基板を実際に使用する際において、高周波線路と光電子部品との空間的な干渉を防ぐため、高周波線路をプリント基板の内部、すなわち内層線路へ迂回させる手法が多数採用されている。高周波線路を内層線路へ迂回させる構造においては、その構造上、オープンスタブが生じることは避けられない。従来より、オープンスタブが高周波特性に与える影響が常に議論されてきた。

高周波線路にオープンスタブが存在すると、そのオープンスタブに起因した共振が生じる。非特許文献１には、オープンスタブの長さを短くすることによるスタブ共振周波数の高域への遷移について開示されている。オープンスタブの長さを短くすることによって、スタブ共振周波数を、通過帯域のロールオフ周波数の帯域外、非特許文献１の例では２０ＧＨｚ以上の周波数にすることを可能としている。しかしながら、スタブ共振そのものをなくすことは物理的に困難であり、スタブ共振による通過特性のロールオフの問題は残されたままである。

一方、非特許文献２には、バックドリル加工の機械加工精度を極限まで高めることにより、オープンスタブを短尺化する手法について開示されている。しかしながら、非特許文献２に開示された手法では、高精度の加工技術が必要となるため、プリント基板のコストが上昇し、経済性が損なわれるという問題点があった。このように、ＤＣから７０ＧＨｚまでの広帯域化を、経済性を損なうことなく実現することは、従来技術では困難であった。

以下、従来技術の課題をより詳細に説明する。図１８Ａは従来の多層プリント基板の平面図、図１８Ｂは図１８Ａの多層プリント基板のＡ－Ａ’線断面図である。多層プリント基板１００の上面には、差動マイクロストリップ線路１０１と単相コプレーナ線路１０２の２つの高周波線路が形成されている。単相コプレーナ線路１０２は、シグナル線路１０３と、シグナル線路１０３の周りに形成されたグランドプレーン１０４とから構成される。限られた面積の多層プリント基板を用いる際、このように複数の高周波線路が備えられるケースがある。

単相コプレーナ線路１０２は、差動マイクロストリップ線路１０１と交差する箇所で２つに分断されている。差動マイクロストリップ線路１０１の両側に配置された単相コプレーナ線路１０２を接続するため、図１８Ｂに示されるように、多層プリント基板１００の垂直方向に形成された２つの垂直ビア１０５と水平方向に形成された内層線路１０６とによって高周波信号を中継する構造を備えている。垂直ビア１０５は、多層プリント基板における製造工程の１つであるバックドリル加工によって基板裏面から不要箇所が削除される。

図１８Ｂの例では、バックドリル加工によって穴１０７が形成されている。しかしながら、機械加工の精度の限界によって、オープンスタブ１０８が形成されてしまうのは避けられない。このオープンスタブ１０８の存在により、高周波信号が内層線路１０６へと伝搬する際に共振現象が誘発され、単相コプレーナ線路１０２の通過特性に影響を与えてしまう。

図１９は、多層プリント基板１００の単相コプレーナ線路１０２の反射損失特性、通過損失特性を示す図である。図１９の２００は反射損失特性を示し、２０１は通過損失特性を示している。オープンスタブ１０８の存在により、特定の共振周波数（図１９の例では２５ＧＨｚ近傍）において通過損失特性に凹みが生じ、高周波信号の伝播を抑制する特性が現れる。

ＤＣから７０ＧＨｚまでの広帯域化を実現するためには、スタブ長を１００μｍ以下に加工する必要がある。しかしながら、スタブ長を１００μｍ以下に加工するためには、多層プリント基板を構成する絶縁層１枚よりも薄い精密加工精度が要求されるため、スタブ長の短尺化を実現することは困難であった。

そこで、マイクロストリップ線路と交差するコプレーナ線路が形成されたプリント基板上に、高周波線路が形成されたブリッジ基板を搭載し、マイクロストリップ線路と交差する部分で分断されたコプレーナ線路をブリッジ基板の高周波線路を介して接続することにより、マイクロストリップ線路とコプレーナ線路とを立体交差させる方法が考えられる。しかしながら、このようなブリッジ基板を用いた立体交差の方法では、ブリッジ基板とプリント基板との接続部が空気中に露出するため、電気的な容量性の低下に伴って接続部の特性インピーダンスが上昇し、プリント基板のコプレーナ線路とブリッジ基板の高周波線路のインピーダンス不整合が発生するという課題があった。

また、ＤＣから７０ＧＨｚまでの広い帯域において、通過損失ならびに反射損失を十分に抑圧した電気的な接続を実現するために、いわゆるＤＣブロックキャパシタと呼ばれるコンデンサを、高周波線路に対して直列に挿入することがある。このようなＤＣブロックキャパシタ等の部品をブリッジ基板を利用してプリント基板上に搭載する場合、上記と同様にブリッジ基板とプリント基板との接続部が空気中に露出するため、プリント基板のコプレーナ線路とブリッジ基板の高周波線路のインピーダンス不整合が発生するという課題があった。

Qinghua Bill Chen，Jianmin Zhang，Kelvin Qiu，Darja Padilla，Zhiping Yang，Antonio C.Scogna，Jun Fan，"Enabling Terabit Per Second Switch Linecard Design Through Chip/Package/PCB Co-design"，on Proceedings of IEEE International Symposium on Electromagnetic Compatibility，July 2010，USA 八木貴弘，小池清，飯長裕，"高速伝送プリント基板の開発"，ＯＫＩテクニカルレビュー，ｐ．３６－Ｐ．３９，Ｖｏｌ．８２，第２２５号，５月，２０１５年

本発明は、上記課題を解決するためになされたもので、ブリッジ基板を利用して高周波線路を接続する場合にブリッジ基板とプリント基板との接続部によるインピーダンス不整合を抑制することができる高周波線路接続構造を提供することを目的とする。

また、本発明は、ブリッジ基板を利用してＤＣブロックキャパシタ等の部品を搭載する場合にブリッジ基板とプリント基板との接続部によるインピーダンス不整合を抑制することができる高周波線路接続構造を提供することを目的とする。

本発明の高周波線路接続構造は、第１の基板と、前記第１の基板上に搭載された第２の基板とを備え、前記第１の基板は、第１の高周波線路を備え、前記第２の基板は、第２の高周波線路と、前記第１の高周波線路と前記第２の高周波線路とを電気的に接続する導体からなるリードピンとを備え、前記第１の高周波線路は、前記第１の基板の第１の主面に形成され、途中で２つに分断された箇所を有する第１のシグナル線路と、前記第１の基板の第１の主面に前記第１のシグナル線路に沿って形成され、延伸方向上の位置が前記第１のシグナル線路の分断箇所と同じ位置で２つに分断された第１のグランドとを備え、前記第２の高周波線路は、延伸方向が前記第１のシグナル線路の延伸方向と平行になるように、前記第２の基板の前記第１の基板と向かい合う第１の主面に形成された第２のシグナル線路と、延伸方向が前記第１のグランドの延伸方向と平行になるように、前記第２の基板の第１の主面に前記第２のシグナル線路に沿って形成された第２のグランドとを備え、前記リードピンは、前記第２のシグナル線路が前記第１のシグナル線路の分断箇所の上に位置し、前記第２のグランドが前記第１のグランドの分断箇所の上に位置するように前記第２の基板が前記第１の基板上に搭載された状態で、前記第１のシグナル線路の分断された一方の部分と他方の部分とそれぞれ当接するように前記第２のシグナル線路の両端に１本ずつ接続されたシグナルリードピンと、前記第２の基板が前記第１の基板上に搭載された状態で、前記第１のグランドの分断された一方の部分と他方の部分とそれぞれ当接するように前記第２のグランドの両端に１本ずつ接続されたグランドリードピンとからなり、前記シグナルリードピンと前記第１のシグナル線路との当接部、および前記グランドリードピンと前記第１のグランドとの当接部において、前記第１の基板の第１の主面からの前記グランドリードピンの高さが前記シグナルリードピンよりも高いことを特徴とするものである。

また、本発明の高周波線路接続構造の１構成例において、前記第２の基板は、前記第２の基板の前記第１の主面と反対側の第２の主面に形成された第３の高周波線路と、前記第２の基板の第２の主面に搭載され、前記第３の高周波線路に直列に挿入された電子部品とをさらに備え、前記第３の高周波線路は、前記第２の基板の第２の主面に形成され、途中で２つに分断された箇所を有する第３のシグナル線路と、前記第２の基板の第２の主面に前記第３のシグナル線路の周りを囲むように形成された第３のグランドとを備え、前記電子部品の２つの電極は、前記第３のシグナル線路の分断された一方の部分と他方の部分にそれぞれ接続され、前記第２の高周波線路の第２のシグナル線路は、途中で２つに分断された箇所を有し、前記第２の高周波線路の第２のグランドは、前記第２のシグナル線路の周りを囲むように形成され、前記第３のシグナル線路の両端部は、前記第２の基板に形成されたビアを介して前記第２のシグナル線路の分断された一方の部分と他方の部分のそれぞれと接続されることを特徴とするものである。

また、本発明の高周波線路接続構造の１構成例は、前記第１の高周波線路の複数の前記第１のシグナル線路が平行に配置され、前記第１の高周波線路の複数の前記第１のグランドが前記第１のシグナル線路に沿って両側に配置され、前記第２の高周波線路の複数の前記第２のシグナル線路が平行に配置され、前記第２の高周波線路の複数の前記第２のグランドが前記第２のシグナル線路に沿って両側に配置され、複数の前記シグナルリードピンが前記第１のシグナル線路と前記第２のシグナル線路の整列方向に沿って平行に配置され、複数の前記グランドリードピンが前記第１のグランドと前記第２のグランドの整列方向に沿って平行に配置されることを特徴とするものである。

また、本発明の高周波線路接続構造の１構成例は、前記第１の高周波線路の複数の前記第１のシグナル線路が平行に配置され、前記第１の高周波線路の複数の前記第１のグランドが前記第１のシグナル線路に沿って両側に配置され、前記第２の高周波線路の複数の前記第２のシグナル線路が平行に配置され、前記第２の高周波線路の前記第２のグランドが複数の前記第２のシグナル線路の周りを囲むように配置され、前記第３の高周波線路の複数の前記第３のシグナル線路が平行に配置され、前記第３の高周波線路の前記第３のグランドが複数の前記第３のシグナル線路の周りを囲むように配置され、前記電子部品は、前記第３のシグナル線路のそれぞれに対して１つずつ設けられ、複数の前記シグナルリードピンが前記第１のシグナル線路と前記第２のシグナル線路と前記第３のシグナル線路の整列方向に沿って平行に配置され、複数の前記グランドリードピンが前記第１のグランドと前記第２のグランドの整列方向に沿って平行に配置されることを特徴とするものである。
また、本発明の高周波線路接続構造の１構成例において、前記電子部品は、ＤＣブロックキャパシタである。

本発明によれば、シグナルリードピンと第１のシグナル線路との当接部、およびグランドリードピンと第１のグランドとの当接部において、第１の基板の第１の主面からのグランドリードピンの高さをシグナルリードピンよりも高くすることにより、高周波線路のグランドとして機能するグランドリードピンによってシグナルリードピンを囲い込む構造とする。この構造により、本発明では、シグナルリードピンとグランドリードピンとの間の容量の低下を防ぐことができ、高周波線路の特性インピーダンスの上昇を抑制することができる。本発明では、第１の基板の第１の高周波線路と第２の基板の第２の高周波線路のインピーダンス整合をとることができ、シグナルリードピンと隣接するシグナルリードピン間のクロストークを低減することができる。その結果、本発明では、低反射損失特性、低通過損失特性、低クロストーク特性を広帯域で実現することが可能な高周波線路接続構造を提供することができる。

また、本発明では、プリント基板の第１の高周波線路に電子部品を挿入する構成において、低反射損失特性、低通過損失特性、低クロストーク特性を広帯域で実現することが可能な高周波線路接続構造を提供することができる。

図１は、本発明の第１の実施例に係る高周波線路接続構造の分解斜視図である。 図２は、本発明の第１の実施例に係る高周波線路接続構造の分解斜視図である。 図３は、本発明の第１の実施例に係る高周波線路接続構造の高周波線路基板の下面図である。 図４は、本発明の第１の実施例に係る高周波線路接続構造の斜視図である。 図５は、本発明の第１の実施例に係る高周波線路接続構造の平面図である。 図６は、本発明の第１の実施例に係る高周波線路接続構造の側面図である。 図７は、本発明の第１の実施例に係る高周波線路接続構造の反射損失特性、通過損失特性のシミュレーション結果を示す図である。 図８は、本発明の第１の実施例に係る高周波線路接続構造の隣接チャネル間クロストーク特性、通過損失特性のシミュレーション結果を示す図である。 図９は、本発明の第２の実施例に係る高周波線路接続構造の分解斜視図である。 図１０は、本発明の第２の実施例に係る高周波線路接続構造の分解斜視図である。 図１１は、本発明の第２の実施例に係る高周波線路接続構造の高周波線路基板の下面図である。 図１２は、本発明の第２の実施例に係る高周波線路接続構造の高周波線路基板の平面図である。 図１３は、本発明の第２の実施例に係る高周波線路接続構造の斜視図である。 図１４は、本発明の第２の実施例に係る高周波線路接続構造の平面図である。 図１５は、本発明の第２の実施例に係る高周波線路接続構造の側面図である。 図１６は、本発明の第２の実施例に係る高周波線路接続構造の反射損失特性、通過損失特性のシミュレーション結果を示す図である。 図１７は、本発明の第２の実施例に係る高周波線路接続構造の隣接チャネル間クロストーク特性、通過損失特性のシミュレーション結果を示す図である。 図１８Ａは、従来の多層プリント基板の平面図である。 図１８Ｂは、従来の多層プリント基板の断面図である。 図１９は、従来の多層プリント基板の反射損失特性、通過損失特性を示す図である。

以下、本発明の実施例について図面を用いて詳細に説明する。

［第１の実施例］
図１は本発明の第１の実施例に係る高周波線路接続構造を上から見た分解斜視図、図２は図１の高周波線路接続構造を下から見た分解斜視図である。図１、図２に示すように、プリント基板２－２（第１の基板）は、平板状の誘電体２－２－５と、誘電体２－２－５の上面（第１の主面）に形成された導体からなるマイクロストリップ線路２－２－１と、誘電体２－２－５の上面にマイクロストリップ線路２－２－１と交差する方向に沿って形成された導体からなるシグナル線路２－２－３ａ，２－２－３ｂ（第１のシグナル線路）と、誘電体２－２－５の上面にシグナル線路２－２－３ａ，２－２－３ｂに沿って形成された導体からなるグランドプレーン２－２－２ａ，２－２－２ｂ（第１のグランド）と、誘電体２－２－５の下面（第２の主面）に形成された導体からなるグランドプレーン２－２－４と、誘電体２－２－５に形成され、グランドプレーン２－２－２ａ，２－２－２ｂとグランドプレーン２－２－４とを接続する導体からなるグランドビア２－２－６とを備えている。

本実施例では、複数のシグナル線路２－２－３ａが平行に配置されている。複数のグランドプレーン２－２－２ａは、シグナル線路２－２－３ａに沿ってシグナル線路２－２－３ａの両側に配置されている。同様に、複数のシグナル線路２－２－３ｂが平行に配置されている。複数のグランドプレーン２－２－２ｂは、シグナル線路２－２－３ｂに沿ってシグナル線路２－２－３ｂの両側に配置されている。

シグナル線路２－２－３ａとシグナル線路２－２－３ｂとは、マイクロストリップ線路２－２－１と交差する箇所で分断された形態となっている。同様に、グランドプレーン２－２－２ａとグランドプレーン２－２－２ｂとは、延伸方向（図１、図２のＸ方向）上の位置がシグナル線路２－２－３ａ，２－２－３ｂの分断箇所と同じ位置で分断された形態となっている。

グランドプレーン２－２－２ａ，２－２－２ｂは、それぞれ誘電体２－２－５に形成されたグランドビア２－２－６によってグランドプレーン２－２－４と電気的に接続されている。

シグナル線路２－２－３ａ，２－２－３ｂとグランドプレーン２－２－２ａ，２－２－２ｂとは、基板裏面にグランドプレーン２－２－４を備えたグランデッドコプレーナ線路２－２－７（第１の高周波線路）を構成している。上記の説明のとおり、グランデッドコプレーナ線路２－２－７は、マイクロストリップ線路２－２－１と交差する箇所で分断されている。

次に、マイクロストリップ線路２－２－１の両側の分断されたグランデッドコプレーナ線路２－２－７を接続するための高周波線路基板２－１（第２の基板）について説明する。図３は高周波線路基板２－１の下面図である。なお、図３では、高周波線路基板２－１の構成を分かり易くするため、後述するシグナルリードピンおよびグランドリードピンの記載を省略している。

図１～図３に示すように、高周波線路基板２－１は、平板状の誘電体２－１－１と、誘電体２－１－１のプリント基板２－２と向かい合う下面に形成された導体からなるグランドプレーン２－１－４と、グランドプレーン２－１－４のプリント基板２－２と向かい合う下面に形成された誘電体２－１－７と、高周波線路基板２－１がプリント基板２－２上に搭載されたときに延伸方向がシグナル線路２－２－３ａ，２－２－３ｂの延伸方向と平行になるように、誘電体２－１－７のプリント基板２－２と向かい合う下面（第１の主面）に形成された導体からなるシグナル線路２－１－６（第２のシグナル線路）と、高周波線路基板２－１がプリント基板２－２上に搭載されたときに延伸方向がグランドプレーン２－２－２ａ，２－２－２ｂの延伸方向と平行になるように、誘電体２－１－７のプリント基板２－２と向かい合う下面にシグナル線路２－１－６に沿って形成された導体からなるグランドプレーン２－１－５（第２のグランド）とを備えている。

さらに、高周波線路基板２－１は、高周波線路基板２－１がプリント基板２－２上に搭載されたときにシグナル線路２－２－３ａ，２－２－３ｂとそれぞれ当接するようにシグナル線路２－１－６の両端に１本ずつ接続された導体からなるシグナルリードピン２－１－３ａ，２－１－３ｂと、高周波線路基板２－１がプリント基板２－２上に搭載されたときにグランドプレーン２－２－２ａ，２－２－２ｂとそれぞれ当接するようにグランドプレーン２－１－５の両端に１本ずつ接続された導体からなるグランドリードピン２－１－２ａ，２－１－２ｂと、誘電体２－１－７に形成され、グランドプレーン２－１－４とグランドプレーン２－１－５とを接続する導体からなるグランドビア２－１－８とを備えている。

誘電体２－１－１，２－１－７，２－２－５の材料としては、例えばアルミナ等の低損失セラミックスがある。
本実施例では、高周波線路基板２－１の下面に複数のシグナル線路２－１－６が平行に配置されている。シグナル線路２－１－６の整列方向（図１～図３のＹ方向）のピッチは、シグナル線路２－２－３ａ，２－２－３ｂの整列方向のピッチと同一である。

複数のグランドプレーン２－１－５は、シグナル線路２－１－６に沿ってシグナル線路２－１－６の両側に配置されている。グランドプレーン２－１－５の整列方向のピッチは、グランドプレーン２－２－２ａ，２－２－２ｂの整列方向のピッチと同一である。

グランドプレーン２－１－５は、誘電体２－１－７に形成されたグランドビア２－１－８によってグランドプレーン２－１－４と電気的に接続されている。
シグナル線路２－１－６とグランドプレーン２－１－５とは、誘電体２－１－７を間に挟んだ反対側の面にグランドプレーン２－１－４を備えたグランデッドコプレーナ線路２－１－９（第２の高周波線路）を構成している。

本実施例では、複数のシグナルリードピン２－１－３ａ，２－１－３ｂがシグナル線路２－２－３ａ，２－２－３ｂの整列方向およびシグナル線路２－１－６の整列方向（図１～図３のＹ方向）に沿って平行に配置されている。シグナルリードピン２－１－３ａ，２－１－３ｂの整列方向のピッチは、シグナル線路２－２－３ａ，２－２－３ｂとシグナル線路２－１－６の整列方向のピッチと同一である。

複数のグランドリードピン２－１－２ａ，２－１－２ｂは、グランドプレーン２－２－２ａ，２－２－２ｂの整列方向およびグランドプレーン２－１－５の整列方向（図１～図３のＹ方向）に沿って平行に配置されている。グランドリードピン２－１－２ａ，２－１－２ｂの整列方向のピッチは、グランドプレーン２－２－２ａ，２－２－２ｂとグランドプレーン２－１－５の整列方向のピッチと同一である。

シグナルリードピン２－１－３ａ，２－１－３ｂのシグナル線路２－１－６への固定方法、およびグランドリードピン２－１－２ａ，２－１－２ｂのグランドプレーン２－１－５への固定方法としては、例えばろう付け、ハンダ付けなどがあるが、他の固定方法を採用してもよいことは言うまでもない。

以上のような高周波線路基板２－１とプリント基板２－２とを個別に作製した後で、プリント基板２－２の上に高周波線路基板２－１を搭載する。
図４はプリント基板２－２の上に高周波線路基板２－１が搭載され、プリント基板２－２の分断されたグランデッドコプレーナ線路２－２－７が高周波線路基板２－１のグランデッドコプレーナ線路２－１－９によって接続された後の高周波線路接続構造の斜視図である。図５は図４の高周波線路接続構造の平面図、図６は図４の高周波線路接続構造の側面図である。

図４～図６に示すような高周波線路接続構造を作製するには、高周波線路基板２－１のシグナル線路２－１－６およびグランドプレーン２－１－５が形成された面を下にし、シグナル線路２－１－６がシグナル線路２－２－３ａ，２－２－３ｂの分断箇所の上に位置し、グランドプレーン２－１－５がグランドプレーン２－２－２ａ，２－２－２ｂの分断箇所の上に位置するように位置合わせをして、高周波線路基板２－１をプリント基板２－２上に搭載する。

このとき、高周波線路基板２－１のシグナルリードピン２－１－３ａ，２－１－３ｂとプリント基板２－２のシグナル線路２－２－３ａ，２－２－３ｂとが当接し、高周波線路基板２－１のグランドリードピン２－１－２ａ，２－１－２ｂとプリント基板２－２のグランドプレーン２－２－２ａ，２－２－２ｂとが当接するようにして、プリント基板２－２の上に高周波線路基板２－１を搭載する。

高周波線路基板２－１のシグナルリードピン２－１－３ａ，２－１－３ｂとプリント基板２－２のシグナル線路２－２－３ａ，２－２－３ｂとは、ハンダ等によって接続される。同様に、高周波線路基板２－１のグランドリードピン２－１－２ａ，２－１－２ｂとプリント基板２－２のグランドプレーン２－２－２ａ，２－２－２ｂとは、ハンダ等によって接続される。

以上の高周波線路接続構造により、プリント基板２－２のシグナル線路２－２－３ａは、高周波線路基板２－１のシグナルリードピン２－１－３ａとシグナル線路２－１－６とシグナルリードピン２－１－３ｂとを介してシグナル線路２－２－３ｂと電気的に接続される。同様に、プリント基板２－２のグランドプレーン２－２－２ａは、高周波線路基板２－１のグランドリードピン２－１－２ａとグランドプレーン２－１－５とグランドリードピン２－１－２ｂとを介してグランドプレーン２－２－２ｂと電気的に接続される。こうして、本実施例では、プリント基板２－２の上面に形成されたマイクロストリップ線路２－２－１とグランデッドコプレーナ線路２－２－７とを立体的に交差させることが可能となる。

本実施例では、図６に示すように、シグナルリードピン２－１－３ａ，２－１－３ｂとシグナル線路２－２－３ａ，２－２－３ｂとの当接部、およびグランドリードピン２－１－２ａ，２－１－２ｂとグランドプレーン２－２－２ａ，２－２－２ｂとの当接部において、プリント基板２－２の上面からのグランドリードピン２－１－２ａ，２－１－２ｂの高さがシグナルリードピン２－１－３ａ，２－１－３ｂよりも高くなるように、グランドリードピン２－１－２ａ，２－１－２ｂおよびシグナルリードピン２－１－３ａ，２－１－３ｂの形状が決められている。

図６から明らかなように、シグナルリードピン２－１－３ａ，２－１－３ｂとシグナル線路２－１－６との接続部におけるシグナルリードピン２－１－３ａ，２－１－３ｂの上面の高さと、グランドリードピン２－１－２ａ，２－１－２ｂとグランドプレーン２－１－５との接続部におけるグランドリードピン２－１－２ａ，２－１－２ｂの上面の高さとは同一であることは言うまでもない。そして、シグナルリードピン２－１－３ａ，２－１－３ｂは、それぞれ高周波線路基板２－１からシグナル線路２－２－３ａ，２－２－３ｂの方に向かって上面の高さが低くなるような形状となっている。。

プリント基板２－２から高周波線路基板２－１へと高周波信号がシグナルリードピン２－１－３ａを伝搬する。また、高周波線路基板２－１からプリント基板２－２へと高周波信号がシグナルリードピン２－１－３ｂを伝搬する。このとき、シグナルリードピン２－１－３ａ，２－１－３ｂが空気中に露出しているために、シグナルリードピン２－１－３ａ，２－１－３ｂとグランドリードピン２－１－２ａ，２－１－２ｂとの間の容量が低下し、コプレーナ線路の特性インピーダンスが上昇し易くなる。

そこで、本実施例では、シグナルリードピン２－１－３ａ，２－１－３ｂとシグナル線路２－２－３ａ，２－２－３ｂとの当接部、およびグランドリードピン２－１－２ａ，２－１－２ｂとグランドプレーン２－２－２ａ，２－２－２ｂとの当接部において、グランドリードピン２－１－２ａ，２－１－２ｂの高さをシグナルリードピン２－１－３ａ，２－１－３ｂよりも高くする。これにより、コプレーナ線路のグランドとして機能するグランドリードピン２－１－２ａ，２－１－２ｂによってシグナルリードピン２－１－３ａ，２－１－３ｂを囲い込む構造とする。

このような構造により、本実施例では、シグナルリードピン２－１－３ａ，２－１－３ｂとグランドリードピン２－１－２ａ，２－１－２ｂとの間の容量の低下を防ぐことができ、コプレーナ線路の特性インピーダンスの上昇を抑制することができる。その結果、プリント基板２－２のグランデッドコプレーナ線路２－２－７と高周波線路基板２－１のグランデッドコプレーナ線路２－１－９のインピーダンス整合をとることができる。

さらに、本実施例では、グランドリードピン２－１－２ａ，２－１－２ｂによってシグナルリードピン２－１－３ａ，２－１－３ｂからの電気力線を隣接するシグナルリードピン２－１－３ａ，２－１－３ｂに漏えいさせることなく閉じ込めることができる。その結果、シグナルリードピン２－１－３ａ，２－１－３ｂと隣接するシグナルリードピン２－１－３ａ，２－１－３ｂとの間のクロストークを低減することができる。

図７は本実施例の高周波線路接続構造におけるグランデッドコプレーナ線路の反射損失特性、通過損失特性のシミュレーション結果を示す図、図８は本実施例の高周波線路接続構造におけるグランデッドコプレーナ線路の隣接チャネル間クロストーク特性、通過損失特性のシミュレーション結果を示す図である。

図７、図８の７００は反射損失特性を示し、７０１は通過損失特性を示している。図８の７０２はグランドリードピン２－１－２ａ，２－１－２ｂの形状をシグナルリードピン２－１－３ａ，２－１－３ｂと同じにした場合の隣接チャネル間クロストークを示し、７０３は本実施例における隣接チャネル間クロストークを示している。

本実施例では、プリント基板２－２の上に高周波線路基板２－１を搭載することにより、マイクロストリップ線路２－２－１と交差する箇所で分断されたグランデッドコプレーナ線路２－２－７を高周波線路基板２－１を介して接続する。そして、本実施例では、プリント基板２－２との接続部におけるグランドリードピン２－１－２ａ，２－１－２ｂの高さをシグナルリードピン２－１－３ａ，２－１－３ｂよりも高くすることにより、プリント基板２－２のグランデッドコプレーナ線路２－２－７と高周波線路基板２－１のグランデッドコプレーナ線路２－１－９とのインピーダンス整合をとることができる。

その結果、本実施例では、図７、図８に示すように良好な特性を得ることができ、低反射損失特性、低通過損失特性、低クロストーク特性を広帯域で実現することが可能な高周波線路接続構造を提供することができる。

［第２の実施例］
次に、本発明の第２の実施例について説明する。図９は本発明の第２の実施例に係る高周波線路接続構造を上から見た分解斜視図、図１０は図９の高周波線路接続構造を下から見た分解斜視図、図１１は高周波線路基板の下面図、図１２は高周波線路基板の平面図である。なお、図１１では、高周波線路基板の構成を分かり易くするため、シグナルリードピンおよびグランドリードピンの記載を省略している。また、図１２では、高周波線路基板の構成を分かり易くするため、ＤＣブロックキャパシタの記載を省略している。

図１３はプリント基板の上に高周波線路基板が搭載され、プリント基板のグランデッドコプレーナ線路が高周波線路基板のグランデッドコプレーナ線路によって接続された後の高周波線路接続構造の斜視図、図１４は図１３の高周波線路接続構造の平面図、図１５は図１３の高周波線路接続構造の側面図である。

本実施例のプリント基板３－２（第１の基板）は、平板状の誘電体３－２－５と、誘電体３－２－５の上面（第１の主面）に形成された導体からなるシグナル線路３－２－３ａ，３－２－３ｂ（第１のシグナル線路）と、誘電体３－２－５の上面にシグナル線路３－２－３ａ，３－２－３ｂに沿って形成された導体からなるグランドプレーン３－２－２ａ，３－２－２ｂ（第１のグランド）と、誘電体３－２－５の下面（第２の主面）に形成された導体からなるグランドプレーン３－２－４と、誘電体３－２－５に形成され、グランドプレーン３－２－２ａ，３－２－２ｂとグランドプレーン３－２－４とを接続する導体からなるグランドビア３－２－６とを備えている。

本実施例では、複数のシグナル線路３－２－３ａが平行に配置されている。複数のグランドプレーン３－２－２ａは、シグナル線路３－２－３ａに沿ってシグナル線路３－２－３ａの両側に配置されている。同様に、複数のシグナル線路３－２－３ｂが平行に配置されている。複数のグランドプレーン３－２－２ｂは、シグナル線路３－２－３ｂに沿ってシグナル線路３－２－３ｂの両側に配置されている。

シグナル線路３－２－３ａとシグナル線路３－２－３ｂとは、後述のようにＤＣブロックキャパシタを搭載する位置で分断された形態となっている。同様に、グランドプレーン３－２－２ａとグランドプレーン３－２－２ｂとは、延伸方向（図９～図１５のＸ方向）上の位置がシグナル線路３－２－３ａ，３－２－３ｂの分断箇所と同じ位置で分断された形態となっている。

グランドプレーン３－２－２ａ，３－２－２ｂは、それぞれ誘電体３－２－５に形成されたグランドビア３－２－６によってグランドプレーン３－２－４と電気的に接続されている。

シグナル線路３－２－３ａ，３－２－３ｂとグランドプレーン３－２－２ａ，３－２－２ｂとは、基板裏面にグランドプレーン３－２－４を備えたグランデッドコプレーナ線路３－２－７（第１の高周波線路）を構成している。このグランデッドコプレーナ線路３－２－７は、後述のようにＤＣブロックキャパシタを直列に挿入するために、高周波線路基板を搭載する箇所で分断されている。

一方、高周波線路基板３－１（第２の基板）は、平板状の誘電体３－１－１と、高周波線路基板３－１がプリント基板３－２上に搭載されたときに延伸方向がシグナル線路３－２－３ａ，３－２－３ｂの延伸方向と平行になるように、誘電体３－１－１のプリント基板３－２と向かい合う下面（第１の主面）に形成された導体からなるシグナル線路３－１－６ａ，３－１－６ｂ（第２のシグナル線路）と、誘電体３－１－１のプリント基板３－２と向かい合う下面に、シグナル線路３－１－６ａ，３－１－６ｂを周りを囲むように形成された導体からなるグランドプレーン３－１－５（第２のグランド）と、誘電体３－１－１の上面（第２の主面）に形成された導体からなるシグナル線路３－１－７ａ，３－１－７ｂ（第３のシグナル線路）と、誘電体３－１－１の上面に、シグナル線路３－１－７ａ，３－１－７ｂの周りを囲むように形成されたグランドプレーン３－１－４（第３のグランド）とを備えている。

さらに、高周波線路基板３－１は、高周波線路基板３－１がプリント基板３－２上に搭載されたときにシグナル線路３－２－３ａ，３－２－３ｂとそれぞれ当接するようにシグナル線路３－１－６ａ，３－１－６ｂに１本ずつ接続された導体からなるシグナルリードピン３－１－３ａ，３－１－３ｂと、高周波線路基板３－１がプリント基板３－２上に搭載されたときにグランドプレーン３－２－２ａ，３－２－２ｂとそれぞれ当接するようにグランドプレーン２－１－５の両端に１本ずつ接続された導体からなるグランドリードピン３－１－２ａ，３－１－２ｂと、誘電体３－１－１に形成され、グランドプレーン３－１－４とグランドプレーン３－１－５とを接続する導体からなるグランドビア３－１－８と、誘電体３－１－１に形成され、シグナル線路３－１－６ａ，３－１－６ｂとシグナル線路３－１－７ａ，３－１－７ｂとを接続する導体からなるビア３－１－９ａ，３－１－９ｂと、ＤＣブロックキャパシタ３－１－１０（電子部品）とを備えている。

誘電体３－１－１，３－２－５の材料としては、例えばアルミナ等の低損失セラミックスがある。
本実施例では、高周波線路基板３－１の下面に複数のシグナル線路３－１－６ａが平行に配置されている。同様に、複数のシグナル線路３－１－６ｂが平行に配置されている。グランドプレーン３－１－５は、シグナル線路３－１－６ａ，３－１－６ｂの周りを囲むように配置されている。シグナル線路３－１－６ａとシグナル線路３－１－６ｂとは、反対側の面にＤＣブロックキャパシタ３－１－１０を搭載するために分断された形態となっている。シグナル線路３－１－６ａ，３－１－６ｂの整列方向（図９～図１５のＹ方向）のピッチは、シグナル線路３－２－３ａ，３－２－３ｂの整列方向のピッチと同一である。

また、本実施例では、高周波線路基板３－１の上面に複数のシグナル線路３－１－７ａが平行に配置されている。同様に、複数のシグナル線路３－１－７ｂが平行に配置されている。グランドプレーン３－１－４は、シグナル線路３－１－７ａ，３－１－７ｂの周りを囲むように配置されている。シグナル線路３－１－７ａとシグナル線路３－１－７ｂとは、高周波線路基板３－１の上面にＤＣブロックキャパシタ３－１－１０を搭載するために分断された形態となっている。シグナル線路３－１－７ａ，３－１－７ｂの整列方向（図９～図１５のＹ方向）のピッチは、シグナル線路３－１－６ａ，３－１－６ｂの整列方向のピッチと同一である。

グランドプレーン３－１－５は、誘電体３－１－１に形成されたグランドビア３－１－８によってグランドプレーン３－１－４と電気的に接続されている。
シグナル線路３－１－７ａの端部は、誘電体３－１－１に形成されたビア３－１－９ａを介して第２のシグナル線路の分断された２つの部分のうち一方の部分（シグナル線路３－１－６ａ）と電気的に接続されている。シグナル線路３－１－７ｂの端部は、誘電体３－１－１に形成されたビア３－１－９ｂを介して第２のシグナル線路の分断された２つの部分のうち他方の部分（シグナル線路３－１－６ｂ）と電気的に接続されている。

シグナル線路３－１－６ａ，３－１－６ｂの周囲にはグランドプレーン３－１－５が形成され、シグナル線路３－１－７ａ，３－１－７ｂの周囲にはグランドプレーン３－１－４が形成されている。したがって、シグナル線路３－１－６ａ，３－１－７ａとビア３－１－９ａとグランドプレーン３－１－４，３－１－５とは、高周波線路基板３－１（誘電体３－１－１）の垂直方向に沿って形成された疑似同軸線路構造３－１－１３ａを構成している。同様に、シグナル線路３－１－６ｂ，３－１－７ｂとビア３－１－９ｂとグランドプレーン３－１－４，３－１－５とは、疑似同軸線路構造３－１－１３ｂを構成している。

シグナル線路３－１－６ａ，３－１－６ｂとグランドプレーン３－１－５とは、誘電体３－１－１を間に挟んだ反対側の面にグランドプレーン３－１－４を備えたグランデッドコプレーナ線路３－１－１１（第２の高周波線路）を構成している。このグランデッドコプレーナ線路３－１－１１は、ＤＣブロックキャパシタ３－１－１０を直列に挿入するために２つに分断されている。

シグナル線路３－１－７ａ，３－１－７ｂとグランドプレーン３－１－４とは、誘電体３－１－１を間に挟んだ反対側の面にグランドプレーン３－１－５を備えたグランデッドコプレーナ線路３－１－１２（第３の高周波線路）を構成している。このグランデッドコプレーナ線路３－１－１２は、ＤＣブロックキャパシタ３－１－１０を直列に挿入するために２つに分断されている。

ＤＣブロックキャパシタ３－１－１０の一方の電極は、第３のシグナル線路の分断された２つの部分のうち一方の部分（シグナル線路３－１－７ａ）にハンダ付けされている。ＤＣブロックキャパシタ３－１－１０の他方の電極は、第３のシグナル線路の分断された２つの部分のうち他方の部分（シグナル線路３－１－７ｂ）にハンダ付けされている。こうして、ＤＣブロックキャパシタ３－１－１０が高周波線路基板３－１上に実装されると共に、グランデッドコプレーナ線路３－１－１１，３－１－１２に対して直列にＤＣブロックキャパシタ３－１－１０が挿入される。

シグナルリードピン３－１－３ａ，３－１－３ｂのシグナル線路３－１－６ａ，３－１－６ｂへの固定方法、およびグランドリードピン３－１－２ａ，３－１－２ｂのグランドプレーン３－１－５への固定方法としては、例えばろう付け、ハンダ付けなどがあるが、他の固定方法を採用してもよいことは言うまでもない。

以上のような高周波線路基板３－１とプリント基板３－２とを個別に作製した後で、プリント基板３－２の上に高周波線路基板３－１を搭載する。
図１３～図１５に示すような高周波線路接続構造を作製するには、高周波線路基板３－１のシグナル線路３－１－６ａ，３－１－６ｂおよびグランドプレーン３－１－５が形成された面を下にし、シグナル線路３－１－６ａ，３－１－６ｂ，３－１－７ａ，３－１－７ｂがシグナル線路３－２－３ａ，３－２－３ｂの分断箇所の上に位置し、グランドプレーン３－１－５，３－１－４がグランドプレーン３－２－２ａ，３－２－２ｂの分断箇所の上に位置するように位置合わせをして、高周波線路基板３－１をプリント基板３－２上に搭載する。

このとき、高周波線路基板３－１のシグナルリードピン３－１－３ａ，３－１－３ｂとプリント基板３－２のシグナル線路３－２－３ａ，３－２－３ｂとが当接し、高周波線路基板３－１のグランドリードピン３－１－２ａ，３－１－２ｂとプリント基板３－２のグランドプレーン３－２－２ａ，３－２－２ｂとが当接するようにして、プリント基板３－２の上に高周波線路基板３－１を搭載する。

高周波線路基板３－１のシグナルリードピン３－１－３ａ，３－１－３ｂとプリント基板３－２のシグナル線路３－２－３ａ，３－２－３ｂとは、ハンダ等によって接続される。同様に、高周波線路基板３－１のグランドリードピン３－１－２ａ，３－１－２ｂとプリント基板３－２のグランドプレーン３－２－２ａ，３－２－２ｂとは、ハンダ等によって接続される。

以上の高周波線路接続構造により、プリント基板３－２のシグナル線路３－２－３ａは、高周波線路基板３－１のシグナルリードピン３－１－３ａとシグナル線路３－１－６ａとビア３－１－９ａとシグナル線路３－１－７ａとＤＣブロックキャパシタ３－１－１０とシグナル線路３－１－７ｂとビア３－１－９ｂとシグナル線路３－１－６ｂとシグナルリードピン３－１－３ｂとを介してシグナル線路３－２－３ｂと電気的に接続される。

プリント基板３－２のグランドプレーン３－２－２ａは、高周波線路基板３－１のグランドリードピン３－１－２ａとグランドプレーン３－１－５とグランドリードピン３－１－２ｂとを介してグランドプレーン３－２－２ｂと電気的に接続される。
こうして、ＤＣブロックキャパシタ３－１－１０が搭載された高周波線路基板３－１をプリント基板３－２上に搭載することにより、グランデッドコプレーナ線路３－２－７に対して直列にＤＣブロックキャパシタ３－１－１０を挿入することができる。

本実施例では、図１５に示すように、シグナルリードピン３－１－３ａ，３－１－３ｂとシグナル線路３－２－３ａ，３－２－３ｂとの当接部、およびグランドリードピン３－１－２ａ，３－１－２ｂとグランドプレーン３－２－２ａ，３－２－２ｂとの当接部において、プリント基板３－２の上面からのグランドリードピン３－１－２ａ，３－１－２ｂの高さがシグナルリードピン３－１－３ａ，３－１－３ｂよりも高くなるように、グランドリードピン３－１－２ａ，３－１－２ｂおよびシグナルリードピン３－１－３ａ，３－１－３ｂの形状が決められている。

図１５から明らかなように、シグナルリードピン３－１－３ａ，３－１－３ｂとシグナル線路３－１－６ａ，３－１－６ｂとの接続部におけるシグナルリードピン３－１－３ａ，３－１－３ｂの上面の高さと、グランドリードピン３－１－２ａ，３－１－２ｂとグランドプレーン３－１－５との接続部におけるグランドリードピン３－１－２ａ，３－１－２ｂの上面の高さとは同一であることは言うまでもない。そして、シグナルリードピン３－１－３ａ，３－１－３ｂは、それぞれ高周波線路基板３－１からシグナル線路３－２－３ａ，３－２－３ｂの方に向かって上面の高さが低くなるような形状となっている。

プリント基板３－２から高周波線路基板３－１へと高周波信号がシグナルリードピン３－１－３ａを伝搬する。また、高周波線路基板３－１からプリント基板３－２へと高周波信号がシグナルリードピン３－１－３ｂを伝搬する。このとき、シグナルリードピン３－１－３ａ，３－１－３ｂが空気中に露出しているために、シグナルリードピン３－１－３ａ，３－１－３ｂとグランドリードピン３－１－２ａ，３－１－２ｂとの間の容量が低下し、コプレーナ線路の特性インピーダンスが上昇し易くなる。

そこで、本実施例では、シグナルリードピン３－１－３ａ，３－１－３ｂとシグナル線路３－２－３ａ，３－２－３ｂとの当接部、およびグランドリードピン３－１－２ａ，３－１－２ｂとグランドプレーン３－２－２ａ，３－２－２ｂとの当接部において、グランドリードピン３－１－２ａ，３－１－２ｂの高さをシグナルリードピン３－１－３ａ，３－１－３ｂよりも高くする。これにより、コプレーナ線路のグランドとして機能するグランドリードピン３－１－２ａ，３－１－２ｂによってシグナルリードピン３－１－３ａ，３－１－３ｂを囲い込む構造とする。

このような構造により、本実施例では、シグナルリードピン３－１－３ａ，３－１－３ｂとグランドリードピン３－１－２ａ，３－１－２ｂとの間の容量の低下を防ぐことができ、コプレーナ線路の特性インピーダンスの上昇を抑制することができる。その結果、プリント基板３－２のグランデッドコプレーナ線路３－２－７と高周波線路基板３－１のグランデッドコプレーナ線路３－１－１１，３－１－１２のインピーダンス整合をとることができる。

さらに、本実施例では、グランドリードピン３－１－２ａ，３－１－２ｂによってシグナルリードピン３－１－３ａ，３－１－３ｂからの電気力線を隣接するシグナルリードピン３－１－３ａ，３－１－３ｂに漏えいさせることなく閉じ込めることができる。その結果、シグナルリードピン３－１－３ａ，３－１－３ｂと隣接するシグナルリードピン３－１－３ａ，３－１－３ｂとの間のクロストークを低減することができる。

図１６は本実施例の高周波線路接続構造におけるグランデッドコプレーナ線路の反射損失特性、通過損失特性のシミュレーション結果を示す図、図１７は本実施例の高周波線路接続構造におけるグランデッドコプレーナ線路の隣接チャネル間クロストーク特性、通過損失特性のシミュレーション結果を示す図である。

図１６、図１７の６００は反射損失特性を示し、６０１は通過損失特性を示している。図１７の６０２はグランドリードピン３－１－２ａ，３－１－２ｂの形状をシグナルリードピン３－１－３ａ，３－１－３ｂと同じにした場合の隣接チャネル間クロストークを示し、６０３は本実施例における隣接チャネル間クロストークを示している。

本実施例では、プリント基板３－２の上に高周波線路基板３－１を搭載することにより、ＤＣブロックキャパシタ３－１－１０をグランデッドコプレーナ線路３－２－７に直列に挿入する。そして、本実施例では、プリント基板３－２との当接部におけるグランドリードピン３－１－２ａ，３－１－２ｂの高さをシグナルリードピン３－１－３ａ，３－１－３ｂよりも高くすることにより、プリント基板３－２のグランデッドコプレーナ線路３－２－７と高周波線路基板３－１のグランデッドコプレーナ線路３－１－１１，３－１－１２とのインピーダンス整合をとることができる。

その結果、本実施例では、図１６、図１７に示すように良好な特性を得ることができ、低反射損失特性、低通過損失特性、低クロストーク特性を広帯域で実現することが可能な高周波線路接続構造を提供することができる。

なお、本実施例では、コプレーナ線路に直列に挿入する電子部品として、ＤＣブロックキャパシタを例に挙げて説明しているが、ＤＣブロックキャパシタ以外の電子部品を用いてもよい。

第１、第２の実施例においては、グランデッドコプレーナ線路２－１－９，２－２－７，３－１－１１，３－１－１２，３－２－７を構成する誘電体２－１－１，２－１－７，２－２－５，３－１－１，３－２－５をアルミナ等の低損失セラミックスとしているが、液晶ポリマ、ポリミィド、あるいは石英ガラス等でも代替可能であることは言うまでもない。

また、第１、第２の実施例において、プリント基板２－２，３－２上に高周波線路基板２－１，３－１を搭載する際に、シグナルリードピン２－１－３ａ，２－１－３ｂ，３－１－３ａ，３－１－３ｂとシグナル線路２－２－３ａ，２－２－３ｂ，３－２－３ａ，３－２－３ｂとの接続部、グランドリードピン２－１－２ａ，２－１－２ｂ，３－１－２ａ，３－１－２ｂとグランドプレーン２－２－２ａ，２－２－２ｂ，３－２－２ａ，３－２－２ｂとの接続部、シグナルリードピン２－１－３ａ，２－１－３ｂ，３－１－３ａ，３－１－３ｂとシグナル線路２－１－６，３－１－６ａ，３－１－６ｂとの接続部、グランドリードピン２－１－２ａ，２－１－２ｂ，３－１－２ａ，３－１－２ｂとグランドプレーン２－１－５，３－１－５との接続部において、ハンダの濡れ性向上を目的とした金めっきをそれぞれの接続部に施すのが一般であるが、金めっきについては本発明の本質ではないため、特に明記しないこととした。

本発明は、プリント基板の高周波線路を立体交差させたり、プリント基板の高周波線路に電子部品を挿入したりする技術に適用することができる。

２－１，３－１…高周波線路基板、２－１－１，２－２－５，３－１－１，３－２－５…誘電体、２－１－２ａ，２－１－２ｂ，３－１－２ａ，３－１－２ｂ…グランドリードピン、２－１－３ａ，２－１－３ｂ，３－１－３ａ，３－１－３ｂ…シグナルリードピン、２－１－４，２－１－５，２－２－２ａ，２－２－２ｂ，２－２－４，３－１－４，３－１－５，３－２－２ａ，３－２－２ｂ…グランドプレーン、２－１－６，２－２－３ａ，２－２－３ｂ，３－１－６ａ，３－１－６ｂ，３－１－７ａ，３－１－７ｂ，３－２－３ａ，３－２－３ｂ…シグナル線路、２－１－７…誘電体、２－１－８，２－２－６，３－２－６，３－１－８…グランドビア、２－１－９，２－２－７，３－１－１１，３－１－１２，３－２－７…グランデッドコプレーナ線路、２－２，３－２…プリント基板、２－２－１…マイクロストリップ線路、３－１－９ａ，３－１－９ｂ…ビア、３－１－１０…ＤＣブロックキャパシタ、３－１－１３ａ，３－１－１３ｂ…疑似同軸線路構造。

Claims (5)

1. 第１の基板と、
   前記第１の基板上に搭載された第２の基板とを備え、
   前記第１の基板は、第１の高周波線路を備え、
   前記第２の基板は、第２の高周波線路と、前記第１の高周波線路と前記第２の高周波線路とを電気的に接続する導体からなるリードピンとを備え、
   前記第１の高周波線路は、
   前記第１の基板の第１の主面に形成され、途中で２つに分断された箇所を有する第１のシグナル線路と、
   前記第１の基板の第１の主面に前記第１のシグナル線路に沿って形成され、延伸方向上の位置が前記第１のシグナル線路の分断箇所と同じ位置で２つに分断された第１のグランドとを備え、
   前記第２の高周波線路は、
   延伸方向が前記第１のシグナル線路の延伸方向と平行になるように、前記第２の基板の前記第１の基板と向かい合う第１の主面に形成された第２のシグナル線路と、
   延伸方向が前記第１のグランドの延伸方向と平行になるように、前記第２の基板の第１の主面に前記第２のシグナル線路に沿って形成された第２のグランドとを備え、
   前記リードピンは、
   前記第２のシグナル線路が前記第１のシグナル線路の分断箇所の上に位置し、前記第２のグランドが前記第１のグランドの分断箇所の上に位置するように前記第２の基板が前記第１の基板上に搭載された状態で、前記第１のシグナル線路の分断された一方の部分と他方の部分とそれぞれ当接するように前記第２のシグナル線路の両端に１本ずつ接続されたシグナルリードピンと、
   前記第２の基板が前記第１の基板上に搭載された状態で、前記第１のグランドの分断された一方の部分と他方の部分とそれぞれ当接するように前記第２のグランドの両端に１本ずつ接続されたグランドリードピンとからなり、
   前記シグナルリードピンと前記第１のシグナル線路との当接部、および前記グランドリードピンと前記第１のグランドとの当接部において、前記第１の基板の第１の主面からの前記グランドリードピンの高さが前記シグナルリードピンよりも高いことを特徴とする高周波線路接続構造。
2. 請求項１記載の高周波線路接続構造において、
   前記第２の基板は、
   前記第２の基板の前記第１の主面と反対側の第２の主面に形成された第３の高周波線路と、
   前記第２の基板の第２の主面に搭載され、前記第３の高周波線路に直列に挿入された電子部品とをさらに備え、
   前記第３の高周波線路は、
   前記第２の基板の第２の主面に形成され、途中で２つに分断された箇所を有する第３のシグナル線路と、
   前記第２の基板の第２の主面に前記第３のシグナル線路の周りを囲むように形成された第３のグランドとを備え、
   前記電子部品の２つの電極は、前記第３のシグナル線路の分断された一方の部分と他方の部分にそれぞれ接続され、
   前記第２の高周波線路の第２のシグナル線路は、途中で２つに分断された箇所を有し、
   前記第２の高周波線路の第２のグランドは、前記第２のシグナル線路の周りを囲むように形成され、
   前記第３のシグナル線路の両端部は、前記第２の基板に形成されたビアを介して前記第２のシグナル線路の分断された一方の部分と他方の部分のそれぞれと接続されることを特徴とする高周波線路接続構造。
3. 請求項１記載の高周波線路接続構造において、
   前記第１の高周波線路の複数の前記第１のシグナル線路が平行に配置され、
   前記第１の高周波線路の複数の前記第１のグランドが前記第１のシグナル線路に沿って両側に配置され、
   前記第２の高周波線路の複数の前記第２のシグナル線路が平行に配置され、
   前記第２の高周波線路の複数の前記第２のグランドが前記第２のシグナル線路に沿って両側に配置され、
   複数の前記シグナルリードピンが前記第１のシグナル線路と前記第２のシグナル線路の整列方向に沿って平行に配置され、
   複数の前記グランドリードピンが前記第１のグランドと前記第２のグランドの整列方向に沿って平行に配置されることを特徴とする高周波線路接続構造。
4. 請求項２記載の高周波線路接続構造において、
   前記第１の高周波線路の複数の前記第１のシグナル線路が平行に配置され、
   前記第１の高周波線路の複数の前記第１のグランドが前記第１のシグナル線路に沿って両側に配置され、
   前記第２の高周波線路の複数の前記第２のシグナル線路が平行に配置され、
   前記第２の高周波線路の前記第２のグランドが複数の前記第２のシグナル線路の周りを囲むように配置され、
   前記第３の高周波線路の複数の前記第３のシグナル線路が平行に配置され、
   前記第３の高周波線路の前記第３のグランドが複数の前記第３のシグナル線路の周りを囲むように配置され、
   前記電子部品は、前記第３のシグナル線路のそれぞれに対して１つずつ設けられ、
   複数の前記シグナルリードピンが前記第１のシグナル線路と前記第２のシグナル線路と前記第３のシグナル線路の整列方向に沿って平行に配置され、
   複数の前記グランドリードピンが前記第１のグランドと前記第２のグランドの整列方向に沿って平行に配置されることを特徴とする高周波線路接続構造。
5. 請求項２または４記載の高周波線路接続構造において、
   前記電子部品は、ＤＣブロックキャパシタであることを特徴とする高周波線路接続構造。

Images