KR20010095252A - 고주파 전류 억제형 전자 부품 및 이를 위한 접합 와이어 - Google Patents

고주파 전류 억제형 전자 부품 및 이를 위한 접합 와이어 Download PDF

Info

Publication number
KR20010095252A
KR20010095252A KR1020010017564A KR20010017564A KR20010095252A KR 20010095252 A KR20010095252 A KR 20010095252A KR 1020010017564 A KR1020010017564 A KR 1020010017564A KR 20010017564 A KR20010017564 A KR 20010017564A KR 20010095252 A KR20010095252 A KR 20010095252A
Authority
KR
South Korea
Prior art keywords
high frequency
frequency current
electronic component
magnetic loss
loss material
Prior art date
Application number
KR1020010017564A
Other languages
English (en)
Inventor
시게요시 요시다
히로시 오노
코지 카메이
Original Assignee
도낀 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000102294A external-priority patent/JP4243000B2/ja
Priority claimed from JP2000103025A external-priority patent/JP4398057B2/ja
Application filed by 도낀 가부시끼가이샤 filed Critical 도낀 가부시끼가이샤
Publication of KR20010095252A publication Critical patent/KR20010095252A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/745—Apparatus for manufacturing wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/432—Mechanical processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/4382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/43826—Physical vapour deposition [PVD], e.g. evaporation, sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/4382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/43827—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45118—Zinc (Zn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45123—Magnesium (Mg) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45157—Cobalt (Co) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/4516—Iron (Fe) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45166—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45179—Niobium (Nb) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45181—Tantalum (Ta) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/45186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/45188—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/45193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/451 - H01L2224/45191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45618—Zinc (Zn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45623—Magnesium (Mg) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45657—Cobalt (Co) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/4566—Iron (Fe) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45666—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45679—Niobium (Nb) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45681—Tantalum (Ta) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/45686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/45693—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/456 - H01L2224/45691, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/745—Apparatus for manufacturing wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0092—Inductor filters, i.e. inductors whose parasitic capacitance is of relevance to consider it as filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Thin Magnetic Films (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

고주파에서 이용될 때에도 전자기 간섭이 발생하는 것을 방지하기 위하여 고주파 전류를 와전하게 억제할 수 있는 고주파 전류 억제형 전자 부품을 제공하기 위하여, 그리고 상기 전자 부품용 접합 와이어를 제공하기 위하여, 반도체 집적 회로 소자(IC)(17)는 고주파에서 이용시 고속으로 동작하고 소정 수의 단자(19)에는 단자들 자체를 통과하는 고주파 전류를 감쇠시키는 고주파 전류 억제기(21)가 제공된다. 이러한 고주파 전류 억제기(21)는 03 내지 20μm 두께를 가진 박막 필름 자기 물질이며 각각의 단자(19)의 전체 표면상에 배치되는데, 상기 단자의 전체 표면은 반도체 집적 회로 소자(IC)(17)를 장착하기 위한 인쇄회로기판(23)상에 장착될 장착 부분 및 인쇄회로기판(23)상에 배치된 도전성 패턴에 대한 접속 부분을 포함하는 에지를 커버한다. IC(17)를 인쇄회로기판(23)에 장착할 때 땜납(27)에 의하여 상부 단부가 도전성 패턴(17)과 연결될 때, 상기 장착 부분 근처는 몇십 MHz 이하인 사용 주파수 대역에서 전도성을 가진다.

Description

고주파 전류 억제형 전자 부품 및 이를 위한 접합 와이어 {ELECTRONIC COMPONENT OF A HIGH FREQUENCY CURRENT SUPPRESSION TYPE AND BONDING WIRE FOR THE SAME}
본 발명은 예를 들어 반도체 집적 회로 소자(IC), 대규모 반도체 집적 회로 소자(LSI) 및 고속 동작형 로직 회로 소자와 같은 반도체 능동 소자에 주로 제공되는 소정 수의 단자를 가지는 회로 보드에 장착되는 전자 부품, 특히 전자 부품이 이용될 때 단자를 통과하는 고주파 전류를 감쇠시키는 기능을 포함하는 고주파 전류 억제형 전자 부품에 관한 것이다.
본 발명은 주로 전기/전자 장치의 소정 위치사이를 접속하기 위해 제공되는 접합 와이어, 특히 고속 동작을 수행하기 위하여 몇십 MHz에서 몇 GHz의 대역폭의 고주파에서 이용되는 반도체 능동 소자와 같은 전기 부품에서 접합 와이어 자체를 통과하는 고주파 전류를 감쇠시키는 기능을 가진 전기 부품용 고주파 전류 억제형 접합 와이어에 관한 것이다.
최근에, 여러 가지 반도체 능동 소자가 이용되는데, 이는 예를 들어 랜덤 액세스 메모리(RAM) 및 판독전용 메모리(ROM)로 대표되는 반도체 저장 장치 또는 마이크로프로세서(MPU), 중앙처리유니트(CPU), 이미지 처리 연산 로직 유니트(IPALU)로 대표되는 로직 회로 소자를 포함하며, 또한 상기와 같은 소자는 인쇄회로기판상에 장착될 전자 부품으로서 이용되는데, 상기 인쇄회로기판은 전자 정보 통신 분야의 전자 장비 및/또는 정보 처리 장치 상에 장착되며 전도성 패턴이 제공되어 있다.
이들 반도체 능동 소자에는 소정 수의 단자(일반적으로 리드 프레임이라고 함)가 제공되어 있으며, 신호를 처리하기 위하여 제공되도록 일반적으로 제품 제조시 고주파에서 이용할 때 고속 동작을 수행하기 위한 회로 배치에 따라 고도로 집적되며, 반도체 집적 회로 소자(IC) 또는 대규모 반도체 집적 회로 소자(LSI)를 위한 칩으로서 배열된다.
한편, 상기와 같은 반도체 능동 소자와 관련하여, 계산 속도 및 신호 처리 속도는 빠르게 고속화되고, 반도체 능동 소자는 고속 동작을 수행하기 위하여 더 고도로 집적화되도록 표준 하에서 몇십 MHz에서 몇 GHz의 대역폭의 고주파에서 이용된다.
상기 반도체 능동 소자로 대표되는 전자 부품이 고속 동작을 수행하기 위하여 더 고도로 집적화되도록 표준 하에서 몇십 MHz에서 몇 GHz의 대역폭의 고주파에서 이용될 때, 단자를 통과하는 전기 신호는 고주파(고조파) 전류가 될 것이며, 따라서 고주파 전류가 때때로 부품사이, 단자를 포함한 신호 경로 사이 또는 전자 부품이 장착되는 장비/장치사이에서 전송될 수 있다. 상기와 같은 고주파 전류는 부품(회로 소자)의 동작 프로세스에 악영향을 주어 오동작을 일으키고 기본 기능을 악화시키며, 이는 전자기 간섭의 원인이 되며, 따라서 제거되어야 한다. 그러나, 현재 상황에서, 고주파 전류에 대한 대응책은 전자 부품을 고려하기에 충분하지 못하다. 이는 고주파 전류에 의하여 발생된 전자기 간섭이 발생하는 문제를 야기한다.
상기 반도체 칩에서, 접합 와이어는 소정 수의 단자와 메인 바디를 연결시킨다.
전자 부품용 접합 와이어에 의한 접속이 이용되는 반도체 능동 소자와 관련하여, 계산 속도 및 신호 처리 속도는 빠르게 고속화되고, 반도체 능동 소자는 고속 동작을 수행하기 위하여 더 고도로 집적화되도록 표준 하에서 몇십 MHz에서 몇 GHz의 대역폭의 고주파에서 이용된다.
그러나, 전자 부품용 접합 와이어의 경우에, 전자 부품이 반도체 능동 소자측 상에서 고속 동작을 수행하기 위하여 더 고도로 집적화되도록 표준 하에서 몇십 MHz에서 몇 GHz의 대역폭의 고주파에서 이용될 때, 고주파(고조파) 전류는 단자 및 와이어를 통과할 것이며, 따라서 고주파 전류가 때때로 부품사이, 단자를 포함한 신호 경로 사이 또는 전자 부품이 장착되는 장비/장치사이에서 전송될 수 있다. 상기와 같은 고주파 전류는 부품 또는 회로 소자의 동작 프로세스에 악영향을 주어 오동작을 일으키고 기본 기능을 악화시키며, 이는 전자기 간섭의 원인이 되며, 따라서 제거되어야 한다. 그러나, 현재 상황에서, 고주파 전류에 대한 대응책은 전자 부품 및 접합 와이어를 고려하기에 충분하지 못하다. 이는 고주파 전류에 의하여 발생된 전자기 간섭을 방지할 수 없는 문제를 야기한다.
본 발명의 목적은 전자기 간섭이 발생하는 것을 방지하도록 몇십 MHz에서 몇 GHz의 대역폭의 고주파에서 이용될 때에도 고주파 전류를 완전하게 억제하는 고주파 전류 억제형 전자 부품을 제공하는 것이다.
본 발명의 다른 목적은 전자기 간섭이 발생하는 것을 방지하도록 몇십 MHz에서 몇 GHz의 대역폭의 고주파에서 이용될 때에도 고주파 전류를 완전하게 억제하는 전자 부품용 고주파 전류 억제형 접합 와이어를 제공하는 것이다.
도 1a는 본 발명에 따른 고주파 전류 억제형 전자 부품의 실시예에서 인쇄회로기판 상에 장착된 반도체 집적 회로 소자의 기본 구조에 대한 사시도이다.
도 1b는 도 1a에 도시된 도전성 집적 회로 소자의 필수 부분의 부분 확대도이다.
도 2a는 본 발명에 따른 고주파 전류 억제형 전자 부품의 다른 실시예에서 인쇄회로기판 상에 장착된 반도체 집적 회로 소자의 기본 구조의 필수 부분의 부분 확대도이며, 여기서 반도체 집적 회로 소자의 단자에 제공된 고주파 전류 억제기는 형태가 변경되어 있다.
도 2b는 도 2a에 도시된 반도체 집적 회로 소자를 도시하며, 여기서 단자 자체는 형태가 변경되어 있다.
도 3a는 본 발명에 따른 고주파 전류 억제형 전자 부품의 다른 실시예에서 인쇄회로기판 상에 장착된 반도체 집적 회로 소자의 기본 구조에 대한 사시도이다.
도 3b는 도 3a에 도시된 필수 부분의 부분 확대도이다.
도 4a는 본 발명에 따른 제 4실시예에서 고주파 전류 억제형 접합 와이어를포함하며 인쇄회로기판 상에 장착된 반도체 집적 회로 소자의 기본 구조의 내부 부분의 사시도이다.
도 4b는 도 4a에 도시된 필수 부분의 부분 확대도이다.
도 5는 부분적으로 절단된 도 4에 도시된 고주파 전류 억제형 접합 와이어의 다른 형태를 도시한다.
도 6은 부분적으로 절단된 도 4에 도시된 고주파 전류 억제형 접합 와이어의 다른 형태의 사시도이다.
도 7은 도 4내지 6에 도시된 접합 와이어에 이용되는 고주파 전류 억제기 물질인 과립 자기 물질의 기본 구조의 개략적인 도면이다.
도 8a는 도 7을 기초로 설명된 과립 자기 물질의 샘플을 형성하는데 이용되는 장치의 기본 구조를 가지는 스퍼터링 방식 이용 형태의 샘플 생성기를 도시한다.
도 8b는 진공 증발 방법 이용 형태의 샘플 생성기를 도시한다.
도 9는 주파수에 대한 샘플1의 자기 손실율 특성들(합성 투자율)을 도시하며, 샘플1은 도 8a에 도시된 스퍼터링 방법 이용 형태의 샘플 형성기에 의하여 생성된다.
도 10은 주파수에 대한 샘플2의 자기 손실율 특성들(합성 투자율)을 도시하며, 샘플2는 도 8a에 도시된 스퍼터링 방법 이용 형태의 샘플 형성기에 의하여 생성된다.
도 11은 주파수에 대한 샘플3(제 1비교 샘플)의 자기 손실율 특성들(합성 투자율)을 도시하며, 샘플3은 도 8a에 도시된 스퍼터링 방법 이용 형태의 샘플 형성기에 의하여 생성된다.
도 12는 도 8a에 도시된 스퍼터링 방법 이용 형태의 샘플 형성기 및 도 8b에 도시된 진공 증발 방법 이용 형태의 샘플 형성기에 의하여 생성된 각각의 샘플의 고주파 전류 억제 효과를 측정하는 고주파 전류 억제 효과 측정 장치의 기본 구조에 대한 사시도이다.
도 13a는 도 12에 도시된 고주파 전류 억제 효과 측정 장치에 의하여 측정된 샘플 자기 물질의 고주파 전류 억제 효과 측정 결과인 주파수에 대한 샘플1의 전송 특성들을 도시한다.
도 13b는 통상적인 비교 샘플, 즉 합성 자기 물질 시트의 고주파 전류 억제 효과 측정 결과인 주파수에 대한 전송 특징을 도시한다.
도 14는 도 13a 도시된 샘플1 및 도 13b에 도시된 비교 샘플을 포함하는 자기 물질의 전송 특징을 등가 회로로서 도시하는 개략도이다.
도 15a는 도 13에 도시된 전송 특성들에서 도 14에 도시된 등가 회로의 인덕턴스에 직렬로 부가된 저항률에 따라 계산된 주파수에 대한 샘플1의 저항률 특성들을 도시한다.
도 15b는 비교 샘플, 즉 종래 기술의 합성 자기 물질 시트의 저항률 특성들을 도시한다.
*도면의 주요부분에 대한 부호 설명*
17: 반도체 집적 회로 소자 19: 단자
21: 고주파 전류 억제기 23: 인쇄회로보드
25: 도전성 패턴 27: 땜납
본 발명의 특징에 따르면, 신호를 처리하기 위하여 제공된 소정 수의 단자를 포함하는 고주파 전류 억제형 전자 부품이 제공된다. 이 전자 부품에서, 소정 수의 단자 전부 또는 일부에는 몇십 MHz에서 몇 GHz의 대역폭에서 단자들 자체를 통과하는 고주파 전류를 감쇠시키는 고주파 전류 억제기가 제공된다.
고주파 전류 억제형 전자 부품에서, 고주파 전류 억제기는 적어도 하나의 전자 부품을 장착하는 회로 기판 상에 배치될 장착 부분 및 회로 기판 상에 배치된 도전성 패턴에 대한 접속 부분을 포함하는 에지가 아닌 위치에 소정 단자들의 표면 전부 또는 일부분 상에 배치되는 것이 바람직하며, 고주파 전류 억제기는 또한 적어도 하나의 전자 부품을 장착하는 회로 기판 상에 배치될 상기 장착 부분 근처에서 몇십 MHz 이하의 이용 주파수 대역에서 전도성을 가지는 것이 바람직하다.
본 발명의 실시예에 따른 고주파 전류 억제형 전자 부품중 하나에서, 고주파 전류 억제기는 고주파 전류 억제형 전자 부품이며, 고주파 전류 억제기는 스퍼터링 방법에 의하여 소정 수의 단자의 표면 전체 또는 일부분상의 필름으로 형성되거나 또는 고주파 전류 억제기는 기상 증착 방법에 의하여 소정 수의 단자의 표면 전체 또는 일부분상의 필름으로 형성되는 것이 바람직하다.
본 발명의 실시예에 따른 고주파 전류 억제형 전자 부품중 하나에서, 고주파 전류 억제기는 소정 수의 단자의 단자를 제조하는 제조 공정에서 미리 이용되는 금속 모체 물질 기판의 일부 또는 전부 상에 형성된 필름을 포함하는 것이 바람직하며, 그리고 고주파 전류 억제기는 소정 수의 단자의 제조 공정에 이용되는 금속 모체 물질 기판을 절단함으로써 소정 수의 단자로서 형성된 것의 표면의 일부 또는 전체에 형성된 필름을 포함한다.
한편, 본 발명의 특징에서, 고주파 전류 억제형 전자 부품은 신호를 처리하기 위하여 제공된 소정 수의 단자를 포함한다. 전자 부품에서, 소정 수의 단자 모두 또는 일부는 몇십 MHz 이하의 이용 주파수 대역에서 전도성을 가지며, 몇십 MHz에서 몇 GHz의 대역폭에서 단자들 자체를 통과하는 고주파 전류를 감쇠시키는 고주파 전류 억제기를 포함한다.
고주파 전류 억제형 전자 부품에서, 고주파 전류 억제기는 스퍼터링 방법에 의하여 형성되고 그리고 고주파 전류 억제기는 기상 증착 방법에 의하여 형성되는 것이 바람직하다.
고주파 전류 억제형 전자 부품중 하나에서, 고주파 전류 억제기는 0.3 내지 20μm의 두께를 가지며 그리고 박막 필름 자기 물질이다.
한편, 본 발명의 특징에 따른 고주파 전류 억제형 전자 부품중 하나에서, 고주파 전류 억제기는 컴포넌트 M, Y 및 X의 화합물로 이루어진 M-X-Y 시스템에서 자기 손실 물질인 것이 바람직한데, 여기서 M은 적어도 하나의 Fe, Co 및 Ni를 나타내고, Y는 적어도 하나의 F, N 및 O를 나타내며, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타내며, 상기 자기 손실 물질은 협대역 자기 손실 물질로 이루어져서 허수 부분μ"의 최대값μ"max이 복합 투자율 특성들에 있어서 100MHz 내지 10GHz의 주파수 범위에 존재하고 상대 대역폭bwr이 200%이하가 되도록 하는데, 여기서 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어진다.
고주파 전류 억제형 전자 부품에서, 협대역 자기 손실 물질의 포화 자화성은 컴포넌트 M만을 포함하는 금속 자기 물질의 80 내지 60(%)의 범위에 있고, 협대역 자기 손실 물질은 또한 100 내지 700(μΩ·cm) 범위의 직류 저항률을 가지는 것이 바람직하다.
또한, 본 발명의 특징에 따른 고주파 전류 억제형 전자 부품중 하나에서, 고주파 전류 억제기는 컴포넌트 M, Y 및 X의 화합물로 이루어진 M-X-Y 시스템에서 자기 손실 물질인 것이 바람직한데, 여기서 M은 적어도 하나의 Fe, Co 및 Ni를 나타내고, Y는 적어도 하나의 F, N 및 O를 나타내며, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타내며, 상기 자기 손실 물질은 광대역 자기 손실 물질로 이루어져서 허수 부분μ"의 최대값μ"max이 복합 투자율 특성들에 있어서 100MHz 내지 10GHz의 주파수 범위에 존재하고 상대 대역폭bwr이 150%이상이 되도록 하는데, 여기서 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어진다.
고주파 전류 억제형 전자 부품에서, 광대역 자기 손실 물질의 포화 자화성은 컴포넌트 M만을 포함하는 금속 자기 물질의 60 내지 35(%)의 에 있고, 광대역 자기 손실 물질은 또한 500(μΩ·cm) 이상의 직류 전기 저항률을 가지는 것이 바람직하다.
또한, 본 발명의 특징에 따른 고주파 전류 억제형 전자 부품중 하나에서, 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 적어도 하나의 C, B, Si, Al, Mg, Ti, Zn, Hf, Sr, Nb, Ta 및 회토류 원소인 컴포넌트X를 가지거나, 또는 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 컴포넌트X 및 컴포넌트Y의 화합물 매트릭스에 분포된 과립 형태로 존재하는 컴포넌트M을 가진다. 후자의 고주파 전류 억제형 전자 부품에서, 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 과립 입자의 평균 직경이 1 내지 40(nm) 범위이다.
본 발명의 특징에 따른 고주파 전류 억제형 전자 부품중 하나에서, 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 47400A/m 또는 그 이하의 이방성 자기장을 가지는 것이 바람직하다.
또한, 본 발명의 특징에 따른 고주파 전류 억제형 전자 부품중 하나에서, M-X-Y 시스템은 Fe-Al-O 시스템, 또는 M-X-Y 시스템은 Fe-Si-O 시스템이 바람직하다.
또한, 본 발명의 특징에 따른 고주파 전류 억제형 전자 부품중 하나에서, 전자 부품은 고주파 대역에서 이용될 때 고속으로 동작하는 반도체 능동 소자이며, 반도체 집적 회로 소자, 대규모 반도체 집적 회로 소자 및 로직 회로 소자중 하나인 것이 바람직하다.
본 발명의 다른 특징에 따르면, 전자 부품들과 소정 위치들을 연결하는 도체를 포함하는 전자 부품용 고주파 전류 억제형 접합 와이어를 제공한다. 접합 와이어에서, 몇십 MHz에서 몇 GHz의 대역폭에서 상기 도체 자신을 통과하는 고주파 전류를 감쇠시키는 고주파 전류 억제기는 도체 표면의 적어도 일부 상에 형성된다.
전자 부품용 고주파 전류 억제형 접합 와이어에서, 고주파 전류 억제기는 도체의 양쪽 단부에서의 접속 부분이 적어도 노출되도록 배치되는 것이 바람직하다. 또한, 이러한 전자 부품용 고주파 전류 억제형 접합 와이어에서, 고주파 전류 억제기는 격자 형태로 배치되고 그리고 도체의 양쪽 단부에서의 접속 부분이 노출되도록 하거나 또는 고주파 전류 억제기는 나선형으로 배치되고 그리고 적어도 도체의 양쪽 단부에서의 접속 부분이 노출되도록 하는 것이 바람직하다.
본 발명의 특징에 따른 전자 부품용 고주파 전류 억제형 접합 와이어에서, 고주파 전류 억제기는 스퍼터링 방법에 의하여 도체 표면상에 형성되거나 또는 고주파 전류 억제기는 기상 증착 방법에 의하여 도체 표면상에 형성되는 것이 바람직하다.
본 발명의 특징에 따른 전자 부품용 고주파 전류 억제형 접합 와이어중 하나에서, 고주파 전류 억제기는 상기 도체를 만드는 제조 공정에서 미리 도체의 표면상에 형성되는 것이 바람직하다.
본 발명의 특징에 따른 전자 부품용 고주파 전류 억제형 접합 와이어중 하나에서, 전자 부품은 부착될 베어칩이며, 이는 신호를 처리하기 위하여 메인 바디에제공된 소정 수의 내부 접속 단자를 포함하며, 신호를 전송하기 위하여 상기 메인 바디에 별도로 제공된 소정 수의 외부 접속 단자를 각각 접속하기 위하여 제공된다.
전자 부품용 고주파 전류 억제형 접합 와이어중 하나에서, 고주파 전류 억제기는 0.3 내지 20μm의 두께를 가지며 그리고 박막 필름 자기 물질이다.
한편, 본 발명의 특징에 따른 전자 부품용 고주파 전류 억제형 접합 와이어중 하나에서, 고주파 전류 억제기는 컴포넌트 M, Y 및 X의 화합물로 이루어진 M-X-Y 시스템에서 자기 손실 물질인 것이 바람직한데, 여기서 M은 적어도 하나의 Fe, Co 및 Ni를 나타내고, Y는 적어도 하나의 F, N 및 O를 나타내며, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타내며, 상기 자기 손실 물질은 협대역 자기 손실 물질로 이루어져서 허수 부분μ"의 최대값μ"max이 복합 투자율 특성들에 있어서 100MHz 내지 10GHz의 주파수 범위에 존재하고 상대 대역폭bwr이 200%이하가 되도록 하는데, 여기서 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어진다.
전자 부품용 고주파 전류 억제형 접합 와이어에서, 협대역 자기 손실 물질의 포화 자화성은 컴포넌트 M만을 포함하는 금속 자기 물질의 80 내지 60(%) 범위에 있고, 협대역 자기 손실 물질은 또한 100 내지 700(μΩ·cm) 범위의 직류 전기 저항률을 가지는 것이 바람직하다.
한편, 본 발명의 특징에 따른 전자 부품용 고주파 전류 억제형 접합 와이어중 하나에서, 고주파 전류 억제기는 컴포넌트 M, Y 및 X의 화합물로 이루어진 M-X-Y 시스템에서 자기 손실 물질인 것이 바람직한데, 여기서 M은 적어도 하나의 Fe, Co 및 Ni를 나타내고, Y는 적어도 하나의 F, N 및 O를 나타내며, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타내며, 상기 자기 손실 물질은 협대역 자기 손실 물질로 이루어져서 허수 부분μ"의 최대값μ"max이 복합 투자율 특성들에 있어서 100MHz 내지 10GHz의 주파수 범위에 존재하고 상대 대역폭bwr이 150%이상이 되도록 하는데, 여기서 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어진다.
전자 부품용 고주파 전류 억제형 접합 와이어에서, 광대역 자기 손실 물질의 포화 자화성은 컴포넌트 M만을 포함하는 금속 자기 물질의 60 내지 35(%)의 범위에 있고, 광대역 자기 손실 물질은 500(μΩ·cm) 이상의 직류 전기 저항률을 가지는 것이 바람직하다.
또한, 본 발명의 특징에 따른 전자 부품용 고주파 전류 억제형 접합 와이어중 하나에서, 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 적어도 하나의 C, B, Si, Al, Mg, Ti, Zn, Hf, Sr, Nb, Ta 및 회토류 원소인 컴포넌트X를 가지거나, 또는 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 컴포넌트X 및 컴포넌트Y의 화합물 매트릭스에 분포된 과립 형태로 존재하는 컴포넌트M을 가진다. 후자의 고주파 전류 억제형 전자 부품에서, 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 과립 형태로 존재하는 입자의 평균 입자 직경이 1 내지 40(nm) 범위이다.
본 발명의 특징에 따른 고주파 전류 억제형 전자 부품중 하나에서, 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 47400A/m 또는 그 이하의 이방성 자기장을 가지는 것이 바람직하다.
또한, 본 발명의 특징에 따른 고주파 전류 억제형 전자 부품중 하나에서, M-X-Y 시스템은 Fe-Al-O 시스템, 또는 M-X-Y 시스템은 Fe-Si-O 시스템이 바람직하다.
또한, 본 발명의 특징에 따른 고주파 전류 억제형 전자 부품중 하나에서, 전자 부품은 고주파 대역에서 이용될 때 고속으로 동작하는 반도체 능동 소자이며, 반도체 집적 회로 소자, 대규모 반도체 집적 회로 소자 및 로직 회로 소자중 하나인 것이 바람직하다.
본 발명이 고주파 전류 억제형 전자 부품은 도면을 참조로 실시예에 상세히 설명된다.
도 1a 및 1b에서, 본 발명의 제 1실시예의 반도체 집적 회로 소자(17)는 고속에서 동작하도록 고주파 대역에서 이용된다. 신호를 처리하기 위하여 제공된 소정 수의 단자(19)에는 각각 몇십 MHz에서 몇 GHz의 대역폭에서 단자들 자신을 통과하는 고주파 전류를 감쇠시키는 고주파 전류 억제기(21)가 제공된다. 이러한 고주파 전류 억제기(21)는 03 내지 20μm 두께를 가진 박막 필름 자기 물질이며 각각의 단자(19)의 전체 표면상에 배치되는데, 상기 단자의 전체 표면은 반도체 집적 회로소자(17)를 장착하기 위한 인쇄회로기판(23)상에 장착될 장착 부분 및 인쇄회로기판(23)상에 배치된 도전성 패턴에 대한 접속 부분을 포함하는 에지를 커버한다. 반도체 집적 회로 소자(17)를 인쇄회로기판(23)에 장착할 때 땜납(27)에 의하여 단자(19)의 상부 단부가 인쇄회로기판(23)의 장착 표면에 대향하는 표면상에 배치된 도전성 패턴(17)과 연결될 때, 상기 장착 부분 근처는 몇십 MHz 이하인 사용 주파수 대역에서 전도성을 가진다.
상기와 같은 반도체 집적 회로 소자(17)는 고주파 전류 억제기(21)를 가진 각각의 단자(19)의 표면상에 제공되도록 배열되며, 상기 고주파 전류 억제기(21)몇십 MHz이하의 이용 주파수 대역에서 도전성을 가지며 몇십 MHz에서 몇 GHz의 대역폭에서 각각의 단자(19)를 통과하는 고주파 전류를 감쇠시킨다. 따라서, 몇십 MHz에서 몇 GHz의 대역폭의 고주파에서 반도체 집적 회로 소자(17)를 이용하는 경우에도, 고주파 전류 억제기(21)는 각각의 단자(19)를 통과하는 고주파 전류를 충분히 감소시켜, 전자기 간섭이 발생되지 않도록 하여 전자기 간섭의 악영향을 제거할 수 있다.
소정 수의 단자(19)상에 제공된 고주파 전류 억제기(21)의 형태 및 반도체 집적 회로 소자(17)에서 소정 수의 단자(19) 자신의 형태는 변경될 수 있어 예를 들어 도 2a 및 2b에 도시된 다른 실시예에서 반도체 집적 회로 소자(17, 17')와 같은 여러 구성을 얻을 수 있다.
즉, 도 2a에서, 반도체 집적 회로 소자(17)의 기본 구조는 제 1 실시예와 동일하지만, 제 1실시예와 비교할 때 소정 수의 단자(19')의 각각의 표면에 제공되는 고주파 전류 억제기(21')는 인쇄회로기판(23)상에 배치될 장착 부분 및 인쇄회로기판(23)상에 배치된 도전성 패턴(25)과의 접속 부분을 포함하는 에지를 제외한 부분에 배치되는 것이 다르며, 또한 상기 배치 때문에 노출되는 단자 노출 부분(19a)은 땜납(27)에 의하여 인쇄회로기판(23)의 장착 부분에 대향하는 표면상에 배치되는 도전성 패턴(25)과 접속되도록 배치된다는 것이 다르다.
도 2b에서, 반도체 집적 회로 소자(17')은 소정 수의 단자(19")는 인쇄회로기판(23)의 장착 표면측 상에 배치된 도전성 패턴(25)과 접속된다는 것이 제 1실시예 및 도 2a와 상이하다. 다른 구조에 대하여, 소정 수의 단자(19")의 각각의 표면상에 제공된 고주파 전류 억제기(21")는 도 2a에 도시된 소정 수의 단자(19')의 경우와 동일하게 인쇄회로기판(23)상에 배치될 장착 부분 및 인쇄회로기판(23)상에 배치된 도전성 패턴(25)과의 연결 부분을 포함하는 에지 이외의 장소에 배치되며, 상기 배치에 의하여 노출되는 단자 노출 부분(19a)은 땜납(27)에 의하여 인쇄회로기판(23)의 장착 부분에 대향하는 표면상에 배치되는 도전성 패턴(25)과 접속되도록 배치된다.
상기와 같은 반도체 집적 회로 소자(17, 17")은 또한 고주파 전류 억제기(21', 21")를 가진 각각의 단자(19', 19")의 표면상에 제공되도록 배열되며, 상기 고주파 전류 억제기(21', 21")몇십 MHz이하의 이용 주파수 대역에서 도전성을 가지며 몇십 MHz에서 몇 GHz의 대역폭에서 각각의 단자(19', 19")를 통과하는 고주파 전류를 감쇠시킨다. 따라서, 몇십 MHz에서 몇 GHz의 대역폭의 고주파에서 반도체 집적 회로 소자(17, 17')를 이용하는 경우에도, 고주파 전류 억제기(21', 21")는 각각의 단자(19', 19")를 통과하는 고주파 전류를 충분히 감소시켜, 전자기 간섭이 발생되지 않도록 하여 전자기 간섭의 악영향을 제거할 수 있다.
어떠한 경우에도, 고주파 전류 억제기(21, 21', 21")는 두께가 0.3 내지 20μm이며, 스퍼터링 방법 또는 기상 증착 방법에 의하여 몇십 MHz이하의 이용 주파수에서 그 전체가 전도성을 가지는 박막 필름 자기 물질로서 단자(19, 19', 19")상의 하나의 몸체로 형성된다.
소정 수의 단자(19, 19', 19")의 표면 상에 고주파 전류 억제기(21, 21', 21")를 형성하기 위하여, 고주파 전류 억제기(21, 21', 21")는 금속 모체 물질 기판을 절단하기 전에 소정 수의 단자(19, 19', 19")의 제조 공정에서 이용되는 금속 모체 물질 기판 상에 미리 형성되거나, 그렇지 않으면, 고주파 전류 억제기(21, 21', 21")는 금속 모체 물질 기판을 절단한 후에 소정 수의 단자(19, 19', 19")로서 형성된 것의 표면상의 필름으로 형성될 수 있다. 도 2a에 도시된 고주파 전류 억제기(21') 및 도 2b에 도시된 고주파 전류 억제기(21")는 인쇄회로기판(23)상의 반도체 집적 회로 소자(17, 17')를 장착한 후에 반도체 집적 회로 소자(17, 17')의 메인 바디 및 단자(19', 19")사이의 장착 부분 및 연결 부분을 마스크로서 이용함으로써 스퍼터링 방법 또는 기상 증착 방법을 이용하여 형성될 수 있다. 어떠한 경우에든, 고주파 전류 억제기(21, 21', 21")는 단자(19, 19', 19")의 전체 표면뿐만 아니라 단자(19, 19', 19")의 표면 일부 상에 형성될 수 있으며, 화학 기상 증착(CVD) 방법, 이온 빔 증착 방법, 가스 증착 방법 및 전사 방법 기타 상기 스퍼터링 방법 및 기상 증착 방법을 이용하는 것이 가능하다.
고주파 전류 억제기(21, 21', 21")로서 이용가능한 물질중 하나는 컴포넌트 M, Y 및 X의 화합물로 이루어진 M-X-Y 시스템에서 자기 손실 물질인 것이 바람직한데, 여기서 M은 적어도 하나의 Fe, Co 및 Ni를 나타내고, Y는 적어도 하나의 F, N 및 O를 나타내며, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타내며, 상기 자기 손실 물질은 협대역 자기 손실 물질로 이루어져서 허수 부분μ"(또한 자기 손실율이라고 함)의 최대값μ"max이 복합 투자율 특성들에 있어서 100MHz 내지 10GHz의 주파수 범위에 존재하고 상대 대역폭bwr이 200%이하가 되도록 하는데, 여기서 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어진다. 그러나, 이 경우 협대역 자기 손실 물질은 컴포넌트 M만을 포함하는 금속 자기 물질의 80 내지 60(%)의 포화 자화성 범위를 가지며, 협대역 자기 손실 물질은 또한 100 내지 700(μΩ·cm) 범위의 직류 전기 저항률을 가지는 것이 바람직하다.
고주파 전류 억제기(21, 21', 21")로서 이용가능한 다른 물질은 컴포넌트 M, Y 및 X의 화합물로 이루어진 M-X-Y 시스템에서 자기 손실 물질인 것이 바람직한데, 여기서 M은 적어도 하나의 Fe, Co 및 Ni를 나타내고, Y는 적어도 하나의 F, N 및 O를 나타내며, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타내며, 상기 자기 손실 물질은 광대역 자기 손실 물질로 이루어져서 허수 부분μ"의 최대값μ"max이 복합 투자율 특성들에 있어서 100MHz 내지 10GHz의 주파수 범위에 존재하고 상대 대역폭bwr이 150%이상이 되도록 하는데, 여기서 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어진다. 이 경우 광대역 자기 손실 물질은 컴포넌트 M만을 포함하는 금속 자기 물질의 60 내지 35(%)의 포화 자화 범위에 있고, 광대역 자기 손실 물질은 또한 직류 전기 저항률이 500(μΩ·cm) 이상인 것이 바람직하다.
또한, 고주파 전류 억제기(21, 21', 21")로서 이용되는 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 적어도 하나의 C, B, Si, Al, Mg, Ti, Zn, Hf, Sr, Nb, Ta 및 회토류 원소인 컴포넌트X를 가지거나, 또는 컴포넌트X 및 컴포넌트Y의 화합물 매트릭스에 분포된 과립 형태로 존재하는 컴포넌트M을 가지며, 과립 형태로 존재하는 입자의 평균 입자 직경은 1 내지 40(nm) 범위이며, 이방성 자기장은 47400A/m 또는 그 이하이다. 협대역 자기 손실 물질 또는 광대역 자기 손실 물질의 M-X-Y 시스템을 명확하게 한정하는 경우에, 이는 Fe-Al-O 시스템, 또는 Fe-Si-O 시스템으로 한정하는 것이 바람직하다.
도 3a 및 3b에 따르면, 본 발명에 따른 제 3실시예의 반도체 집적 회로 소자(17")의 구조는 다음과 같은 점에서 상기 제 1 및 2실시예와 다르다. 즉 소정 수의 단자들 자신은 광폭 시트 형태의 고주파 전류 억제기(29)로 만들어지고, 이는 고주파 전류 억제기로 이루어져서 리드 프레임을 형성하도록 한다.
여기서 광폭 시트 형태의 고주파 전류 억제기(7)는 또한 상기 고주파 전류 억제기(21, 21', 21")와 유사한 조성을 가진 협대역 자기 손실 물질 또는 광대역자기 손실 물질로 이루어진 박막 필름 자기 물질이며, 협대역 자기 손실 물질 또는 광대역 자기 손실 물질의 M-X-Y 시스템은 Fe-Al-O 시스템, 또는 Fe-Si-O 시스템이다.
따라서, 제 1 및 2실시예에서처럼, 몇십 MHz에서 몇 GHz의 대역폭의 고주파 이러한 반도체 집적 회로 소자(17")를 이용하는 경우, 광폭 시트 형태의 고주파 전류 억제기(29)는 억제기 자신을 통과하는 고주파 전류를 충분히 감쇠시켜, 전자기 간섭이 발생하지 못하도록 하고 전자기 간섭의 악영향을 제거한다. 반도체 집적 회로 소자(17") 의 배열을 변경하는 것이 가능하여, 광폭 시트 형태의 고주파 전류 억제기(29)의 상부 단부가 땜납(27)에 의하여 인쇄회로기판(23)의 장착 표면 상에 배치된 도전성 패턴(25)과 접속되도록 한다.
상기 각각의 실시예에서 반도체 집적 회로 소자(17, 17',17")는 전자 부품으로서 이용되는 것이 설명된다. 그러나, 대규모 반도체 집적 회로 소자(LSI), 마이크로프로세서(MPU), 중앙처리유니트(CPU), 이미지 처리 연산 로직 유니트(IPALU)로 대표되는 로직 회로 소자를 포함하는 반도체 능동 소자를 반도체 집적 회로 소자(17, 17',17") 대신 이용하는 것이 효과적이다. 상기와 달리, 인쇄회로기판(23)상에 장착된 리드 프레임으로서 이용될 단자를 가지는 전자 부품의 경우에, 고주파 전류의 억제 및 전자기 간섭 발생 방지 효과는 고주파 전류 억제기가 부품의 단자 상에 배치되거나 또는 고주파 전류 억제기가 단자 자신이 광폭 시트 형태의 고주파 전류 억제기(29)로 이루어지도록 배치될 때 달성될 수 있다.
여하튼, 복합 투자율 특성들에 있어서 큰 허수 부분μ"(이하, 자기 손실율이라고 함)을 가지는 자기 소실 물질이며, 원치 않는 방사선에 대한 효과적인 대응책을 가능하게 하는 작은 부피의 박막 필름 자기 물질은 제 1 내지 3실시예에서 설명된 형태의 반도체 집적 회로 소자(17, 17')의 각각의 단자(19, 19', 19")상에 제공된 고주파 전류 억제기(21, 21', 21")을 위하여 그리고 단자 자신을 대신 이용하고 다른 실시예에서 설명된 시트 형태의 고주파 전류 억제기(29)를 위하여 이용된다.
다음, 본 발명에 따른 전자 부품용 고주파 전류 억제형 접합 와이어는 도면을 참조로 상세히 설명된다.
도 4a 및 4b에 따르면, 본 발명에 따른 제 4실시예의 반도체 집적 회로 소자(31)는 고속에서 동작하기 위하여 고주파 대역에서 이용되고, 신호를 처리하기 위하여 메인 바디에 제공된 소정 수(여기서 6개)의 내부 접속 단자(33')을 포함하는 부착형 베어칩(31a)을 가진다. 반도체 집적 회로 소자(31)는 몰딩 물질로 몰딩되어 땜납(37)에 의하여 각각의 내부 접속 단자(33') 및 각각의 소정 수(여기서는 6개)의 외부 접속 단자(33)사이에 고주파 전류 억제형의 각각의 접합 와이어(35)의 양쪽 단부를 접속하고 고정시킨 후에 베어칩(31a), 접합 와이어(35) 및 각각의 단자(33)의 일부가 몰딩 몸체에 의하여 커버되도록 한다. 반도체 집적 회로 소자(31)에서, 각각의 외부 접속 단자(33)의 상부 단부는 인쇄회로기판(39)상에 장착할 때 땜납(37)에 의하여 인쇄회로기판(39)상에 배치된 도전성 패턴(41)에 연결된다.
여기서 접합 와이어(35)는 몇십 MHz에서 몇 GHz의 대역폭에서 도체(43) 자신을 통과하는 고주파 전류를 감쇠시키는 고주파 전류 억제기(45)를 도체(43)의 표면상에 배치함으로써 고주파 전류 억제형이 되도록 배열된다. 고주파 전류 억제기(45) 자체는 0.3 내지 20(μm)의 두께를 가지며, 전체 부분이 몇십 MHz 이하의 이용 주파수 대역에서 전도성을 가지는 박막 필름 자기 물질로 만들어지며, 그리고 스퍼터링 방법 또는 기상 증착 방법에 의하여 도체(43)상의 하나의 몸체로 형성된다. 도체(43)의 표면상의 고주파 전류 억제기(45)를 형성하기 위하여, 고주파 전류 억제기(45)는 저저항률 코어 와이어(8)의 표면 상에 형성되며, 상기 코어 와이어는 도체(43)의 양쪽 단부의 접속 부분을 제외하고 도체(43)를 제조하는 공정으로 제조된다. 즉, 접합 와이어(35)의 도체(43)의 양쪽 단부는 고주파 전류 억제기(45)를 형성한 후에 스폿 납땜과 같은 것에 의한 접속을 위하여 제공되는 접속 부분을 형성한다.
상기와 같은 반도체 집적 회로 소자(31)에서, 베어칩(31a)의 각각의 내부 접속 단자(33') 및 메인 바디에 별도로 배치된 각각의 외부 접속 단자(33)를 연결하는 접합 와이어(35) 자체는 몇십 MHz에서 몇 GHz의 대역폭에서 도체(43) 자신을 통과하는 고주파 전류를 감쇠시키는 고주파 전류 억제기(45)를 가진 도체(43)상에 제공된다. 따라서, 고주파 전류 억제기(45)는 몇십 MHz에서 몇 GHz의 대역폭의 고주파에서 반도체 집적 회로 소자(31)를 이용할 때 고주파 전류가 접합 와이어(35)에 전달되는 경우 각각의 외부 접속 단자(33)를 통과하는 고주파를 충분히 감쇠시켜, 고주파 전류가 베어칩(31a)의 각각의 내부 접속 단자(33')로 전달되는 것을 방지하도록 한다. 그 결과, 전자기 간섭은 방지될 수 있고 전자기 간섭의 악영향(예를 들어, 반도체 집적 회로 소자(31)의 오동작)은 제거될 수 있다.
전술한 구조에서, 고주파 전류 억제형 접합 와이어(35)에는 양쪽 단부의 접속 부분을 제외하고 도체(43)의 전체 표면 상에 고주파 전류 억제기(45)가 제공된다. 그러나, 도체(43)의 모든 국부 부분이 노출되도록 고주파 전류 억제기(45)를 배치하기 위하여 그의 배열을 변환함으로써 여러 가지 형태의 접합 와이어를 제공하는 것이 가능하다. 예를 들어, 도체(43)가 도체(43)의 종방향으로 소정 간격으로 원형으로 노출되도록 고주파 전류 억제기(45)가 배치될 때, 고주파 전류 억제기(45) 자체는 소정 간격으로 분리된 몇 개의 노드 형태일 수 있다.
또한 도 5에 도시된 다른 형태의 접합 와이어(35')와 같은 고주파 전류 억제기(45')의 격자 형태 또는 도 6에 도시된 것과 같은 다른 형태의 접합 와이어(35")와 같은 고주파 전류 억제기(45")의 나선형 형태로 접합 와이어를 형성하는 것이 가능하다. 어떤 경우, 접합 와이어(35', 35")와 같이 도체(43)를 노출시키기 위하여, 고주파 전류 억제기(45, 45', 45")는 마스크 부분을 에칭에 의하여 제거하기 전에 스퍼터링 방법 또는 기상 증착 방법에 의해 마스크로서 노출되는 부분의 형상을 이용함으로써 필름으로 형성될 수 있다. 따라서, 고주파 전류 감쇠 및 고주파 노이즈 발생 방지 효과는 전술한 각각의 실시예와 마찬가지로 달성될 수 있다. 고주파 전류 억제기(45, 45', 45")를 형성하기 위하여, 화학 기상 증착(CVD) 방법, 이온 빔 증착 방법, 가스 증착 방법 및 전사 방법이 상기 스퍼터링 방법 및 기상 증착 방법이외에 이용될 수 있다.
고주파 전류 억제기(45, 45', 45")로서 이용가능한 물질중 하나는 컴포넌트 M, Y 및 X의 화합물로 이루어진 M-X-Y 시스템에서 자기 손실 물질인 것이 바람직한데, 여기서 M은 적어도 하나의 Fe, Co 및 Ni를 나타내고, Y는 적어도 하나의 F, N 및 O를 나타내며, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타내며, 상기 자기 손실 물질은 협대역 자기 손실 물질로 이루어져서 허수 부분μ"(또한 자기 손실율이라고 함)의 최대값μ"max이 복합 투자율 특성들에 있어서 100MHz 내지 10GHz의 주파수 범위에 존재하고 상대 대역폭bwr이 200%이하가 되도록 하는데, 여기서 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어진다. 그러나, 이 경우 협대역 자기 손실 물질은 컴포넌트 M만을 포함하는 금속 자기 물질의 80 내지 60(%)의 포화 자화 범위에 있고, 협대역 자기 손실 물질은 또한 직류 전기 저항률이 100 내지 700(μΩ·cm) 범위에 있는 것이 바람직하다.
고주파 전류 억제기(45, 45', 45")로서 이용가능한 다른 물질은 컴포넌트 M(여기서 M은 적어도 하나의 Fe, Co 및 Ni를 나타냄), Y(여기서, Y는 적어도 하나의 F, N 및 O를 나타냄) 및 X(여기서, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타냄)의 화합물로 이루어진 M-X-Y 시스템에서 자기 손실 물질인 것이 바람직하며, 상기 자기 손실 물질은 광대역 자기 손실 물질로 이루어져서 허수 부분μ"의 최대값μ"max이 복합 투자율 특성들에 있어서 100MHz 내지 10GHz의 주파수 범위에 존재하고 상대 대역폭bwr이 150%이상이 되도록 하는데, 여기서 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어진다. 이 경우 광대역자기 손실 물질은 컴포넌트 M만을 포함하는 금속 자기 물질의 60 내지 35(%)의 포화 자화 범위에 있고, 광대역 자기 손실 물질은 또한 직류 전기 저항률이 500(μΩ·cm) 이상인 것이 바람직하다.
고주파 전류 억제기(45, 45', 45")로서 이용되는 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 적어도 하나의 C, B, Si, Al, Mg, Ti, Zn, Hf, Sr, Nb, Ta 및 회토류 원소인 컴포넌트X를 가지거나, 또는 컴포넌트X 및 컴포넌트Y의 화합물 매트릭스에 분포된 과립 형태로 존재하는 컴포넌트M을 가지며, 과립 형태로 존재하는 입자의 평균 입자 직경은 1 내지 40(nm) 범위이며, 이방성 자기장은 47400A/m 또는 그 이하이다. 협대역 자기 손실 물질 또는 광대역 자기 손실 물질의 M-X-Y 시스템을 명확하게 한정하는 경우에, 이는 Fe-Al-O 시스템, 또는 Fe-Si-O 시스템으로 한정하는 것이 바람직하다.
상기 각각의 실시예에서 반도체 회로 소자(IC)(31, 31')는 전자 부품으로서 이용되는 것이 설명된다. 그러나, 대규모 반도체 집적 회로 소자(LSI), 마이크로프로세서(MPU), 중앙처리유니트(CPU), 이미지 처리 연산 로직 유니트(IPALU)로 대표되는 로직 회로 소자를 포함하는 반도체 능동 소자를 반도체 집적 회로 소자(31',31") 대신 이용하는 것이 효과적이다. 상기와 달리, 인쇄회로기판(39)상에 장착된 리드 프레임으로서 이용될 단자를 가지는 전자 부품의 경우에 그리고 전자 부품이 고주파 전류 억제형 접합 와이어(35, 35', 35")의 접속에 이용되는 경우에, 고주파 전류의 억제 및 전자기 간섭 발생 방지 효과는 상기와 같은 전자 부품을 이용함으로써 달성될 수 있다.
여하튼, 상기 형태의 반도체 집적 회로 소자(31',31")에서, 복합 투자율 특성들에 있어서 큰 허수 부분μ"(이하, 자기 손실율이라고 함)을 가지는 자기 소실 물질이며, 원치 않는 방사선에 대한 효과적인 대응책을 가능하게 하는 작은 부피의 박막 필름 자기 물질은 반도체 집적 회로 소자(31)의 메인 바디 또는 인쇄회로기판(39)상의 도전성 패턴의 소정 위치와 각각의 소정 단자(33)를 연결하는 접합 와이어(35)상에 배치된 고주파 전류 억제기(45)를 위하여 그리고 접합 와이어(35', 35")상에 배치된 고주파 전류 억제기(45', 45")를 위하여 이용된다.
이제, 본 발명에 이용된 자기 손실 물질의 연구 및 개발에 대한 기술적 배경을 설명할 것이다.
본 발명자들은 본 발명의 출원 전에 고주파 대역에서 자기 손실이 큰 복합 자기 물질을 제안하였으며 원치 않는 방사선 소스에 인접하게 상기 복합 자기 물질을 배치함으로써 반도체 능동 소자인 전자 부품에 의하여 발생되는 원치 않는 방사선을 효과적으로 억제하는 방법을 발견했다.
최근 연구에서, 자기 물질의 자기 손실을 이용하여 원치 않는 방사선을 감쇠시키는 상기 동작은 원치 않는 방사선 소스인 전자 부품의 전기 회로에 등가 저항 성분을 제공함으로써 달성된다는 것이 알려졌다. 등가 저항 성분의 사이즈는 자기 물질의 자기 손실율μ"의 사이즈에 의존한다. 특히, 전기 회로에 등가적으로 삽입된 저항 성분의 사이즈는 자기 물질 면적이 고정될 때 자기 손실율μ" 및 자기 물질 두께에 비례한다. 따라서, 큰 자기 손실율μ"은 작거나 얇은 자기 물질에서 원치 않는 방사선의 적정한 감쇠를 달성하는데 요구된다. 예를 들어, 자기 손실율μ"는 반도체 집적 회로 소자의 몰드의 내부와 같은 미소 영역내의 자기 손실 물질에 의하여 원치 않는 방사선에 대한 방법을 얻기 위하여 상당히 큰 값이 될 필요가 있어서, 요구되는 자기 물질은 통상적인 자기 손실 물질과 비교해서 상당히 큰 자기 손실율μ"을 가져야 한다.
발명자들은 과립형 자기 물질의 우수한 투자율 특성들에 초점을 맞추었으며, 이는 스퍼터링 방법 또는 기상 증착 방법에 의하여 소프트 자기 물질 필름을 형성하기 위한 연구 과정에서 세라믹과 같은 비자기 물질에 균일하게 분포된 미소 자기 금속 입자에 의하여 형성된다. 자기 금속 입자 및 상기 입자를 포함하는 비자기 물질의 미소구조를 연구한 결과, 이들은 과립형 자기 물질의 자기 금속 입자의 집중이 특정 범위 내에서 존재할 때 고주파 범위에서 큰 자기 손실 특성들을 얻을 수 있다는 것을 발견했다.
도 7에서, M-X-Y 시스템인 과립형 자기 물질의 기본 구조가 간단하게 도시된다. M-X-Y 시스템(여기서, M은 적어도 하나의 Fe, Co 및 Ni를 나타내고, Y는 적어도 하나의 F, N 및 O를 나타내며, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타냄)의 조성을 가지는 과립형 자기 물질에 대하여 많은 연구가 있었으며, 과립형 자기 물질은 낮은 손실을 가진 큰 포화 자화성을 가진다는 것을 알았다. M-X-Y 시스템의 과립형 자기 물질에서, 포화 자화성의 사이즈는 컴포넌트M51의 체적 비에 의존한다. 따라서, 컴포넌트M51의 상기 비는 큰 포화 자화성을 얻기 위하여 크게 만들어져야 한다. 이를 위하여, M-X-Y 시스템의 과립형 자기 물질이 고주파 인덕터 엘리먼트 또는 변압기의 자기 코어로서 이용될 때와 같이 일반적으로 이용될때, M-X-Y 시스템의 과립형 자기 물질에서 컴포넌트M51의 비는 컴포넌트M51만을 포함하는 벌크형 금속 자기 물질의 80% 이상의 포화 자화성을 얻을 수 있는 범위 내로 제한된다.
M-X-Y 시스템의 과립형 자기 물질에서 컴포넌트M51의 비를 광범위하게 시험한 결과, 본 발명자들은 고주파 범위에서 자기 금속의 농도가 소정 범위에 있는 경우 큰 자기 손실을 나타낸다는 것을 발견했다.
일반적으로, 컴포넌트M51의 비가 컴포넌트M51만을 포함하는 벌크형 금속 자기 물질의 80% 이상의 포화 자화성을 나타내는 가장 높은 범위는 높은 포화 자화성 및 낮은 손실을 가진 M-X-Y 시스템의 과립형 자기 물질의 범위인데, 이는 가장 일반적으로 연구되는 범위이다. 이 범위에 존재하는 과립형 자기 물질은 상기 고주파 인덕터와 같은 고주파 마이크로 자기 소자에 이용되는데, 과립형 자기 물질은 투자율 특성들이 큰 값의 실수 부분μ' 및 큰 값의 포화 자화성을 가지기 때문이다. 그러나, 전기 저항률은 작은데, 전기 저항률에 영향을 주는 컴포넌트 X-Y12의 비가 작기 때문이다. 필름 두께가 상기 이유로 두껍게 될 때, 고주파에서 투자율μ는 고주파 범위에서 와전류의 발생에 따라 악화되어, 전술한 물질은 노이즈 대응책으로서 이용되는 비교적 두꺼운 자기 필름에 적합하지 않다.
한편, 컴포넌트M51의 비가 컴포넌트M51만을 포함하는 벌크형 금속 자기 물질의 80% 이하 및 60% 이상의 포화 자화성을 나타내는 범위에서, 전기 저항률은 일반적으로 100μΩ·cm 이상이 되도록 상대적으로 커서, 와전류 손실은 자기 물질 재료의 두께가 단지 몇μm일 때에도 작게 되고 자기 손실은 거의 고유 공진에 의하여발생된 손실이 되도록 한다. 따라서, 자기 손실율μ"의 주파수 분배 폭은 좁으며, 이는 협대역의 주파수 범위에서 노이즈 대응책(고주파 전류 억제)에 적합하다. 컴포넌트M51의 비가 컴포넌트M51만을 포함하는 벌크형 금속 자기 물질의 60% 이하 및 35% 이상의 포화 자화성을 나타내는 범위에서, 전기 저항률은 일반적으로 500μΩ·cm 이상이 되도록 커서, 와전류 손실은 상당히 작게되고, 컴포넌트M51사이의 작은 자기 상호작용은 스핀의 큰 열적 변동 및 이에 따른 고유 공진이 발생되는 주파수에서의 요동을 야기한다. 그 결과, 자기 손실율μ"은 넓은 범위에서 큰 값을 가진다. 따라서, 상기와 같은 적당한 조성 범위는 광대역에서 고주파 전류의 억제에 효율적이다. 컴포넌트M51의 비가 적당한 조성 범위 보다 적은 범위에서, 컴포넌트M51사이의 자기 상호작용은 거의 발생하지 않으며 따라서 상기 범위는 슈퍼 상자성이 된다.
고주파 전류를 억제하도록 전자 회로에 인접한 자기 손실 물질을 배치할 때 물질을 설계하는 기준은 자기 손실율μ"과 자기 손실 물질의 두께δ의 곱μ"·δ에 의해서 주어진다. 일반적으로, μ"·δ≥1000(μm)은 수백 MHz의 주파수에서 고주파 전류를 효율적으로 억제하는데 필요하다. 따라서, μ"=1000인 자기 손실 물질은 1μm 이상의 두께를 가진다. 따라서, 와전류 손실이 쉽게 발생하는 낮은 전기 저항률을 가진 물질은 이용하기에 적합하지 않다. 100μΩ·cm이상의 전기 저항률을 가지는 상기 적당한 조성 범위(컴포넌트M51의 비가 컴포넌트M51만을 포함하는 벌크형 금속 자기 물질의 80%이하의 포화 자화성을 나타내며 슈퍼 상자성이 발생하지 않는 범위 그리고 컴포넌트M51의 비가 컴포넌트M51만을 포함하는 벌크형 금속자기 물질의 35%이상의 포화 자화성을 나타내는 범위)가 적당하다.
스퍼터링 방법에 의하여 여러 조건하에서 몇 가지 샘플로서 전술한 각각의 고주파 전류 억제기(45, 45', 45")의 물질인 과립형 자기 손실 물질을 제조하는 공정은 이하에서 명확하게 설명된다. 그러나, 각각의 샘플을 형성할 때, 스퍼터링 방법을 적용하는 형태의 샘플 형성 장치가 도 8a에 도시된 바와 같이 이용된다.
도 8a에서, 이 스퍼터링 방법을 적용하는 형태의 샘플 형성 장치(55)는 가스 공급 장치(57) 및 진공 펌프(59)가 연결되고 컴포넌트M을 포함하는 타깃에 접하는 진공 콘테이너(챔버)(69)를 포함하는데, 기판(65)과 타깃(69)사이에 셔틀(63)이 배치된다. 타깃(69)에는 칩(67)이 제공되며, 칩은 소정 간격으로 구성요소 X-Y 또는 컴포넌트 X를 포함한다. 고주파 전력 소스(RF)(71)는 칩(67) 및 타깃(69)의 지지 부분 측면에 연결된다.
(샘플1)
여기서, Ar가스는 가스 공급 장치(57)로부터 진공 콘테이너(61)로 공급되며, 진공 펌프(59)는 진공 콘테이너(61)의 진공도를 약 1.33x10-4Pa가 유지도로고 한다. 상기와 같은 Ar가스 분위기에서, 칩(67)과 같이 높이 x5mm, 폭 x5mm 두께 x2mm의 치수를 가진 전체 120개의 Al2O3칩은 타깃(69)과 같은 100mm의 직경ψ을 가지는 Fe로 만들어진 둥근판 상에 배치되며, 고주파 전력은 고주파 전력 소스(71)로부터 공급된다. 이러한 조건하에서, 자기 박막 필름은 스퍼터링 방법에 의하여 기판(65)과 같은 가스 플레이트 상에 형성되며, 상기 형성된 자기 박막 필름은 자기장 하에서 진공에서 두시간 동안 300℃의 온도에서 가열되어 전술한 과립형 자기 박막 필름 샘플1을 얻도록 한다.
이 샘플1은 형광 X-선 스펙트로스코피에 의하여 분석되고 조성물 Fe72Al11O17의 필름으로서 확인된다. 샘플은 필름 두께 2.0μm, 직류 저항률 530μΩ·cm, 이등방성 필드Hk1422A/m, 포화 자화성 Ms1.68T(tesla) 및 상대 대역폭bwr 148%를 가진다(이하에서 동일한 것으로 간주함). 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어진다. 샘플1의 포화 자화성Ms(M-X-Y) 및 컴포넌트M만을 포함하는 금속 자기 물질의 포화 자화성 Ms(M)의 백분율 {Ms(M-X-Y)/Ms(M)}x100%(이하에서 동일하게 간주함)은 72.2%이다.
샘플1의 자기 손실 특성들을 시험하기 위하여, 소정 주파수에 대한 투자율μ의 특성들은 스트립으로 처리된 검출 코일로 샘플1을 삽입하고, 가해진 바이어스 자기장으로 임피던스를 측정함으로써 검사된다. 다음에, 주파수f에 대한 자기 손실율μ"의 특성들(복합 투자율 특성들)은 상기 결과를 기초로 얻어졌다.
도 9에서, 샘플1의 주파수f(MHz)에 대한 자기 손실율μ"(복합 투자율 특성들)의 특성들은 상대적으로 빠른 분포를 가지고 상당히 높은 피크를 가지며, 공진 주파수는 약 700MHz로 높다.
(샘플2)
여기서, 과립형 자기 박막 필름인 샘플2는 상기 샘플1의 제조와 동일한 조건 및 방법으로 제조되는데, 다만 Al2O3칩의 수가 150개로 변경된 것이 다르다.
이 샘플2는 형광 X-선 스펙트로스코피에 의하여 분석되고 조성물 Fe44Al44O34의 필름으로서 확인된다. 샘플은 필름 두께 1.2μm, 직류 저항률 2400μΩ·cm, 이등방성 필드Hk9480A/m, 포화 자화성Ms0.96T, 상대 대역폭bwr181% 및 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 44.5%이다.
도 10에서, 샘플2의 주파수f(MHz)에 대한 자기 손실율μ"(복합 투자율 특성들)은 열적 교반 때문에 광대역까지 확장되는 점진적인 분포를 가지며, 그리고 샘플1과 유사한 높은 피크를 가진다. 그러나, 직류 저항률값은 샘플1과 비교하여 상당히 크며 피크에서의 공진 주파수는 약 1GHz이다. 이는 우수한 고주파 특성들을 나타낸다.
(샘플3)
여기서, 제 1비교 샘플로서 과립형 자기 박막 필름인 샘플3은 상기 샘플1의 제조와 동일한 조건 및 방법으로 제조되는데, 다만 Al2O3칩의 수가 90개로 변경된 것이 다르다.
이 샘플3은 형광 X-선 스펙트로스코피에 의하여 분석되고 조성물 Fe86Al6O8의 필름으로서 확인된다. 샘플은 필름 두께 1.2μm, 직류 저항률 74μΩ·cm, 이등방성 필드Hk1738A/m, 포화 자화성Ms1.88T 및 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 85.7%이다.
도 11에서, 샘플3(제 1비교 샘플)의 주파수f(MHz)에 대한 자기 손실율μ"(복합 투자율 특성들)은 큰 포화 자화성과 관련하여 큰 피크값을 가지며, 와전류 손실은 주파수가 증가할 때 낮은 저항률 때문에 발생하며, 따라서 저주파수 범위에서의 투자율(자기 손실 특성들)은 나빠지는 것으로 나타나서 고주파에서의 특성들은 샘플1 및 2와 비교해서 나쁘다.
(샘플4)
여기서, 제 2비교 샘플로서 과립형 자기 박막 필름인 샘플3은 상기 샘플1의 제조와 동일한 조건 및 방법으로 제조되는데, 다만 Al2O3칩의 수가 200개로 변경된 것이 다르다.
이 샘플4는 형광 X-선 스펙트로스코피에 의하여 분석되고 조성물 Fe19Al34O47의 필름으로서 확인된다. 샘플은 필름 두께 1.3μm 및 직류 저항률 10500μΩ·cm이다. 이 샘플의 자기 특성들은 슈퍼 상자성을 가진다.
샘플4(제 2비교 샘플)의 주파수f(MHz)에 대한 자기 손실율μ"(복합 투자율 특성들)을 얻으려고 했지만, 샘플4는 높은 비율의 산화물층 때문에 상당히 높은 저항률을 가지며, 자기 입자 사이의 자기 상호작용은 작은 자기층 때문에 상당히 작다. 그 결과, 슈퍼 상자성이 나타나며 자기 손실율 특성들은 나타나지 않을 수 있다.
이러한 결과에 따르면, 샘플1 및 2에서 과립형 자기 박막 필름의 자기 물질은 고주파 범위에서만 협대역에서 상당히 높은 자기 손실 특성들을 가지며 그리고 고주파 전류 억제기로서 상당히 효과적이다. 의 의 은 큰 포화 자화성과 관련하여 큰 피크값을 가지며, 와전류 손실은 주파수가 증가할 때 낮은 저항률 때문에 발생하며, 따라서 저주파수 범위에서의 투자율(자기 손실 특성들)은 나빠지는 것으로 나타나서 고주파에서의 특성들은 샘플1 및 2와 비교해서 나쁘다.
(샘플5)
여기서, Ar+N2가스는 가스 공급 장치(57)로부터 진공 콘테이너(61)로 공급되며, 진공 펌프(59)는 진공 콘테이너(61)의 진공도를 약 1.33x10-4Pa가 유지도로고 한다. 상기와 같은 Ar+N2가스 분위기에서, 칩(67)과 같이 높이 x5mm, 폭 x5mm 두께 x2mm의 치수를 가진 전체 120개의 Al 칩은 타깃(69)과 같은 100mm의 직경ψ을 가지는 Fe로 만들어진 둥근판 상에 배치되며, 고주파 전력은 고주파 전력 소스(71)로부터 공급된다. 이러한 조건하에서, 자기 박막 필름은 스퍼터링 방법에 의하여 기판(65)과 같은 가스 플레이트 상에 형성되며, 상기 형성된 자기 박막 필름은 자기장 하에서 진공에서 두시간 동안 300℃의 온도에서 가열되어 전술한 과립형 자기 박막 필름 샘플5를 얻도록 하는데, 상기 과립형 자기 박막 필름은 조성에 있어서 앞서 서 언급한 과립형 자기 박막 필름과 다르다.
이 샘플5는 치수와 자기 특성들이 검사된다. 샘플의 필름 두께는 1.5μm 이고 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 51.9%이다. 자기 손실율μ"의 최대값μ"max은520이고, 최대값μ"max=520에서의 주파수f(μ"max)는 830MHz이며, 상대 대역폭bwr은175%이다.
(샘플6)
여기서, Ar가스는 가스 공급 장치(57)로부터 진공 콘테이너(61)로 공급되며, 진공 펌프(59)는 진공 콘테이너(61)의 진공도를 약 1.33x10-4Pa가 유지도로고 한다. 상기와 같은 Ar가스 분위기에서, 칩(67)과 같이 높이 x5mm, 폭 x5mm 두께 x2mm의 치수를 가진 전체 120개의 Al2O3칩은 타깃(69)과 같은 100mm의 직경ψ을 가지는 Fe로 만들어진 둥근판 상에 배치되며, 고주파 전력은 고주파 전력 소스(71)로부터 공급된다. 이러한 조건하에서, 자기 박막 필름은 스퍼터링 방법에 의하여 기판(65)과 같은 가스 플레이트 상에 형성되며, 상기 형성된 자기 박막 필름은 자기장 하에서 진공에서 두시간 동안 300℃의 온도에서 가열되어 전술한 과립형 자기 박막 필름 샘플6을 얻도록 한다.
이 샘플6은 치수와 자기 특성들이 검사된다. 샘플의 필름 두께는 1.1μm 이고 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 64.7%이다. 자기 손실율μ"의 최대값μ"max은 850이고, 최대값μ"max=850에서의 주파수f(μ"max)는 800MHz이며, 상대 대역폭bwr은157%이다.
(샘플7)
여기서, 10%의 N2분할 전압을 가진 Ar+N2가스는 가스 공급 장치(57)로부터진공 콘테이너(61)로 공급되며, 진공 펌프(59)는 진공 콘테이너(61)의 진공도를 약 1.33x10-4Pa가 유지도로고 한다. 상기와 같은 Ar+N2가스 분위기에서, 칩(67)과 같이 높이 x5mm, 폭 x5mm 두께 x2mm의 치수를 가진 전체 170개의 Al 칩은 타깃(69)과 같은 100mm의 직경ψ을 가지는 Co로 만들어진 둥근판 상에 배치되며, 고주파 전력은 고주파 전력 소스(71)로부터 공급된다. 이러한 조건하에서, 자기 박막 필름은 스퍼터링 방법에 의하여 기판(65)과 같은 가스 플레이트 상에 형성되며, 상기 형성된 자기 박막 필름은 자기장 하에서 진공에서 두시간 동안 300℃의 온도에서 가열되어 전술한 과립형 자기 박막 필름 샘플7을 얻도록 한다.
이 샘플7은 치수와 자기 특성들이 검사된다. 샘플의 필름 두께는 1.2μm 이고 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 37.2%이다. 자기 손실율μ"의 최대값μ"max은 350이고, 최대값μ"max=350에서의 주파수f(μ"max)는 1GHz이며, 상대 대역폭bwr은191%이다.
(샘플8)
여기서, Ar가스는 가스 공급 장치(57)로부터 진공 콘테이너(61)로 공급되며, 진공 펌프(59)는 진공 콘테이너(61)의 진공도를 약 1.33x10-4Pa가 유지도로고 한다. 상기와 같은 Ar가스 분위기에서, 칩(67)과 같이 높이 x5mm, 폭 x5mm 두께 x2mm의 치수를 가진 전체 140개의 Al2O3칩은 타깃(69)과 같은 100mm의 직경ψ을 가지는 Ni로 만들어진 둥근판 상에 배치되며, 고주파 전력은 고주파 전력 소스(71)로부터 공급된다. 이러한 조건하에서, 자기 박막 필름은 스퍼터링 방법에 의하여 기판(65)과 같은 가스 플레이트 상에 형성되며, 상기 형성된 자기 박막 필름은 자기장 하에서 진공에서 두시간 동안 300℃의 온도에서 가열되어 전술한 과립형 자기 박막 필름 샘플8을 얻도록 한다.
이 샘플8은 치수와 자기 특성들이 검사된다. 샘플의 필름 두께는 1.7μm 이고 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 58.2%이다. 자기 손실율μ"의 최대값μ"max은 280이고, 최대값μ"max=280에서의 주파수f(μ"max)는 240MHz이며, 상대 대역폭bwr은169%이다.
(샘플9)
여기서, 10%의 N2분할 전압을 가진 Ar+N2가스는 가스 공급 장치(57)로부터 진공 콘테이너(61)로 공급되며, 진공 펌프(59)는 진공 콘테이너(61)의 진공도를 약 1.33x10-4Pa가 유지도로고 한다. 상기와 같은 Ar+N2가스 분위기에서, 칩(67)과 같이 높이 x5mm, 폭 x5mm 두께 x2mm의 치수를 가진 전체 100개의 Al 칩은 타깃(69)과 같은 100mm의 직경ψ을 가지는 Ni로 만들어진 둥근판 상에 배치되며, 고주파 전력은 고주파 전력 소스(71)로부터 공급된다. 이러한 조건하에서, 자기 박막 필름은 스퍼터링 방법에 의하여 기판(65)과 같은 가스 플레이트 상에 형성되며, 상기 형성된 자기 박막 필름은 자기장 하에서 진공에서 두시간 동안 300℃의 온도에서 가열되어 전술한 과립형 자기 박막 필름 샘플9를 얻도록 한다.
이 샘플9는 치수와 자기 특성들이 검사된다. 샘플의 필름 두께는 1.3μm 이고 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 76.2%이다. 자기 손실율μ"의 최대값μ"max은 410이고, 최대값μ"max=410에서의 주파수f(μ"max)는 170MHz이며, 상대 대역폭bwr은158%이다.
(샘플10)
여기서, Ar가스는 가스 공급 장치(57)로부터 진공 콘테이너(61)로 공급되며, 진공 펌프(59)는 진공 콘테이너(61)의 진공도를 약 1.33x10-4Pa가 유지도로고 한다. 상기와 같은 Ar가스 분위기에서, 칩(67)과 같이 높이 x5mm, 폭 x5mm 두께 x2mm의 치수를 가진 전체 150개의 TiO3칩은 타깃(69)과 같은 100mm의 직경ψ을 가지는 Ni로 만들어진 둥근판 상에 배치되며, 고주파 전력은 고주파 전력 소스(71)로부터 공급된다. 이러한 조건하에서, 자기 박막 필름은 스퍼터링 방법에 의하여 기판(65)과 같은 가스 플레이트 상에 형성되며, 상기 형성된 자기 박막 필름은 자기장 하에서 진공에서 두시간 동안 300℃의 온도에서 가열되어 전술한 과립형 자기 박막 필름 샘플10을 얻도록 한다.
이 샘플10은 치수와 자기 특성들이 검사된다. 샘플의 필름 두께는 1.4μm 이고 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 43.6%이다. 자기 손실율μ"의 최대값μ"max은 920이고, 최대값μ"max=920에서의 주파수f(μ"max)는 1.5GHz이며, 상대 대역폭bwr은188%이다.
(샘플11)
여기서, 15%의 O2분할 전압을 가진 Ar+O2가스는 가스 공급 장치(57)로부터 진공 콘테이너(61)로 공급되며, 진공 펌프(59)는 진공 콘테이너(61)의 진공도를 약 1.33x10-4Pa가 유지도로고 한다. 상기와 같은 Ar+O2가스 분위기에서, 칩(67)과 같이 높이 x5mm, 폭 x5mm 두께 x2mm의 치수를 가진 전체 130개의 Si 칩은 타깃(69)과 같은 100mm의 직경ψ을 가지는 Fe로 만들어진 둥근판 상에 배치되며, 고주파 전력은 고주파 전력 소스(71)로부터 공급된다. 이러한 조건하에서, 자기 박막 필름은 스퍼터링 방법에 의하여 기판(65)과 같은 가스 플레이트 상에 형성되며, 상기 형성된 자기 박막 필름은 자기장 하에서 진공에서 두시간 동안 300℃의 온도에서 가열되어 전술한 과립형 자기 박막 필름 샘플11을 얻도록 한다.
이 샘플11은 치수와 자기 특성들이 검사된다. 샘플의 필름 두께는 1.5μm 이고 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 55.2%이다. 자기 손실율μ"의 최대값μ"max은 920이고, 최대값μ"max=920에서의 주파수f(μ"max)는 1.2GHz이며, 상대 대역폭bwr은182%이다.
(샘플12)
여기서, Ar가스는 가스 공급 장치(57)로부터 진공 콘테이너(61)로 공급되며, 진공 펌프(59)는 진공 콘테이너(61)의 진공도를 약 1.33x10-4Pa가 유지도로고 한다. 상기와 같은 Ar가스 분위기에서, 칩(67)과 같이 높이 x5mm, 폭 x5mm 두께 x2mm의치수를 가진 전체 100개의 HfO3칩은 타깃(69)과 같은 100mm의 직경ψ을 가지는 Fe로 만들어진 둥근판 상에 배치되며, 고주파 전력은 고주파 전력 소스(71)로부터 공급된다. 이러한 조건하에서, 자기 박막 필름은 스퍼터링 방법에 의하여 기판(65)과 같은 가스 플레이트 상에 형성되며, 상기 형성된 자기 박막 필름은 자기장 하에서 진공에서 두시간 동안 300℃의 온도에서 가열되어 전술한 과립형 자기 박막 필름 샘플12를 얻도록 한다.
이 샘플12는 치수와 자기 특성들이 검사된다. 샘플의 필름 두께는 1.8μm 이고 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 77.4%이다. 자기 손실율μ"의 최대값μ"max은 180이고, 최대값μ"max=1800에서의 주파수f(μ"max)는 450MHz이며, 상대 대역폭bwr은171%이다.
(샘플13)
여기서, Ar가스는 가스 공급 장치(57)로부터 진공 콘테이너(61)로 공급되며, 진공 펌프(59)는 진공 콘테이너(61)의 진공도를 약 1.33x10-4Pa가 유지도로고 한다. 상기와 같은 Ar가스 분위기에서, 칩(67)과 같이 높이 x5mm, 폭 x5mm 두께 x2mm의 치수를 가진 전체 130개의 BN 칩은 타깃(69)과 같은 100mm의 직경ψ을 가지는 Fe로 만들어진 둥근판 상에 배치되며, 고주파 전력은 고주파 전력 소스(71)로부터 공급된다. 이러한 조건하에서, 자기 박막 필름은 스퍼터링 방법에 의하여 기판(65)과 같은 가스 플레이트 상에 형성되며, 상기 형성된 자기 박막 필름은 자기장 하에서 진공에서 두시간 동안 300℃의 온도에서 가열되어 전술한 과립형 자기 박막 필름샘플13을 얻도록 한다.
이 샘플13은 치수와 자기 특성들이 검사된다. 샘플의 필름 두께는 1.9μm 이고 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 59.3%이다. 자기 손실율μ"의 최대값μ"max은 950이고, 최대값μ"max=950에서의 주파수f(μ"max)는 680MHz이며, 상대 대역폭bwr은185%이다.
(샘플14)
여기서, Ar가스는 가스 공급 장치(57)로부터 진공 콘테이너(61)로 공급되며, 진공 펌프(59)는 진공 콘테이너(61)의 진공도를 약 1.33x10-4Pa가 유지도로고 한다. 상기와 같은 Ar가스 분위기에서, 칩(67)과 같이 높이 x5mm, 폭 x5mm 두께 x2mm의 치수를 가진 전체 130개의 Al2O3칩은 타깃(69)과 같은 100mm의 직경ψ을 가지는 Fe50Co50으로 만들어진 둥근판 상에 배치되며, 고주파 전력은 고주파 전력 소스(71)로부터 공급된다. 이러한 조건하에서, 자기 박막 필름은 스퍼터링 방법에 의하여 기판(65)과 같은 가스 플레이트 상에 형성되며, 상기 형성된 자기 박막 필름은 자기장 하에서 진공에서 두시간 동안 300℃의 온도에서 가열되어 전술한 과립형 자기 박막 필름 샘플14를 얻도록 한다.
이 샘플14는 치수와 자기 특성들이 검사된다. 샘플의 필름 두께는 1.6μm 이고 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 59.3%이다. 자기 손실율μ"의 최대값μ"max은 720이고, 최대값μ"max=720에서의 주파수f(μ"max)는 1.1GHz이며, 상대 대역폭bwr은180%이다.
다음, 기상 증착 방법에 의하여 샘플로서 과립형 자기 손실 물질을 제조하는 공정이 상세히 설명될 것이다. 그러나, 각각의 샘플을 형성할 때, 기상 증착 방법을 적용하는 형태의 샘플 형성 장치가 도 8b에 도시된 바와 같이 이용된다. 이 기상 증착 방법을 적용하는 형태의 샘플 형성 장치는 가스 공급 장치(57) 및 진공 펌프(59)가 연결되고 컴포넌트X-Y를 가지는 합금 모체 금속으로 충전된 도가니(28)에 접하는 진공 콘테이너(챔버)(75)를 포함하는데, 기판(65)과 타깃(69)사이에 셔틀(63)이 배치된다.
(샘플15)
여기서, 산소는 가스 공급 장치(57)로부터 진공 콘테이너(61)로 3.0sccm 유속으로 공급되며, 진공 펌프(59)는 진공 콘테이너(75)의 진공도를 약 1.33x10-4Pa가 유지되도록 한다. 도가니(77)에 충전된 Fe70Al30합금 모체 물질이 산소에 노출되어 용융되는 상태 하에서, 자기 박막 필름은 스퍼터링 방법에 의하여 기판(65)과 같은 가스 플레이트 상에 형성되며, 상기 형성된 자기 박막 필름은 자기장 하에서 진공에서 두시간 동안 300℃의 온도에서 가열되어 전술한 과립형 자기 박막 필름 샘플15를 얻도록 한다.
이 샘플15는 치수와 자기 특성들이 검사된다. 샘플의 필름 두께는 1.1μm 이고 백분율 {Ms(M-X-Y)/Ms(M)}x100%은 41.8%이다. 자기 손실율μ"의 최대값μ"max은 590이고, 최대값μ"max=590에서의 주파수f(μ"max)는 520MHz이며, 상대 대역폭bwr은190%이다.
비교 샘플3 및 4이외에 모든 상기 샘플1 내지 15는 고주파 전류에 대한 대응책으로서 전자 부품에 이용되는 물질로서 효과적이다. 각각의 샘플1 내지 15는 상기 예에서 스퍼터링 방법 또는 기상 증착 방법을 이용하여 생성되지만, 다른 형성 방법, 예를 들어 이온 빔 증착 및 가스 증착 방법이 이용될 수 있다. 이러한 형성 방법은 자기 손실 물질이 균일하게 형성될 수 있는 한 제한되지 않는다. 또한, 각각의 샘플1 내지 15는 필름을 형성한 후에 자기장 하에서 진공에서 열처리함으로써 얻어진다고 설명되었지만, 조성 또는 필름 형성 방법이 AS-증착의 필름과 균등한 기능을 얻을 수 있는 한 필름 형성 후의 처리는 상기 설명에 국한되지 않는다.
샘플1내지 15의 예로서, 도 9에 도시된 복합 투자율 특성들을 가지며 필름 두께는 1.1μm 이고 각각의 측면이 20mm인 사각형을 형성하는 샘플1(상대 대역폭bwr은148%)에서, 자기 손실율μ"의 최대값μ"max은 700MHz에서 약 1800이다. 한편, 상기 샘플1과 동일 면적 및 동일 형상을 가지며 다른 종래 샘플과 관련된 비교 샘플을 위하여 준비된 평평한 형태의 센더스트 분말 및 폴리머로 만들어지는 복합 자기 물질 시트로된 비교 샘플(상대 대역폭bwr은196%)에서, 자기 손실율μ"의 최대값μ"max은 700MHz에서 약 3.0이다.
상기 결과에 의하여, 샘플1의 자기 손실율μ"은 마이크로파 대역 이하에서 분포되고, 최대값μ"max은 700MHz에서 약 1800인데, 이것은 동일 대역폭에서 자기 손실율μ"의 분포를 가지는 비교 샘플의 최대값μ"max보다 약 600배 크며, 중심 주파수에 대한 상대 대역폭bwr의 비는 비교 샘플보다 낮으며 대역폭은 좁다.
또한, 샘플1과 비교 샘플의 고주파 전류 억제 효과를 검증하기 위하여 도 12에 도시된 고주파 전류 억제 효과 측정 장치(81)에 의해 시험된다. 고주파 전류 억제 효과 측정 장치(81)에서, 마이크로-스트립(31) 및 도시되지 않은 네트워크 분석기(HP8753D)를 연결하기 위한 동축 케이블 라인(32)은 마이크로-스트립(31)의 양쪽 단부에 배치되며, 이는 라인 길이가 75mm이고 특성 임피던스Zc는 길이 방향으로 50Ω이고, 자기 물질 샘플(33)은 마이크로-스트립(31)의 샘플 배치 부분(31a) 바로 위에 배치되어, 전송 특성들(투자율 특성들)은 두 개의 포트 사이에서 측정될 수 있도록 한다.
상기 고주파 전류 억제 효과 측정 장치(81)의 구조에 도시된 바와 같이, 자기 손실 물질이 전송 경로에 인접하게 배치되어, 전송 경로가 고주파 전류 억제를 위한 등가 저항 성분을 얻을 수 있을 때, 고주파 전류 억제 효과는 자기 손실율μ" 및 자기 물질의 두께δ의 곱μ"·δ에 비례하도록 나타난다. 따라서, 샘플1과 비교 샘플(복합 자기 시트)의 억제 효과를 비교할 때, 비교 샘플에서 자기 손실율μ"은 약 3에 설정되고 자기 물질의 두께δ는 약 1.0mm로 설정되어 곱μ"·δ값이 동일하도록 한다.
도 13a 및 13b에서, 샘플1의 전송 특성들S21은 100MHz이상으로부터 감소하고 2GHz 근처의 최소값 -10dB의 포인트에서부터 증가하며, 한편 비교 샘플의 전송 특성들S21은 몇백 MHz로부터 단조롭게 감소하고 3GHz 근처의 최소값 -10dB의 중지한다. 이 결과에 따르면, 전송 특성들S21은 자기 물질의 자기 손실율μ"의 분포에 따르며, 억제 효과는 상기 곱μ"·δ값에 의존한다.
샘플1 및 비교 샘플과 같은 자기 물질은 단위 길이당(Δl) 등가 회로 상수로서 직렬로 인덕턴스ΔL과 저항률ΔR, 접지 도체와의 사이의 정전기 캐패시티ΔC 및 컨덕턴스ΔG(저항률ΔR의 역수)를 가지며, 이 때 샘플1과 비교 샘플과 같은 자기 물질은 도 14에 도시된 바와 같이 치수에서 1을 가지고 샘플1투자율μ와 유전상수ε의 분포된 상수 라인일 수 있도록 배열되는 것으로 생각한다. 이들은 전송 특성들S21에 대한 샘플 치수I로 변환된 경우 등가 회로 상수로서 인덕턴스L, 저항률R, 정전기 캐패시티C 및 컨덕턴스G(저항률R의 역수)를 가지는 등가 회로로서 배열된다.
자기 물질이 고주파 전류 억제 효과의 실험에서와 유사한 마이크로-스트립(83)상에 배치될 때, 전송 특성들S21은 등가 회로에서 인덕턴스L과 직렬로 주로 가산되는 저항률R의 성분에 의존한다. 따라서, 주파수 의존성은 저항률R을 찾음으로써 시험될 수 있다.
도 15a 및 15b에서, 도 13에 도시된 전송 특성들S21에서 도 14에 도시된 등가 회로의 인덕턴스L과 직렬로 더해지는 저항률R의 값을 기초로 계산된 주파수f에 대한 저항률R(Ω) 특성들에서, 샘플1 및 비교 샘플의 저항률R은 각각의 경우에 마이크로파 이하의 대역에서 단조롭게 증가하고 3GHz에서 몇십Ω에서 종료한다. 주파수 의존성은 자기 손실율μ"의 주파수 분포와 다른 기울기를 가지며, 이는 각각의 경우에 1GHz 근처에서 피크를 가진다. 이는 파장에 대한 샘플 치수의 비가 상기 곱μ"·δ값에 부가하여 단조롭게 증가하기 때문인 것으로 생각될 수 있다.
상기 결과에 따르면, 마이크로파 이하의 대역에서 자기 손실율μ"의 분포를 가지는 샘플은 상기 샘플의 500배 두께를 가지는 비교 샘플(복합 자기 물질 시트)과 동일한 고주파 전류 억제 효과를 가진다. 따라서, 1GHz에 가까운 높은 클록에서 동작하는 반도체 능동 소자와 같은 전자 부품에서 고주파 전류에 대한 대응책으로서 이용하는 것이 효과적일 수 있다.
전술한 바와 같이, 본 발명에 따른 고주파 전류 억제형 전자 부품에서, 소정 수의 단자들 자신을 통과하는 고주파 전류를 감쇠시키는 고주파 전류 억제기는 전자 부품 상에 제공된 단자들 전부 또는 일부상에 배치되며, 그렇지 않으면 소정수의 단자 자신들의 전부 또는 일부는 유사한 고주파 전류 억제기에 형성된다. 따라서, 고주파 전류 억제기는 전자 부품이 몇십 MHz 내지 몇 GHz의 대역폭의 고주파를 완전하게 감쇠시킬 수 있어, 전자기 간섭의 발생이 방지되고 전자기 간섭의 악영향이 제거될 수 있다. 따라서, 고주파 전류 억제기가 특히 로직 회로 소자의 단자 위에 배치될 때, 고주파 전류 억제 대응책(전자기 간섭 대응책)이 효과적으로 계획될 수 있는데, 여기서 로직 회로 소자는 미래의 전자 부품으로서 고주파에서 고속 동작하는 반도체 능동 소자이며, 장착시 불가피하게 고집적 고밀도인 반도체 집적 회로 소자(IC) 또는 대규모 반도체 집적 회로 소자(LSI), 마이크로프로세서(MPU),중앙처리유니트(CPU), 이미지 처리 연산 로직 유니트(IPALU)등으로 대표된다.
본 발명에 따른 전자 부품용 고주파 전류 억제형 접합 와이어에서, 접합 와이어 자신은 고주파 전류 억제형 전자 부품 구조를 가지도록 배열되며, 이는 몇십 MHz 내지 몇 GHz의 대역폭에서 도체를 통과하는 고주파 전류를 감쇠시키기 위하여 도체 표면 상에 배치된 고주파 전류 억제기를 가지며, 신호를 처리하기 위한 메인 바디에 제공된 내부 접속 단자를 포함하는 베어칩이 부착되며, 고주파 전류 억제형 접합 와이어가 신호를 전송하기 위해 메인 바디에 별도로 제공된 각각의 외부 접속 단자와 각각의 내부 접속 단자를 연결시키는 구조를 가지는 전자 부품에 접합 와이어를 적용하는 것이 가능하다.
따라서, 고주파 전류 억제기는 몇십 MHz 내지 몇 GHz의 대역폭의 고주파에서 전자 부품을 이용할 때 각각의 외부 접속 단자를 통과하는 고주파 전류가 접합 와이어에 전송될 경우 고주파 전류를 완전히 감쇠시켜, 고주파 전류가 베어칩의 각각의 내부 접속 단자에 전송되는 것을 방지할 수 있다. 그 결과, 전자기 간섭 발생이 방지되고 전자기 간섭의 악영향(예를 들어 반도체 집적 회로 소자(31)의 오동작)을 제거할 수 있다. 따라서, 상기와 같은 고주파 전류 억제형 접합 와이어가 특히 로직 회로 소자를 구성하기 위한 접속부에 이용될 때, 고주파 전류 억제 대응책(전자기 간섭 대응책)이 효과적으로 계획될 수 있는데, 여기서 로직 회로 소자는 미래의 전자 부품으로서 고주파에서 고속 동작하는 반도체 능동 소자이며, 장착시 불가피하게 고집적 고밀도인 반도체 집적 회로 소자(IC) 또는 대규모 반도체 집적회로 소자(LSI), 마이크로프로세서(MPU), 중앙처리유니트(CPU), 이미지 처리 연산 로직 유니트(IPALU)등으로 대표된다.

Claims (48)

  1. 고주파 전류 억제형 전자 부품으로서, 신호를 처리하기 위하여 제공된 소정 수의 단자들을 포함하며, 상기 소정 수의 단자들 모두 또는 일부에는 몇십 MHz 내지 몇 GHz의 대역폭에서 단자들 자신을 통과하는 고주파 전류를 감쇠시키는 고주파 전류 억제기가 제공되는 고주파 전류 억제형 전자 부품.
  2. 제 1항에 있어서, 상기 고주파 전류 억제기는 고주파 전류 억제기는 적어도 하나의 전자 부품을 장착하는 회로 기판 상에 배치될 장착 부분 및 회로 기판 상에 배치된 도전성 패턴에 대한 접속 부분을 포함하는 에지가 아닌 위치에 소정 단자들의 표면 전부 또는 일부분 상에 배치되는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  3. 제 1 또는 2항에 있어서, 상기 고주파 전류 억제기는 적어도 하나의 전자 부품을 장착하는 회로 기판 상에 배치될 상기 장착 부분 근처에서 몇십 MHz 이하의 이용 주파수 대역에서 전도성을 가지는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  4. 제 1 내지 3항중 어느 한항에 있어서, 상기 고주파 전류 억제기는 스퍼터링 방법에 의하여 소정 수의 단자의 표면 전체 또는 일부분상의 필름으로 형성되는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  5. 제 1 내지 3항중 어느 한항에 있어서, 상기 고주파 전류 억제기는 기상 증착 방법에 의하여 소정 수의 단자의 표면 전체 또는 일부분상의 필름으로 형성되는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  6. 제 4 또는 5항에 있어서, 상기 고주파 전류 억제기는 소정 수의 단자를 만드는 제조 공정에서 이용되는 금속 모체 물질판 일부 또는 전부 상에 미리 형성된 필름을 포함하는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  7. 제 4 또는 5항에 있어서, 상기 고주파 전류 억제기는 소정 수의 단자를 만드는 제조 공정에 이용되는 금속 모체 물질판을 절단함으로써 소정 수의 단자의 표면의 일부 또는 전체에 형성된 필름을 포함하는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  8. 고주파 전류 억제형 전자 부품으로서, 상기 고주파 전류 억제형 전자 부품은 신호를 처리하기 위하여 제공된 소정 수의 단자를 포함하며, 소정 수의 단자 모두 또는 일부는 몇십 MHz 이하의 이용 주파수 대역에서 전도성을 가지며, 몇십 MHz에서 몇 GHz의 대역폭에서 단자들 자체를 통과하는 고주파 전류를 감쇠시키는 고주파 전류 억제기를 포함하는 고주파 전류 억제형 전자 부품.
  9. 제 8항에 있어서, 상기 고주파 전류 억제기는 스퍼터링 방법에 의하여 형성되는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  10. 제 8항에 있어서, 상기 고주파 전류 억제기는 기상 증착 방법에 의하여 형성되는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  11. 제 1 내지 10항중 어느 한항에 있어서, 상기 고주파 전류 억제기는 두께가 0.3 내지 20μm인 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  12. 제 1내지 11항중 어느 한항에 있어서, 상기 고주파 전류 억제기는 박막 필름 자기 물질인 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  13. 제 1 내지 12항중 어느 한항에 있어서, 상기 고주파 전류 억제기는 컴포넌트 M, Y 및 X의 화합물로 이루어진 M-X-Y 시스템의 자기 손실 물질이며, 여기서 M은 적어도 하나의 Fe, Co 및 Ni를 나타내고, Y는 적어도 하나의 F, N 및 O를 나타내며, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타내며, 상기 자기 손실 물질은 협대역 자기 손실 물질로 이루어져서 허수 부분μ"의 최대값μ"max이 복합 투자율 특성들에 있어서 100MHz 내지 10GHz의 주파수 범위에 존재하고 상대 대역폭bwr이200%이하가 되도록 하는데, 여기서 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어지는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  14. 제 13항에 있어서, 상기 협대역 자기 손실 물질의 포화 자화성은 컴포넌트 M만을 포함하는 금속 자기 물질의 80 내지 60(%)의 범위에 있는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  15. 제 13항 또는 14에 있어서, 상기 협대역 자기 손실 물질은 100 내지 700(μΩ·cm) 범위에 있는 직류 전기 저항률을 가지는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  16. 제 1 내지 12항중 어느 한항에 있어서, 상기 고주파 전류 억제기는 컴포넌트 M, Y 및 X의 화합물로 이루어진 M-X-Y 시스템의 자기 손실 물질이며, 여기서 M은 적어도 하나의 Fe, Co 및 Ni를 나타내고, Y는 적어도 하나의 F, N 및 O를 나타내며, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타내며, 상기 자기 손실 물질은 광대역 자기 손실 물질로 이루어져서 허수 부분μ"의 최대값μ"max이 복합 투자율 특성들에 있어서 100MHz 내지 10GHz의 주파수 범위에 존재하고 상대 대역폭bwr이150%이상이 되도록 하는데, 여기서 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어지는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  17. 제 16항에 있어서, 상기 광대역 자기 손실 물질의 포화 자화성은 컴포넌트 M만을 포함하는 금속 자기 물질의 60 내지 35(%)의 범위에 있는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  18. 제 16항 또는 17항에 있어서, 상기 광대역 자기 손실 물질은 500(μΩ·cm)이상의 직류 전기 저항률을 가지는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  19. 제 13 내지 18항중 어느 한항에 있어서, 상기 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 C, B, Si, Al, Mg, Ti, Zn, Hf, Sr, Nb, Ta 및 회토류 원소중 적어도 하나인 컴포넌트X를 가지는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  20. 제 13 내지 19항중 어느 한항에 있어서, 상기 협대역 자기 손실 물질 또는광대역 자기 손실 물질은 컴포넌트X 및 컴포넌트Y의 화합물 매트릭스로부터 과립 형태로 분포된 컴포넌트M을 가지는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  21. 제 20항에 있어서, 상기 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 과립 입자의 평균 직경이 1 내지 40(nm) 범위인 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  22. 제 13 내지 21항중 어느 한항에 있어서, 상기 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 47400A/m 이하의 이등방성 자기장을 가지는 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  23. 제 13 내지 22항중 어느 한항에 있어서, 상기 M-X-Y 시스템은 Fe-Al-O 시스템인 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  24. 제 13 내지 22항중 어느 한항에 있어서, 상기 M-X-Y 시스템은 Fe-Si-O 시스템인 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  25. 제 1 내지 24항중 어느 한항에 있어서, 상기 전자 부품은 고주파에서 고속으로 동작하는 반도체 능동 소자이며, 반도체 집적 회로 소자, 대규모 반도체 집적회로 소자 및 로직 회로 소자중 하나인 것을 특징으로 하는 고주파 전류 억제형 전자 부품.
  26. 전자 부품들과 소정 위치들을 연결하는 도체를 포함하는 전자 부품용 고주파 전류 억제형 접합 와이어로서, 몇십 MHz에서 몇 GHz의 대역폭에서 상기 도체 자신을 통과하는 고주파 전류를 감쇠시키는 고주파 전류 억제기가 도체 표면의 적어도 일부상에 형성되는 고주파 전류 억제형 접합 와이어.
  27. 제 26항에 있어서, 상기 고주파 전류 억제기는 도체의 양쪽 단부에서 적어도 접속 부분이 노출되도록 형성되는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  28. 제 27항에 있어서, 상기 고주파 전류 억제기는 격자 형태로 형성되고 상기 도체의 양쪽 단부의 접속 부분이 노출되도록 형성되는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  29. 제 27항에 있어서, 상기 고주파 전류 억제기는 나선형으로 형성되며 상기 도체의 양쪽 단부의 접속 부분이 노출되도록 형성되는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  30. 제 26 내지 29항중 어느 한항에 있어서, 상기 고주파 전류 억제기는 스퍼터링 방법에 의하여 상기 도체의 표면 상에 형성되는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  31. 제 26 내지 29항중 어느 한항에 있어서, 상기 고주파 전류 억제기는 기상 증착 방법에 의하여 상기 도체의 표면 상에 형성되는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  32. 제 30 또는 31항에 있어서, 상기 고주파 전류 억제기는 상기 도체를 만드는 제조 공정에서 상기 도체의 표면 상에 미리 형성되는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  33. 제 26 내지 32항중 어느 한항에 있어서, 상기 전자 부품은 부착될 베어칩이며, 베어칩은 신호를 처리하기 위하여 메인 바디에 제공된 소정 수의 내부 접속 단자를 포함하며, 신호를 전송하기 위하여 상기 메인 바디에 별도로 제공된 소정 수의 외부 접속 단자를 각각 접속하기 위하여 제공되는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  34. 제 26 내지 33항중 어느 한항에 있어서, 상기 고주파 전류 억제기의 두께는 0.3 내지 20μm인 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  35. 제 26 내지 34항중 어느 한항에 있어서, 상기 고주파 전류 억제기는 박막 필름 자기 물질인 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  36. 제 26 내지 35항중 어느 한항에 있어서, 상기 고주파 전류 억제기는 컴포넌트 M, Y 및 X의 화합물로 이루어진 M-X-Y 시스템의 자기 손실 물질이며, 여기서 M은 적어도 하나의 Fe, Co 및 Ni를 나타내고, Y는 적어도 하나의 F, N 및 O를 나타내며, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타내며, 상기 자기 손실 물질은 협대역 자기 손실 물질로 이루어져서 허수 부분μ"의 최대값μ"max이 복합 투자율 특성들에 있어서 100MHz 내지 10GHz의 주파수 범위에 존재하고 상대 대역폭bwr이 200%이하가 되도록 하는데, 여기서 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어지는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  37. 제 36항에 있어서, 상기 협대역 자기 손실 물질의 포화 자화성은 컴포넌트 M만을 포함하는 금속 자기 물질의 80 내지 60(%)의 범위에 있는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  38. 제 36 또는 37항에 있어서, 상기 협대역 자기 손실 물질은 100 내지 700(μΩ·cm) 범위의 직류 전기 저항률을 가지는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  39. 제 26 내지 35항중 어느 한항에 있어서, 상기 고주파 전류 억제기는 컴포넌트 M, Y 및 X의 화합물로 이루어진 M-X-Y 시스템의 자기 손실 물질이며, 여기서 M은 적어도 하나의 Fe, Co 및 Ni를 나타내고, Y는 적어도 하나의 F, N 및 O를 나타내며, X는 M 및 Y에서 포함되지 않은 요소중 하나를 나타내며, 상기 자기 손실 물질은 광대역 자기 손실 물질로 이루어져서 허수 부분μ"의 최대값μ"max이 복합 투자율 특성들에 있어서 100MHz 내지 10GHz의 주파수 범위에 존재하고 상대 대역폭bwr이 150%이상이 되도록 하는데, 여기서 상대 대역폭bwr는 μ"의 값이 최대값μ"max의 50%이 되는 두 개의 주파수사이의 주파수 대역폭을 추출하고 중심 주파수에서 상기 주파수 대역을 정규화함으로써 얻어지는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  40. 제 39항에 있어서, 상기 광대역 자기 손실 물질의 포화 자화성은 컴포넌트 M만을 포함하는 금속 자기 물질의 60 내지 35(%)의 범위에 있는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  41. 제 39 또는 40항에 있어서, 상기 광대역 자기 손실 물질은 500(μΩ·cm)이상의 직류 전기 저항률을 가지는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  42. 제 36 내지 41항중 어느 한항에 있어서, 상기 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 C, B, Si, Al, Mg, Ti, Zn, Hf, Sr, Nb, Ta 및 회토류 원소중 적어도 하나인 컴포넌트X를 가지는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  43. 제 36 내지 42항중 어느 한항에 있어서, 상기 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 컴포넌트X 및 컴포넌트Y의 화합물 매트릭스에 분포된 과립 형태로 존재하는 컴포넌트M을 가지는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  44. 제 43항에 있어서, 상기 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 과립 형태로 존재하는 입자의 평균 입자 직경이 1 내지 40(nm) 범위인 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  45. 제 36 내지 44항중 어느 한항에 있어서, 상기 협대역 자기 손실 물질 또는 광대역 자기 손실 물질은 47400A/m 이하의 이등방성 자기장을 가지는 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  46. 제 36 내지 45항중 어느 한항에 있어서, 상기 M-X-Y 시스템은 Fe-Al-O 시스템인 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  47. 제 36 내지 46항중 어느 한항에 있어서, 상기 M-X-Y 시스템은 Fe-Si-O 시스템인 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
  48. 제 36 내지 47항중 어느 한항에 있어서, 상기 전자 부품은 고주파 대역에서 이용될 때 고속으로 동작하는 반도체 능동 소자이며, 반도체 집적 회로 소자, 대규모 반도체 집적 회로 소자 및 로직 회로 소자중 하나인 것을 특징으로 하는 고주파 전류 억제형 접합 와이어.
KR1020010017564A 2000-04-04 2001-04-03 고주파 전류 억제형 전자 부품 및 이를 위한 접합 와이어 KR20010095252A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-102294 2000-04-04
JP2000102294A JP4243000B2 (ja) 2000-04-04 2000-04-04 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品
JP2000-103025 2000-04-05
JP2000103025A JP4398057B2 (ja) 2000-04-05 2000-04-05 高周波電流抑制型電子部品

Publications (1)

Publication Number Publication Date
KR20010095252A true KR20010095252A (ko) 2001-11-03

Family

ID=26589439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010017564A KR20010095252A (ko) 2000-04-04 2001-04-03 고주파 전류 억제형 전자 부품 및 이를 위한 접합 와이어

Country Status (9)

Country Link
US (2) US6635961B2 (ko)
EP (1) EP1146637B1 (ko)
KR (1) KR20010095252A (ko)
CN (1) CN1317829A (ko)
DE (1) DE60104470T2 (ko)
MY (1) MY128653A (ko)
NO (1) NO20011677L (ko)
SG (1) SG96612A1 (ko)
TW (1) TW503495B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297905A (ja) * 2000-04-17 2001-10-26 Tokin Corp 高周波電流抑制体
KR200345144Y1 (ko) * 2003-11-04 2004-03-18 조인셋 주식회사 전자파 흡수기능을 구비한 반도체 패키지
US7371471B2 (en) * 2004-03-08 2008-05-13 Nec Tokin Corporation Electromagnetic noise suppressing thin film
EP1801739A4 (en) * 2004-10-13 2009-07-15 Toppan Forms Co Ltd CONTACTLESS INTEGRATED CIRCUIT LABEL AND METHOD AND APPARATUS FOR MANUFACTURING THE SAME
JP3972951B2 (ja) * 2005-07-04 2007-09-05 オムロン株式会社 スイッチング電源、電源装置および電子機器
SG138501A1 (en) * 2006-07-05 2008-01-28 Micron Technology Inc Lead frames, microelectronic devices with lead frames, and methods for manufacturing lead frames and microelectronic devices with lead frames
US7719112B2 (en) * 2006-08-07 2010-05-18 University Of Central Florida Research Foundation, Inc. On-chip magnetic components
WO2008108350A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 容量素子、プリント配線基板、半導体パッケージ及び半導体回路
DE112008003425B4 (de) * 2007-12-20 2023-08-31 Aisin Aw Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauelements
US20220384928A1 (en) * 2019-10-29 2022-12-01 Nippon Telegraph And Telephone Corporation High-Frequency Line Connecting Structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2233685B1 (ko) * 1973-06-12 1977-05-06 Josse Bernard
JPS6037970B2 (ja) * 1976-11-12 1985-08-29 富士写真フイルム株式会社 磁気記録媒体の製法
US4760355A (en) * 1985-11-04 1988-07-26 Glen Dash Electromagnetic emission control system
JP2768981B2 (ja) * 1989-06-22 1998-06-25 シャープ株式会社 光メモリ素子
US5538802A (en) * 1992-09-18 1996-07-23 Kao Corporation Magnetic recording medium and process for producing the same
JP3027081B2 (ja) * 1993-12-09 2000-03-27 アルプス電気株式会社 薄膜素子
US5847951A (en) * 1996-12-16 1998-12-08 Dell Usa, L.P. Method and apparatus for voltage regulation within an integrated circuit package
CN1146926C (zh) 1997-01-20 2004-04-21 大同特殊钢株式会社 电磁和磁屏蔽用软磁合金粉末,包含该粉末的屏蔽部件
JP2001291989A (ja) * 2000-04-04 2001-10-19 Tokin Corp 金属筐体を備えた電子部品
JP4398056B2 (ja) * 2000-04-04 2010-01-13 Ｎｅｃトーキン株式会社 樹脂モールド体

Also Published As

Publication number Publication date
NO20011677D0 (no) 2001-04-03
US6635961B2 (en) 2003-10-21
US6903440B2 (en) 2005-06-07
CN1317829A (zh) 2001-10-17
EP1146637A1 (en) 2001-10-17
DE60104470T2 (de) 2005-07-28
NO20011677L (no) 2001-10-05
US20040188833A1 (en) 2004-09-30
MY128653A (en) 2007-02-28
SG96612A1 (en) 2003-06-16
DE60104470D1 (de) 2004-09-02
TW503495B (en) 2002-09-21
EP1146637B1 (en) 2004-07-28
US20010026016A1 (en) 2001-10-04

Similar Documents

Publication Publication Date Title
JP4434422B2 (ja) 高周波電流抑制型コネクタ
KR20010095325A (ko) 케이블 외장상에 형성된 잡음 흡수 고손실 자성막을 가진신호 전송 케이블
KR100908356B1 (ko) 전자기 노이즈 억제체 및 그것을 이용한 전자기 노이즈 억제방법
KR100882388B1 (ko) 과립형 자기막을 포함하는 배선기판
KR20010095252A (ko) 고주파 전류 억제형 전자 부품 및 이를 위한 접합 와이어
JP4398056B2 (ja) 樹脂モールド体
KR20010095254A (ko) 자기 손실 물질이 제공된 금속 케이스를 포함하는 전자부품
JP4417521B2 (ja) 配線基板
KR100789051B1 (ko) 전자 부품 내의 고주파 전류 흐름을 상당히 억제할 수 있는 라디에이터
KR100749679B1 (ko) 준마이크로파 대역에서 최대의 복합 투자율을 가진자성체와 그 제조방법
JP4398057B2 (ja) 高周波電流抑制型電子部品
JP4243000B2 (ja) 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品
JP4191888B2 (ja) 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法
JP4271825B2 (ja) 半導体ベアチップおよび半導体ウエーハ
JP2001284755A (ja) 配線基板
JP4481478B2 (ja) 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid