JP4398057B2 - 高周波電流抑制型電子部品 - Google Patents
高周波電流抑制型電子部品 Download PDFInfo
- Publication number
- JP4398057B2 JP4398057B2 JP2000103025A JP2000103025A JP4398057B2 JP 4398057 B2 JP4398057 B2 JP 4398057B2 JP 2000103025 A JP2000103025 A JP 2000103025A JP 2000103025 A JP2000103025 A JP 2000103025A JP 4398057 B2 JP4398057 B2 JP 4398057B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency current
- electronic component
- magnetic
- suppressing
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Thin Magnetic Films (AREA)
- Coils Or Transformers For Communication (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、主として高速動作する半導体集積回路素子（ＩＣ），半導体大規模集積回路素子（ＬＳＩ），論理回路素子等の半導体能動素子に代表される所定数の端子を有する回路基板実装用電子部品であって、詳しくは使用時に端子に流れる高周波電流を減衰させる機能を備えた高周波電流抑制型電子部品に関する。
【０００２】
【従来の技術】
近年、電子情報通信分野での電子機器や情報処理装置等に搭載され、且つ導電性パターンが配備されたプリント配線回路基板に実装される電子部品には、例えばランダムアクセスメモリ（ＲＡＭ）やリードオンリーメモリ（ＲＯＭ）等に代表される半導体記憶装置、或いはマイクロプロセッサ（ＭＰＵ），中央演算処理装置（ＣＰＵ），画像プロセッサ算術論理演算装置（ＩＰＡＬＵ）等に代表される論理回路素子を含む多種多用な半導体能動素子が用いられている。
【０００３】
これらの半導体能動素子は、製品化に際して一般に高い周波数で使用して高速動作を行わせるために回路レイアウトに従って大規模な集積化を行って信号処理用に供される所定数の端子（通常リードフレームと呼ばれる）を持たせた上で半導体集積回路素子（ＩＣ）や半導体大規模集積回路素子（ＬＳＩ）のチップとして構成されている。
【０００４】
一方、こうした半導体能動素子では、演算速度や信号処理速度が日進月歩の勢いで高速化されており、一層高集積化した上で高速動作を行わせるために規格上において数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用されている。
【０００５】
【発明が解決しようとする課題】
上述した半導体能動素子に代表される電子部品の場合、高速動作を行わせるために数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用すると、端子を流れる電気信号が高周波（高調波）電流となり、この高周波電流が部品間，端子を含む信号経路間，或いは電子部品が搭載される機器・装置間に伝導することがある。こうした高周波電流は、部品（回路素子）内での動作処理に悪影響を及ぼして誤動作を起こしたり、或いは基本性能を劣化させる等、電磁干渉の要因となるため、除去される必要があるが、現状では電子部品において高周波電流対策が十分に配慮されていないため、高周波電流が原因となる電磁干渉の発生を防止することができないという問題がある。
【０００６】
本発明は、このような問題点を解決すべくなされたもので、その技術的課題は、数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用されても高周波電流を十分に抑制して電磁干渉の発生を防止できる高周波電流抑制型電子部品を提供することにある。
【０００７】
【課題を解決するための手段】
本発明によれば、信号処理用に供される所定数の端子を備えた電子部品において、前記所定数の端子のうちの一部又は全部には、該端子自体に流れる数十MHｚ〜数GHｚ帯域の高周波電流を減衰させる高周波電流抑制体が厚さ０．３〜２０μmの範囲で設けられ、前記高周波電流抑制体は組成分M（但し、MはFe、Co、Niの少なくとも一種とする）、Y（但し、YはF、N、Oの少なくとも一種とする）、及びX（但し、XはC、B、Si、Al、Mg、Ti、Zn、Hf、Sr、Nb、Taの少なくとも一種とする）の混在物によるM-X-Y系の磁気損失材料であって、尚かつ、前記磁気損失材料の飽和磁化が、前記組成分Mのみからなるバルク金属磁性体の飽和磁化の80％以下で60％以上の範囲となるよう、前記組成分Mの比率が定められており、更に、前記組成分Mが、前記組成分X及び前記組成分Yによる化合物のマトリックス中に分散されたグラニュラー状の形態で存在しており、透磁率特性における実数部μ'に対する虚数部μ"を周波数との関係で示した複素透磁率特性上で該虚数部μ"の最大値μ"maxが周波数１００MHｚ〜１０GHｚの帯域範囲に存在していることを特徴とする高周波電流抑制型電子部品が得られる。
【０００８】
この高周波電流抑制型電子部品において、高周波電流抑制体は、高周波電流抑制体は、所定数の端子のうちの一部又は全部の表面に対して少なくとも電子部品を実装するための回路基板に実装される実装部分、並びに該回路基板に配備された導電性パターンに対する接続部分を含む端部を除いた箇所に設けられたこと、更に、高周波電流抑制体は、少なくとも電子部品を実装するための回路基板に実装される実装部分の近傍が数十ＭＨｚ未満の使用周波数帯域で導電性を示すことは好ましい。
【０００９】
又、本発明によれば、上記何れか一つの高周波電流抑制型電子部品において、高周波電流抑制体は、スパッタリング法により所定数の端子のうちの一部又は全部の表面上に成膜された高周波電流抑制型電子部品、或いは高周波電流抑制体は、蒸着法により所定数の端子のうちの一部又は全部の表面上に成膜された高周波電流抑制型電子部品が得られる。
【００１０】
更に、本発明によれば、上記何れかの高周波電流抑制型電子部品において、高周波電流抑制体は、予め所定数の端子の作製工程に際して用いられる金属性母材板上の一部又は全体に成膜されて成ること、或いは高周波電流抑制体は、所定数の端子の作製工程に際して用いられる金属性母材板を切り出して該所定数の端子として形成されたもののうちの一部又は全部の表面上に成膜されて成ることはそれぞれ好ましい。
【００１１】
一方、本発明によれば、信号処理用に供される所定数の端子を備えた電子部品において、前記所定数の端子のうちの一部又は全部は、該端子自体に流れる数十MHｚ〜数GHｚ帯域の高周波電流を減衰させる、厚さが０．３〜２０μmの範囲の高周波電流抑制体から成り、前記高周波電流抑制体は組成分M（但し、MはFe、Co、Niの少なくとも一種とする）、Y（但し、YはF、N、Oの少なくとも一種とする）、及びX（但し、XはC、B、Si、Al、Mg、Ti、Zn、Hf、Sr、Nb、Taの少なくとも一種とする）の混在物によるM-X-Y系の磁気損失材料であって、尚かつ、前記磁気損失材料の飽和磁化が、前記組成分Mのみからなるバルク金属磁性体の飽和磁化の80％以下で60％以上の範囲となるよう、前記組成分Mの比率が定められており、更に、前記組成分Mが、前記組成分X及び前記組成分Yによる化合物のマトリックス中に分散されたグラニュラー状の形態で存在しており、透磁率特性における実数部μ'に対する虚数部μ"を周波数との関係で示した複素透磁率特性上で該虚数部μ"の最大値μ"maxが周波数１００MHｚ〜１０GHｚの帯域範囲に存在していることを特徴とする高周波電流抑制型電子部品が得られる。
【００１２】
この高周波電流抑制型電子部品において、高周波電流抑制体はスパッタリング法により作製されたこと、或いは高周波電流抑制体は蒸着法により作製されたことはそれぞれ好ましい。
【００１３】
これらの何れか一つの高周波電流抑制型電子部品において、高周波電流抑制体は、薄膜磁性体であることが好ましい。
【００１５】
この高周波電流抑制型電子部品において、磁気損失材料は、直流電気抵抗率が１００〜７００（μΩ・ｃｍ）の範囲にあることが好ましい。
【００１８】
加えて、本発明によれば、上記何れか一つの高周波電流抑制型電子部品において、磁気損失材料は、グラニュラー状の形態を有する粒子の平均粒子径が１〜４０（ｎｍ）の範囲にあることは好ましい。
【００１９】
又、本発明によれば、上記何れか一つの高周波電流抑制型電子部品において、磁気損失材料は、異方性磁界が４７４００Ａ／ｍ以下である高周波電流抑制型電子部品が得られる。
【００２０】
更に、本発明によれば、上記何れか一つの高周波電流抑制型電子部品において、Ｍ−Ｘ−Ｙ系はＦｅ−Ａｌ−Ｏ系である高周波電流抑制型電子部品か、或いはＭ−Ｘ−Ｙ系はＦｅ−Ｓｉ−Ｏ系である高周波電流抑制型電子部品が得られる。
【００２１】
加えて、本発明によれば、上記何れか一つの高周波電流抑制型電子部品において、電子部品は、高い周波数帯域で使用されて高速動作する半導体能動素子であると共に、半導体集積回路素子，半導体大規模集積回路素子，及び論理回路素子の何れか一つである高周波電流抑制型電子部品が得られる。
【００２２】
【発明の実施の形態】
以下に実施例を挙げ、本発明の高周波電流抑制型電子部品について、図面を参照して詳細に説明する。
【００２３】
図１は、本発明の高周波電流抑制型電子部品の一実施例に係る半導体集積回路素子１の基本構成を示したもので、同図（ａ）はプリント配線回路基板４に実装された状態での一部を透視した斜視図に関するもの，同図（ｂ）は要部を拡大して一部を断面にした側面図に関するものである。
【００２４】
この半導体集積回路素子１は、高い周波数帯域で使用されて高速動作するもので、信号処理用に供される所定数の端子２には、それぞれ端子自体を流れる数十ＭＨｚ〜数ＧＨｚ帯域の高周波電流を減衰させる高周波電流抑制体３が設けられている。この高周波電流抑制体３は、厚さが０．３〜２０（μｍ）の範囲にある薄膜磁性体であって、各端子２の表面に対して半導体集積回路素子１を実装するためのプリント配線回路基板４に実装される実装部分、並びにプリント配線回路基板４に配備された導電性パターン５に対する接続部分を含む端部に及んで表面全体に設けられ、半導体集積回路素子１のプリント配線回路基板４への実装時に各端子２の先端部を半田６を用いてプリント配線回路基板４の実装面とは反対側に配備された導電性パターン５に接続することにより、実装部分の近傍が数十ＭＨｚ未満の使用周波数帯域で導電性を示すものとなっている。
【００２５】
このような半導体集積回路素子１では、各端子２の表面に対して数十ＭＨｚ未満の使用周波数帯域で導電性を示し、且つ各端子２に流れる数十ＭＨｚ〜数ＧＨｚ帯域の高周波電流を減衰させる高周波電流抑制体３が設けられた構成であるため、半導体集積回路素子１を数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用しても、高周波電流抑制体３が各端子２を流れる高周波電流を十分に減衰させることにより、電磁干渉の発生を防止してその悪影響を除去することができる。
【００２６】
ところで、この半導体集積回路素子１における所定数の端子２に設けられる高周波電流抑制体３の形態や所定数の端子２自体の形態を変え、例えば図２（ａ），（ｂ）に示されるような他の実施例に係る半導体集積回路素子１，１′のように異なる構成にすることもできる。
【００２７】
即ち、図２（ａ）を参照すれば、この半導体集積回路素子１の場合、基本構成上は一実施例のものと同じであるが、ここでは一実施例のものの構成と比べ、所定数の端子２′の表面にそれぞれ設けられた高周波電流抑制体３′がプリント配線回路基板４に実装される実装部分、並びにプリント配線回路基板４に配備された導電性パターン５に対する接続部分を含む端部を除いた箇所に設けられ、これにより露呈された端子露出部２ａが半田６を用いてプリント配線回路基板４の実装面とは反対側に配備された導電性パターン５に接続された構成となっている点が相違している。
【００２８】
又、図２（ｂ）を参照すれば、この半導体集積回路素子１′の場合、一実施例及び図２（ａ）の半導体集積回路素子１とは異なり、所定数の端子２″がプリント配線回路基板４の実装面側に配備された導電性パターン５に接続される構成となっており、その他の点は図２（ａ）の所定数の端子２′の場合と同様に、所定数の端子２″の表面にそれぞれ設けられた高周波電流抑制体３″がプリント配線回路基板４に実装される実装部分、並びにプリント配線回路基板４に配備された導電性パターン５に対する接続部分を含む端部を除いた箇所に設けられ、これにより露呈された端子露出部２ａが半田６を用いてプリント配線回路基板４の実装面側に配備された導電性パターン５に接続された構成となっている。
【００２９】
このような半導体集積回路素子１，１′においても、各端子２′，２″の表面に対して数十ＭＨｚ未満の使用周波数帯域で導電性を示し、且つ各端子２′，２″に流れる数十ＭＨｚ〜数ＧＨｚ帯域の高周波電流を減衰させる高周波電流抑制体３′，３″が設けられた構成であるため、半導体集積回路素子１，１′を数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用しても、高周波電流抑制体３′，３″が各端子２′，２″を流れる高周波電流を十分に減衰させることにより、電磁干渉の発生を防止してその悪影響を除去することができる。
【００３０】
何れにしても、高周波電流抑制体３，３′，３″は、厚さが０．３〜２０（μｍ）の範囲にあり、且つ全体が数十ＭＨｚ未満の使用周波数帯域で導電性を示す薄膜磁性体として端子２，２′，２″にスパッタリング法や蒸着法により成膜されて一体的に設けられている。
【００３１】
ここで、所定数の端子２，２′，２″の表面に対して高周波電流抑制体３，３′，３″を成膜する場合、予め所定数の端子２，２′，２″の作製工程に際して用いられる金属性母材板上に高周波電流抑制体３，３′，３″を成膜した上で金属性母材板を切り出すか、或いは金属性母材板を切り出して所定数の端子２，２′，２″として形成されたものの表面上に高周波電流抑制体３，３′，３″を成膜すれば良い。尚、図２（ａ）に示す高周波電流抑制体３′や図２（ｂ）に示す高周波電流抑制体３″の場合であれば、半導体集積回路素子１，１′をプリント配線回路基板４に実装した後に半導体集積回路素子１，１′本体と端子２′，２″の実装部分及び接続部分とをマスクにしてスパッタリング法や蒸着法により成膜することが可能である。何れにしても、高周波電流抑制体３，３′，３″の成膜に際しては、端子２，２′，２″の全体の表面を対象とする他、端子２，２′，２″の一部のものの表面を対象としても良く、上述したスパッタリング法や蒸着法の他、化学蒸着（ＣＶＤ）法，イオンビーム蒸着法，ガス・デポジション法，転写法等を適用することができる。
【００３２】
ところで、高周波電流抑制体３，３′，３″として適用可能な材料の一つは、組成分Ｍ（但し、ＭはＦｅ，Ｃｏ，Ｎｉの少なくとも一種とする），Ｙ（但し、ＹはＦ，Ｎ，Ｏの少なくとも一種とする），及びＸ（但し、ＸはＭ及びＹに含まれる元素以外の元素の少なくとも一種とする）の混在物によるＭ−Ｘ−Ｙ系の磁気損失材料であって、透磁率特性における実数部μ′に対する虚数部μ″を周波数との関係で示した複素透磁率特性上で虚数部μ″（磁気損失項とも呼ばれる）の最大値μ″max が周波数１００ＭＨｚ〜１０ＧＨｚの帯域範囲に存在し、且つ虚数部μ″にあっての最大値μ″max に対して５０％以上となる周波数帯域をその周波数帯域の中心周波数で規格化した半幅分相当の半幅値μ″50が２００％以内の挟帯域磁気損失材料である。但し、この場合の挟帯域磁気損失材料では、飽和磁化の大きさが組成分Ｍのみからなる金属磁性体の飽和磁化の８０〜６０（％）の範囲にあり、直流電気抵抗率が１００〜７００（μΩ・ｃｍ）の範囲にあるものとする。
【００３３】
又、高周波電流抑制体３，３′，３″として適用可能な材料のもう一つは、組成分Ｍ（但し、ＭはＦｅ，Ｃｏ，Ｎｉの少なくとも一種とする），Ｙ（但し、ＹはＦ，Ｎ，Ｏの少なくとも一種とする），及びＸ（但し、ＸはＭ及びＹに含まれる元素以外の元素の少なくとも一種とする）の混在物によるＭ−Ｘ−Ｙ系の磁気損失材料であって、透磁率特性における実数部μ′に対する虚数部μ″を周波数との関係で示した複素透磁率特性上で虚数部μ″の最大値μ″max が周波数１００ＭＨｚ〜１０ＧＨｚの帯域範囲に存在し、且つ虚数部μ″にあっての最大値μ″max に対して５０％以上となる周波数帯域をその周波数帯域の中心周波数で規格化した半幅分相当の半幅値μ″50が１５０％以上の広帯域磁気損失材料である。但し、この場合の広帯域磁気損失材料では、飽和磁化の大きさが組成分Ｍのみからなる金属磁性体の飽和磁化の６０〜３５（％）の範囲にあり、直流電気抵抗率が５００μΩ・ｃｍよりも大きい値のものとする。
【００３４】
更に、これらの高周波電流抑制体３，３′，３″として適用される挟帯域磁気損失材料や広帯域磁気損失材料は、何れも組成分ＸがＣ，Ｂ，Ｓｉ，Ａｌ，Ｍｇ，Ｔｉ，Ｚｎ，Ｈｆ，Ｓｒ，Ｎｂ，Ｔａ，及び希土類元素の少なくとも一種であり、組成分Ｍが組成分Ｘ及び組成分Ｙによる化合物のマトリックス中に分散されたグラニュラー状の形態で存在し、グラニュラー状の形態を有する粒子の平均粒子径が１〜４０（ｎｍ）の範囲にあって、異方性磁界が４７４００Ａ／ｍ以下のものとする。尚、挟帯域磁気損失材料や広帯域磁気損失材料のＭ−Ｘ−Ｙ系を具体的に限定すれば、Ｆｅ−Ａｌ−Ｏ系とするか、或いはＦｅ−Ｓｉ−Ｏ系とすることが好ましい。
【００３５】
図３は、本発明の高周波電流抑制型電子部品の別の実施例に係る半導体集積回路素子１″の基本構成を示したもので、同図（ａ）はプリント配線回路基板４に実装された状態での一部を透視した斜視図に関するもの，同図（ｂ）は要部を拡大して一部を断面にした側面図に関するものである。
【００３６】
この半導体集積回路素子１″の場合、上述した一実施例のものの構成と比べ、所定数の端子自体を高周波電流抑制体から成る幅広なシート状高周波電流抑制体７としてリードフレームを構成した点が相違している。
【００３７】
ここでのシート状高周波電流抑制体７も、上述した高周波電流抑制体３，３′の場合と同様な組成の挟帯域磁気損失材料又は広帯域磁気損失材料による薄膜磁性体であって、挟帯域磁気損失材料や広帯域磁気損失材料のＭ−Ｘ−Ｙ系がＦｅ−Ａｌ−Ｏ系か、或いはＦｅ−Ｓｉ−Ｏ系のものとなっている。
【００３８】
従って、この半導体集積回路素子１″においても、一実施例並びに他の実施例の場合と同様に数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用したときにシート状高周波電流抑制体７がそれ自体を流れる高周波電流を十分に減衰させるため、電磁干渉の発生を防止してその悪影響を除去することができる。尚、ここでの半導体集積回路素子１″においても、シート状高周波電流抑制体７の先端部を半田６でプリント配線回路基板４の実装面側に配備された導電性パターン５に接続する構成に変更することが可能である。
【００３９】
因みに、上述した各実施例では、電子部品として半導体集積回路素子（ＩＣ）１，１′，１″を用いた場合を説明したが、これに代えて半導体大規模集積回路素子（ＬＳＩ）やマイクロプロセッサ（ＭＰＵ），中央演算処理装置（ＣＰＵ），画像プロセッサ算術論理演算装置（ＩＰＡＬＵ）等に代表される論理回路素子を含む半導体能動素子を適用しても同様に有効であるし、この他にもプリント配線回路基板４上に実装配備されるリードフレームとなる端子を有する電子部品であれば、それらを対象にして端子に高周波電流抑制体を設けたり、或いは端子自体をシート状高周波電流抑制体７にする構成を適用することにより高周波電流の抑制、並びに電磁干渉の発生防止の効果が得られる。
【００４０】
何れにしても、一実施例並びに他の実施例で説明した形態の半導体集積回路素子１，１′において各端子２，２′，２″に設けられた高周波電流抑制体３，３′，３″や、或いは別の実施例で説明した端子自体を代用したシート状高周波電流抑制体７には、体積の小さな薄膜磁性体であって、効果的な不要輻射対策を可能にした複素透磁率特性における虚数部（以下、磁気損失項とする）μ″の大きな磁気損失材料が用いられている。
【００４１】
そこで、以下はこうした磁気損失材料が研究開発されるまでの技術的背景を説明する。本発明者等は、本願出願以前に高周波帯域で磁気損失の大きな特性の複合磁性体を提案し、これを不要輻射源の近傍に配置することにより、半導体能動素子に代表される電子部品から発生する不要輻射を効果的に抑制する方法を見い出している。
【００４２】
このような磁性体の磁気損失を利用した不要輻射減衰の作用については、最近の研究から不要輻射源となっている電子部品の電子回路に対して等価的な抵抗成分が付与されるためであることが判っている。ここで、等価的な抵抗成分の大きさは、磁性体の磁気損失項μ″の大きさに依存している。詳述すれば、電子回路に等価的に挿入される抵抗成分の大きさは、磁性体の面積が一定の場合には磁気損失項μ″と磁性体の厚さとに略比例する。従って、一層小さな，或いは薄い磁性体で所望の不要輻射減衰を得るためには、一層大きな磁気損失項μ″が必要になる。例えば半導体集積回路素子のモールド内部のような微小領域で磁気損失体を用いて不要輻射対策を行うためには、磁気損失項μ″が極めて大きな値である必要があり、従来の磁気損失材料に比べて格段に大きな磁気損失項μ″を有する磁性体が求められる。
【００４３】
本発明者等はスパッタリング法，或いは蒸着法による軟磁性体の成膜研究過程において、微小な磁性金属粒子がセラミックスのような非磁性体中に均質に分散されて成るグラニュラー磁性体の優れた透磁率特性に着目し、磁性金属粒子及びそれを囲う非磁性体の微細構造を研究した結果、グラニュラー磁性体中に占める磁性金属粒子の濃度が特定の範囲にある場合に高周波領域において優れた磁気損失特性が得られることを見い出した。
【００４４】
図４は、Ｍ−Ｘ−Ｙ系のグラニュラー磁性体の基本構造を模式的に示したものである。Ｍ−Ｘ−Ｙ系（但し、ここでの組成分ＭはＦｅ，Ｃｏ，Ｎｉの少なくとも一種、組成分ＹはＦ，Ｎ，Ｏの少なくとも一種、組成分Ｘは組成分Ｍ及び組成分Ｙに含まれる元素以外の元素の少なくとも一種とする）の組成を有するグラニュラー磁性体については、これまでに多くの研究がなされ、低損失で大きな飽和磁化を有することが知られている。このＭ−Ｘ−Ｙ系のグラニュラー磁性体において、飽和磁化の大きさは、組成分Ｍ１１の占める体積率に依存するので、大きな飽和磁化を得るためには、組成分Ｍ１１の比率を高くする必要がある。このため、高周波インダクタ素子，或いはトランス等の磁芯として用いるような一般的な用途の場合、Ｍ−Ｘ−Ｙ系のグラニュラー磁性体中の組成分Ｍ１１の割合は、組成分Ｍ１１のみからなるバルク金属磁性体の飽和磁化の概ね８０％以上の飽和磁化が得られる範囲に限られていた。
【００４５】
そこで、本発明者等はＭ−Ｘ−Ｙ系のグラニュラー磁性体において、組成分Ｍ１１の占める割合を広い範囲で検討した結果、何れの場合であっても磁性金属が特定濃度の範囲にあるときに高周波領域で大きな磁気損失を示すことを見い出した。
【００４６】
一般に、組成分Ｍ１１の比率が組成分Ｍ１１のみからなるバルク金属磁性体の飽和磁化に対して８０％以上の飽和磁化を示すような最も高い領域は、従来より盛んに研究されている高飽和磁化において低損失なＭ−Ｘ−Ｙ系のグラニュラー磁性体の領域である。この領域にあるグラニュラー磁性体材料は、透磁率特性における実数部μ′並びに飽和磁化の値が大きいため、上述したように高周波インダクタのような高周波マイクロ磁気デバイスに用いられるが、電気抵抗を左右する組成分Ｘ−Ｙ１２の占める割合が少ないので、電気抵抗率が小さい。このため、膜厚が厚くなると高周波領域での渦電流損失の発生に伴って高周波での透磁率μが劣化するので、ノイズ対策に用いるような比較的厚い磁性膜には不向きとなっている。
【００４７】
これに対し、組成分Ｍ１１の比率が、組成分Ｍ１１のみからなるバルク金属磁性体の飽和磁化の８０％以下で６０％以上となる飽和磁化を示す領域は、電気抵抗率が概ね１００μΩ・ｃｍ以上と比較的大きいため、磁性体材料の厚さが数μｍ程度あっても渦電流による損失が少なく、磁気損失は殆ど自然共鳴による損失となる。このため、磁気損失項μ″の周波数分散幅が狭くなるので、挟帯域な周波数範囲でのノイズ対策（高周波電流抑制）に適している。組成分Ｍ１１の比率が組成分Ｍ１１のみからなるバルク金属磁性体の飽和磁化の６０％以下で３５％以上の飽和磁化を示す領域は、電気抵抗率が概ね５００μΩ・ｃｍ以上と更に大きいために、渦電流による損失は極めて小さく、組成分Ｍ１１間の磁気的な相互作用が小さくなることでスピンの熱擾乱が大きくなり、自然共鳴の生じる周波数に揺らぎが生じ、その結果として磁気損失項μ″は広い範囲で大きな値を示すようになる。従って、こうした適性な組成領域であれば広帯域な高周波電流の抑制に有効となる。因みに、組成分Ｍ１１の比率が適性な組成領域よりも更に小さな領域は、組成分Ｍ１１間の磁気的相互作用が殆ど生じなくなるので超常磁性となる。
【００４８】
ところで、磁気損失材料を電子回路の直近に配設して高周波電流を抑制する際の材料設計の目安は、磁気損失項μ″と磁気損失材料の厚さδとの積μ″・δで与えられ、数１００ＭＨｚの周波数の高周波電流に対して効果的な抑制を得るには、概ねμ″・δ≧１０００（μｍ）が必要となる。従って、μ″＝１０００の磁気損失材料では１μｍ以上の厚さが必要になり、渦電流損失の生じ易い低電気抵抗な材料は好ましくなく、電気抵抗率が１００μΩ・ｃｍ以上となるような上述した適性な組成領域（組成分Ｍ１１の比率が組成分Ｍ１１のみからなるバルク金属磁性体の飽和磁化の８０％以下となる飽和磁化を示し、且つ超常磁性の発現しない領域であり、組成分Ｍ１１のみからなるバルク金属磁性体の飽和磁化に対して３５％以上の飽和磁化を示す領域）が適している。
【００４９】
以下は、上述した各実施例の高周波電流抑制体３，３′，３″やシート状高周波電流抑制体７を得るときに必要とされる材料であるグラニュラー状の磁気損失材料をスパッタリング法により異なる条件で幾つかの試料として製造する工程を具体的に説明する。但し、各試料の作製に際しては、図５（ａ）に示されるようなスパッタリング法適用型試料作製装置を用いている。このスパッタリング法適用型試料作製装置は、ガス供給装置２２及び真空ポンプ２７が結合された真空容器（チャンバ）１８内にシャッタ２１を挟んで基板２３と組成分Ｘ−Ｙ，或いは組成分Ｘから成るチップ２４を所定の間隔で配備された組成分Ｍから成るターゲット２５とが対向して配備され、チップ２４及びターゲット２５の支持部側に接地接続された高周波電源装置（ＲＦ）２６が接続されて成っている。
【００５０】
（試料１）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１２０個のＡｌ2 Ｏ3 チップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによって上述したグラニュラー磁性薄膜による試料１を得た。
【００５１】
この試料１を蛍光Ｘ線分析したところ、Ｆｅ72Ａｌ11Ｏ17の組成を有し、膜厚は２．０μｍ、直流抵抗率は５３０μΩ・ｃｍ、異方性磁界Ｈk は１４２２Ａ／ｍであり、飽和磁化Ｍs は１．６８Ｔ（テスラ）、複素透磁率特性上で磁気損失項μ″にあっての最大値μ″max に対して５０％以上となる周波数帯域をその中心周波数で規格化した半幅分相当の半幅値μ″50（以下も同様であるとする）は１４８％であり、その飽和磁化Ｍs （Ｍ−Ｘ−Ｙ）と組成分Ｍのみから成る金属磁性体の飽和磁化Ｍs （Ｍ）との比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％（以下も同様であるとする）は７２．２％であった。
【００５２】
又、試料１の磁気損失特性を検証するために周波数ｆに対する透磁率μ特性を短冊状に加工した検出コイルに試料１を挿入してバイアス磁場を印加しながらインピーダンスを測定することにより行い、この結果に基づいて周波数ｆに対する磁気損失項μ″特性（複素透磁率特性）を得た。
【００５３】
図６は、この試料１の周波数ｆ（ＭＨｚ）に対する磁気損失項μ″特性（複素透磁率特性）を示したものである。図６からは、試料１の磁気損失項μ″の場合、分散がやや急峻でピーク値が非常に大きくなっており、共鳴周波数も７００ＭＨｚ付近と高くなっていることが判る。
【００５４】
（試料２）
ここでは、上述した試料１を作製した場合と比べてＡｌ2 Ｏ3 チップの数を１５０個に代えた以外は全く同様な条件並びに手順でグラニュラー磁性薄膜による試料２を得た。
【００５５】
この試料２を蛍光Ｘ線分析したところ、Ｆｅ44Ａｌ22Ｏ34の組成を有し、膜厚は１．２μｍ、直流抵抗率は２４００μΩ・ｃｍ、異方性磁界Ｈk は９４８０Ａ／ｍであり、飽和磁化Ｍs は０．９６Ｔ、半幅値μ″50は１８１％であり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は４４．５％であった。
【００５６】
図７は、試料２の周波数ｆ（ＭＨｚ）に対する磁気損失項μ″特性（複素透磁率特性）を示したものである。図７からは、試料２の磁気損失項μ″の場合、熱擾乱のために分散がなだらかになって広帯域に拡がり、試料１の場合と同様にピーク値が大きな値となっているが、試料１の場合と比べて直流抵抗率の値が非常に大きくなっており、共鳴周波数も１ＧＨｚ付近にピークがあって優れた高周波数特性を示していることが判る。
【００５７】
（試料３）
ここでは、上述した試料１を作製した場合と比べてＡｌ2 Ｏ3 チップの数を９０個に代えた以外は全く同様な条件並びに手順でグラニュラー磁性薄膜による第１の比較試料となる試料３を得た。
【００５８】
この試料３を蛍光Ｘ線分析したところ、Ｆｅ86Ａｌ 6 Ｏ8 の組成を有し、膜厚は１．２μｍ、直流抵抗率は７４μΩ・ｃｍ、異方性磁界Ｈk は１７３８Ａ／ｍであり、飽和磁化Ｍs は１．８８Ｔ、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は８５．７％であった。
【００５９】
図８は、試料３（第１の比較試料）の周波数ｆ（ＭＨｚ）に対する磁気損失項μ″特性（複素透磁率特性）を示したものである。図８からは、第１の比較試料（試料３）の磁気損失項μ″の場合、飽和磁化が大きいことを反映してピークが大きな値を示しているが、抵抗値が低いために周波数の増加に伴って渦電流損失が発生し、これにより低周波数領域から磁気損失特性の劣化を生じており、試料１，２と比べて高周波での特性が悪くなっていることが判る。
【００６０】
（試料４）
ここでは、上述した試料１を作製した場合と比べてＡｌ2 Ｏ3 チップの数を２００個に代えた以外は全く同様な条件並びに手順でグラニュラー磁性薄膜による第２の比較試料となる試料４を得た。
【００６１】
この試料４を蛍光Ｘ線分析したところ、Ｆｅ19Ａｌ34Ｏ47の組成を有し、膜厚は１．３μｍ、直流抵抗率は１０５００μΩ・ｃｍ、磁気特性は超常磁性的な振る舞いを示した。
【００６２】
この試料４（第２の比較試料）においても、周波数ｆに対する磁気損失項μ″特性（複素透磁率特性）を得ようと試みたが、試料４の場合には酸化物層の割合が大きいために抵抗値が非常に大きくなっている反面、磁性を担う相が少なくて磁性粒子間の磁気的相互作用も極めて小さくなっているため、結果として超常磁性的な振る舞いを示し、観測できないことが判った。
【００６３】
これらの結果より、試料１，２のグラニュラー磁性薄膜による磁性体は、高周波領域のみの狭帯域において非常に大きな磁気損失特性を示し、高周波電流抑制体として極めて有効であることが判る。
【００６４】
（試料５）
ここでは、ガス供給装置２２により真空容器１８内へＡｒ＋Ｎ2 ガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒ＋Ｎ2 ガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１２０個のＡｌチップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、反応性スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによって上述した組成とは異なるグラニュラー磁性薄膜による試料５を得た。
【００６５】
この試料５の寸法並びに磁気特性を調べたところ、膜厚は１．５μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は５１．９％であり、磁気損失項μ″の最大値μ″max は５２０であり、その最大値μ″max ＝５２０での周波数ｆ（μ″max ）は８３０ＭＨｚであり、半幅値μ″50は１７５％であることが判った。
【００６６】
（試料６）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１３０個のＡｌ2 Ｏ3 チップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料６を得た。
【００６７】
この試料６の寸法並びに磁気特性を調べたところ、膜厚は１．１μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は６４．７％であり、磁気損失項μ″の最大値μ″max は８５０であり、その最大値μ″max ＝８５０での周波数ｆ（μ″max ）は８００ＭＨｚであり、半幅値μ″50は１５７％であることが判った。
【００６８】
（試料７）
ここでは、ガス供給装置２２により真空容器１８内へＮ2 分圧を１０％とするＡｒ＋Ｎ2 ガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒ＋Ｎ2 ガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＣｏ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１７０個のＡｌチップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、反応性スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料７を得た。
【００６９】
この試料７の寸法並びに磁気特性を調べたところ、膜厚は１．２μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は３７．２％であり、磁気損失項μ″の最大値μ″max は３５０であり、その最大値μ″max ＝３５０での周波数ｆ（μ″max ）は１ＧＨｚであり、半幅値μ″50は１９１％であることが判った。
【００７０】
（試料８）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＮｉ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１４０個のＡｌ2 Ｏ3 チップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料８を得た。
【００７１】
この試料８の寸法並びに磁気特性を調べたところ、膜厚は１．７μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は５８．２％であり、磁気損失項μ″の最大値μ″max は２８０であり、その最大値μ″max ＝２８０での周波数ｆ（μ″max ）は２４０ＭＨｚであり、半幅値μ″50は１６９％であることが判った。
【００７２】
（試料９）
ここでは、ガス供給装置２２により真空容器１８内へＮ2 分圧を１０％とするＡｒ＋Ｎ2 ガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒ＋Ｎ2 ガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＮｉ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１００個のＡｌチップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、反応性スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料９を得た。
【００７３】
この試料９の寸法並びに磁気特性を調べたところ、膜厚は１．３μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は７６．２％であり、磁気損失項μ″の最大値μ″max は４１０であり、その最大値μ″max ＝４１０での周波数ｆ（μ″max ）は１７０ＭＨｚであり、半幅値μ″50は１５８％であることが判った。
【００７４】
（試料１０）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１５０個のＴｉＯ3 チップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料１０を得た。
【００７５】
この試料１０の寸法並びに磁気特性を調べたところ、膜厚は１．４μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は４３．６％であり、磁気損失項μ″の最大値μ″max は９２０であり、その最大値μ″max ＝９２０での周波数ｆ（μ″max ）は１．５ＧＨｚであり、半幅値μ″50は１８８％であることが判った。
【００７６】
（試料１１）
ここでは、ガス供給装置２２により真空容器１８内へＯ2 分圧を１５％とするＡｒ＋Ｏ2 ガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒ＋Ｏ2 ガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１３０個のＳｉチップを配備した上で高周波周波数電源装置２６により高周波電源を供給した条件下において、反応性スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料１１を得た。
【００７７】
この試料１１の寸法並びに磁気特性を調べたところ、膜厚は１．５μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は５５．２％であり、磁気損失項μ″の最大値μ″max は９２０であり、その最大値μ″max ＝９２０での周波数ｆ（μ″max ）は１．２ＧＨｚであり、半幅値μ″50は１８２％であることが判った。
【００７８】
（試料１２）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１００個のＨｆＯ3 チップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料１２を得た。
【００７９】
この試料１２の寸法並びに磁気特性を調べたところ、膜厚は１．８μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は７７．４％であり、磁気損失項μ″の最大値μ″max は１８００であり、その最大値μ″max ＝１８００での周波数ｆ（μ″max ）は４５０ＭＨｚであり、半幅値μ″50は１７１％であることが判った。
【００８０】
（試料１３）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１３０個のＢＮチップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料１３を得た。
【００８１】
この試料１３の寸法並びに磁気特性を調べたところ、膜厚は１．９μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は５９．３％であり、磁気損失項μ″の最大値μ″max は９５０であり、その最大値μ″max ＝９５０での周波数ｆ（μ″max ）は６８０ＭＨｚであり、半幅値μ″50は１８５％であることが判った。
【００８２】
（試料１４）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ50Ｃｏ50製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１３０個のＡｌ2 Ｏ3 チップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料１４を得た。
【００８３】
この試料１４の寸法並びに磁気特性を調べたところ、膜厚は１．６μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍｓ（Ｍ）｝×１００％は５９．３％であり、磁気損失項μ″の最大値μ″max は７２０であり、その最大値μ″max ＝７２０での周波数ｆ（μ″max ）は１．１ＧＨｚであり、半幅値μ″50は１８０％であることが判った。
【００８４】
次に、グラニュラー状の磁気損失材料を蒸着法により試料として製造する工程を具体的に説明する。但し、各試料の作製に際しては、図５（ｂ）に示されるような蒸着法適用型試料作製装置を用いている。この蒸着法適用型試料作製装置は、ガス供給装置２２及び真空ポンプ２７が結合された真空容器（チャンバ）１９内にシャッタ２１を挟んで基板２３と組成分Ｘ−Ｙの合金母材が充填された坩堝２８とが対向して配備されて成っている。
【００８５】
（試料１５）
ここでは、ガス供給装置２２により真空容器１８内へ酸素を流量３．０ｓｃｃｍで供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ちながら坩堝２８に充填されたＦｅ70Ａｌ30合金母材が溶解されて酸素に晒される条件下において、蒸着法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料１５を得た。
【００８６】
この試料１５の寸法並びに磁気特性を調べたところ、膜厚は１．１μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は４１．８％であり、磁気損失項μ″の最大値μ″max は５９０であり、その最大値μ″max ＝５９０での周波数ｆ（μ″max ）は５２０ＭＨｚであり、半幅値μ″50は１９０％であることが判った。
【００８７】
上述した各試料１〜１５のうちの比較試料とした試料３，４以外のものは、何れも電子部品における高周波電流対策に用いる材料として有効である。尚、各試料１〜１５は、スパッタリング法又は真空蒸着法により製造した例を示したが、上述したようにイオンビーム蒸着法やガス・デポジション法等の他の製法によっても良く、磁気損失材料が均一に実現できる方法であれば、製法は限定されない。又、各試料１〜１５を成膜後に真空磁場中で熱処理を施して得るものとして説明したが、アズ・デポジションの膜で同等な性能が得られる組成，或いは成膜法であれば成膜後処理は説明した場合に限定されない。
【００８８】
次に、各試料１〜１５のうちの一例として、図６に示した複素数透磁率特性を有し、膜厚が２．０μｍで一辺が２０ｍｍの正方形を成した試料１（半幅値μ″50＝１４８％のもの）の場合、磁気損失項μ″の最大値μ″max が７００ＭＨｚ付近で約１８００であったが、これに対して別な従来技術に係る比較試料として用意した偏平状センダスト粉末及びポリマーから成る同面積で同様な形状の複合磁性体シートによる比較試料（半幅値μ″50＝１９６％のもの）の場合、磁気損失項μ″の最大値μ″max が７００ＭＨｚ付近で約３．０であった。
【００８９】
この結果、試料１の磁気損失項μ″は準マイクロ波帯に分散を示し、その大きさは７００ＭＨｚ付近で最大値μ″max が約１８００であり、同じ帯域に磁気損失項μ″の分散を示す比較試料の最大値μ″max に比べて６００倍程も大きくなっており、しかも半幅値μ″50の中心周波数に対する比率が比較試料に比べて小さく、狭帯域であることが判る。
【００９０】
更に、図９に示すような高周波電流抑制効果測定装置３０を用いて試料１と比較試料（複合磁性体シート）とにおける高周波電流抑制効果を検証実験した。但し、高周波電流抑制効果測定装置３０は、線路長が７５ｍｍで特性インピーダンスＺｃ＝５０Ωのマイクロストリップ線路３１の長手方向の両側にマイクロストリップ線路３１と図示されないネットワークアナライザ（ＨＰ８７５３Ｄ）とを接続するための同軸線路３２を配備した上でマイクロストリップ線路３１の試料配置部３１ａの真上に磁性体試料３３を配置することにより、２ポート間の伝送特性（透磁率特性）を測定可能なものである。
【００９１】
この高周波電流抑制効果測定装置３０の構成のように、伝送路の直近に磁気損失材料を配置して伝送路に等価的な抵抗成分を付与することで高周波電流を抑制する場合において、高周波電流の抑制効果の大きさは磁気損失項μ″の大きさと磁性体の厚さδとの積μ″・δにほぼ比例すると考えられるので、試料１と比較試料（複合磁性体シート）との抑制効果の比較に際しては、積μ″・δの値が同じオーダーとなる様に比較試料では磁気損失項μ″を約３とし、磁性体の厚さδを１．０ｍｍとした。
【００９２】
図１０は、高周波電流抑制効果測定装置３０により試料磁性体の高周波電流抑制効果を測定した結果を示す周波数ｆ（ＭＨｚ）に対する伝送Ｓ21（ｄＢ）特性を示したものであり、同図（ａ）は試料１に関するもの，同図（ｂ）は従来技術による比較試料（複合磁性体シート）に関するものである。
【００９３】
図１０（ａ），（ｂ）からは、試料１の伝送Ｓ21特性の場合、１００ＭＨｚ以上から減少し、２ＧＨｚ近くで−１０ｄＢの極小値を示した後に増加しているのに対し、比較試料の伝送Ｓ21特性の場合、数１００ＭＨｚから単調に減少し、３ＧＨｚで約−１０ｄＢを示しており、これらの結果により伝送Ｓ21特性が何れも磁性体の磁気損失項μ″の分散に依存すると共に、抑制効果の大きさが上述した積μ″・δに依存することが判る。
【００９４】
ところで、試料１や比較試料のような磁性体は、図１１に示されるように、寸法がｌであって、透磁率μ，誘電率εの分布定数線路として構成されるものとみなした場合、単位長さ（Δｌ）当たりの等価回路定数として直列接続された形態のインダクタンスΔＬ，抵抗ΔＲ、並びにこれらと接地線との間に介在される静電容量ΔＣ，コンダクタンスΔＧ（抵抗ΔＲの逆数）を有するが、これらを伝送Ｓ21特性に基づいて試料寸法ｌに換算した場合、等価回路定数としてインダクタンスＬ，抵抗Ｒ、並びに静電容量Ｃ，コンダクタンスＧ（抵抗Ｒの逆数）を有する等価回路として構成される。
【００９５】
ここでの高周波電流の抑制効果の検討のように、磁性体をマイクロストリップ線路３１上に配置した場合、伝送Ｓ21特性の変化は等価回路において主にインダクタンスＬに対して直列に付加される抵抗Ｒの成分によるものであることから、抵抗Ｒの値を求めてその周波数依存性を調べることができる。
【００９６】
図１２は、図１０に示した伝送Ｓ21特性において図１１に示した等価回路のインダクタンスＬに対して直列に付加される抵抗Ｒの値に基づいて算出した周波数ｆに対する抵抗値Ｒ（Ω）特性を示したもので、同図（ａ）は試料１に関するもの，同図（ｂ）は従来技術による比較試料（複合磁性体シート）に関するものである。
【００９７】
図１２（ａ），（ｂ）からは、抵抗値Ｒは何れの場合も準マイクロ波帯の領域で単調に増加し、３ＧＨｚでは数１０Ωとなり、その周波数依存性は何れも１ＧＨｚ付近に極大を持った磁気損失項μ″の周波数分散とは異なる傾向になっていることが判る。これは上述した積μ″・δに加えて波長に対する試料寸法の比率が単調増加することを反映している結果と考えられる。
【００９８】
以上の結果から、準マイクロ波帯に磁気損失項μ″分散を示す試料は、厚さが約５００倍の比較試料（複合磁性体シート）と同等の高周波電流抑制効果を示すため、１ＧＨｚに近い高速クロックで動作するような半導体能動素子等の電子部品における高周波電流対策へ適用することが有効であるとできる。
【００９９】
【発明の効果】
以上に述べた通り、本発明の高周波電流抑制型電子部品によれば、電子部品に備えられる所定数の端子のうちの一部又は全体に対して端子自体に流れる高周波電流を減衰させる高周波電流抑制体を設けるか、或いは所定数の端子自体のうちの一部又は全体を同様な高周波電流抑制体としているので、電子部品を数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用しても、高周波電流抑制体が高周波電流を十分に減衰させることにより、電磁干渉の発生を防止してその悪影響を除去することができるようになる。従って、特に電子部品として将来的に一層高周波数を用いて高速動作させる傾向がある半導体能動素子であり、しかも高集積化，実装に際しての高密度化が回避されない半導体集積回路素子（ＩＣ）や半導体大規模集積回路素子（ＬＳＩ）、或いはマイクロプロセッサ（ＭＰＵ），中央演算処理装置（ＣＰＵ），画像プロセッサ算術論理演算装置（ＩＰＡＬＵ）等に代表される論理回路素子の端子を対象にして高周波電流抑制体を設ければ、有効に高周波電流抑制対策（電磁干渉対策）を計り得るようになる。
【図面の簡単な説明】
【図１】本発明の高周波電流抑制型電子部品の一実施例に係る半導体集積回路素子１の基本構成を示したものであり、（ａ）はプリント配線回路基板に実装された状態での一部を透視した斜視図に関するもの，（ｂ）は要部を拡大して一部を断面にした側面図に関するものである。
【図２】本発明の高周波電流抑制型電子部品の他の実施例に係る半導体集積回路素子の基本構成をプリント配線回路基板に実装された状態で要部を拡大して一部を断面にして示した側面図であり、（ａ）は半導体集積回路素子の端子に設けられる高周波電流抑制体の形態を変えた場合に関するもの，（ｂ）は半導体集積回路素子の端子自体の形態を変えた場合に関するものである。
【図３】本発明の高周波電流抑制型電子部品の別の実施例に係る半導体集積回路素子の基本構成を示したものであり、（ａ）はプリント配線回路基板に実装された状態での一部を透視した斜視図に関するもの，（ｂ）は要部を拡大して一部を断面にした側面図に関するものである。
【図４】図１〜図３に示す半導体集積回路素子に用いられた高周波電流抑制体材料であるグラニュラー磁性体の基本構造を模式的に示したものである。
【図５】図４により説明したグラニュラー磁性体の試料を作製するために用いられる置の基本構成を示したものであり、（ａ）はスパッタリング法適用型試料作製装置に関するもの，（ｂ）は蒸着法適用型試料作製装置に関するものである。
【図６】図５（ａ）に示すスパッタリング法適用型試料作製装置を用いて作製した試料１の周波数に対する磁気損失項特性（複素透磁率特性）を示したものである。
【図７】図５（ａ）に示すスパッタリング法適用型試料作製装置を用いて作製した試料２の周波数に対する磁気損失項特性（複素透磁率特性）を示したものである。
【図８】図５（ａ）に示すスパッタリング法適用型試料作製装置を用いて作製した試料３（第１の比較試料）の周波数に対する磁気損失項特性（複素透磁率特性）を示したものである。
【図９】図５（ａ）に示すスパッタリング法適用型試料作製装置並びに図５（ｂ）に示す蒸着法適用型試料作製装置を用いて作製した各試料の高周波電流抑制効果を測定するための高周波電流抑制効果測定装置の基本構成を示した斜視図である。
【図１０】図９に示した高周波電流抑制効果測定装置により試料磁性体の高周波電流抑制効果を測定した結果を示す周波数に対する伝送特性を示したものであり、（ａ）は試料１に関するもの，（ｂ）は従来技術による比較試料（複合磁性体シート）に関するものである。
【図１１】図１０（ａ）に示した試料１並びに図１０（ｂ）に示した比較試料を含む磁性体の伝送特性を等価回路として模式的に示したものである。
【図１２】図１０に示した伝送特性において図１１に示した等価回路のインダクタンスに対して直列に付加される抵抗に基づいて算出した周波数に対する抵抗値特性を示したものであり、（ａ）は試料１に関するもの，（ｂ）は従来技術による比較試料（複合磁性体シート）に関するものである。
【符号の説明】
１，１′，１″ 半導体集積回路（ＩＣ）
２，２′，２″ 端子
２ａ 端子露出部
３，３′，３″ 高周波電流抑制体
４ プリント配線回路基板
５ 導電性パターン
６ 半田
７ シート状高周波電流抑制体
１１ 組成分Ｍ
１２ 組成分Ｘ−Ｙ
１８，１９ 真空容器（チャンバ）
２１ シャッタ
２２ ガス供給装置
２３ 基板
２４ チップ
２５ ターゲット
２６ 高周波電源装置（ＲＦ）
２７ 真空ポンプ
２８ 坩堝
３０ 高周波電流抑制効果測定装置
３１ マイクロストリップ線路
３１ａ 試料配置部
３２ 同軸線路
３３ 磁性体試料
【発明の属する技術分野】
本発明は、主として高速動作する半導体集積回路素子（ＩＣ），半導体大規模集積回路素子（ＬＳＩ），論理回路素子等の半導体能動素子に代表される所定数の端子を有する回路基板実装用電子部品であって、詳しくは使用時に端子に流れる高周波電流を減衰させる機能を備えた高周波電流抑制型電子部品に関する。
【０００２】
【従来の技術】
近年、電子情報通信分野での電子機器や情報処理装置等に搭載され、且つ導電性パターンが配備されたプリント配線回路基板に実装される電子部品には、例えばランダムアクセスメモリ（ＲＡＭ）やリードオンリーメモリ（ＲＯＭ）等に代表される半導体記憶装置、或いはマイクロプロセッサ（ＭＰＵ），中央演算処理装置（ＣＰＵ），画像プロセッサ算術論理演算装置（ＩＰＡＬＵ）等に代表される論理回路素子を含む多種多用な半導体能動素子が用いられている。
【０００３】
これらの半導体能動素子は、製品化に際して一般に高い周波数で使用して高速動作を行わせるために回路レイアウトに従って大規模な集積化を行って信号処理用に供される所定数の端子（通常リードフレームと呼ばれる）を持たせた上で半導体集積回路素子（ＩＣ）や半導体大規模集積回路素子（ＬＳＩ）のチップとして構成されている。
【０００４】
一方、こうした半導体能動素子では、演算速度や信号処理速度が日進月歩の勢いで高速化されており、一層高集積化した上で高速動作を行わせるために規格上において数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用されている。
【０００５】
【発明が解決しようとする課題】
上述した半導体能動素子に代表される電子部品の場合、高速動作を行わせるために数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用すると、端子を流れる電気信号が高周波（高調波）電流となり、この高周波電流が部品間，端子を含む信号経路間，或いは電子部品が搭載される機器・装置間に伝導することがある。こうした高周波電流は、部品（回路素子）内での動作処理に悪影響を及ぼして誤動作を起こしたり、或いは基本性能を劣化させる等、電磁干渉の要因となるため、除去される必要があるが、現状では電子部品において高周波電流対策が十分に配慮されていないため、高周波電流が原因となる電磁干渉の発生を防止することができないという問題がある。
【０００６】
本発明は、このような問題点を解決すべくなされたもので、その技術的課題は、数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用されても高周波電流を十分に抑制して電磁干渉の発生を防止できる高周波電流抑制型電子部品を提供することにある。
【０００７】
【課題を解決するための手段】
本発明によれば、信号処理用に供される所定数の端子を備えた電子部品において、前記所定数の端子のうちの一部又は全部には、該端子自体に流れる数十MHｚ〜数GHｚ帯域の高周波電流を減衰させる高周波電流抑制体が厚さ０．３〜２０μmの範囲で設けられ、前記高周波電流抑制体は組成分M（但し、MはFe、Co、Niの少なくとも一種とする）、Y（但し、YはF、N、Oの少なくとも一種とする）、及びX（但し、XはC、B、Si、Al、Mg、Ti、Zn、Hf、Sr、Nb、Taの少なくとも一種とする）の混在物によるM-X-Y系の磁気損失材料であって、尚かつ、前記磁気損失材料の飽和磁化が、前記組成分Mのみからなるバルク金属磁性体の飽和磁化の80％以下で60％以上の範囲となるよう、前記組成分Mの比率が定められており、更に、前記組成分Mが、前記組成分X及び前記組成分Yによる化合物のマトリックス中に分散されたグラニュラー状の形態で存在しており、透磁率特性における実数部μ'に対する虚数部μ"を周波数との関係で示した複素透磁率特性上で該虚数部μ"の最大値μ"maxが周波数１００MHｚ〜１０GHｚの帯域範囲に存在していることを特徴とする高周波電流抑制型電子部品が得られる。
【０００８】
この高周波電流抑制型電子部品において、高周波電流抑制体は、高周波電流抑制体は、所定数の端子のうちの一部又は全部の表面に対して少なくとも電子部品を実装するための回路基板に実装される実装部分、並びに該回路基板に配備された導電性パターンに対する接続部分を含む端部を除いた箇所に設けられたこと、更に、高周波電流抑制体は、少なくとも電子部品を実装するための回路基板に実装される実装部分の近傍が数十ＭＨｚ未満の使用周波数帯域で導電性を示すことは好ましい。
【０００９】
又、本発明によれば、上記何れか一つの高周波電流抑制型電子部品において、高周波電流抑制体は、スパッタリング法により所定数の端子のうちの一部又は全部の表面上に成膜された高周波電流抑制型電子部品、或いは高周波電流抑制体は、蒸着法により所定数の端子のうちの一部又は全部の表面上に成膜された高周波電流抑制型電子部品が得られる。
【００１０】
更に、本発明によれば、上記何れかの高周波電流抑制型電子部品において、高周波電流抑制体は、予め所定数の端子の作製工程に際して用いられる金属性母材板上の一部又は全体に成膜されて成ること、或いは高周波電流抑制体は、所定数の端子の作製工程に際して用いられる金属性母材板を切り出して該所定数の端子として形成されたもののうちの一部又は全部の表面上に成膜されて成ることはそれぞれ好ましい。
【００１１】
一方、本発明によれば、信号処理用に供される所定数の端子を備えた電子部品において、前記所定数の端子のうちの一部又は全部は、該端子自体に流れる数十MHｚ〜数GHｚ帯域の高周波電流を減衰させる、厚さが０．３〜２０μmの範囲の高周波電流抑制体から成り、前記高周波電流抑制体は組成分M（但し、MはFe、Co、Niの少なくとも一種とする）、Y（但し、YはF、N、Oの少なくとも一種とする）、及びX（但し、XはC、B、Si、Al、Mg、Ti、Zn、Hf、Sr、Nb、Taの少なくとも一種とする）の混在物によるM-X-Y系の磁気損失材料であって、尚かつ、前記磁気損失材料の飽和磁化が、前記組成分Mのみからなるバルク金属磁性体の飽和磁化の80％以下で60％以上の範囲となるよう、前記組成分Mの比率が定められており、更に、前記組成分Mが、前記組成分X及び前記組成分Yによる化合物のマトリックス中に分散されたグラニュラー状の形態で存在しており、透磁率特性における実数部μ'に対する虚数部μ"を周波数との関係で示した複素透磁率特性上で該虚数部μ"の最大値μ"maxが周波数１００MHｚ〜１０GHｚの帯域範囲に存在していることを特徴とする高周波電流抑制型電子部品が得られる。
【００１２】
この高周波電流抑制型電子部品において、高周波電流抑制体はスパッタリング法により作製されたこと、或いは高周波電流抑制体は蒸着法により作製されたことはそれぞれ好ましい。
【００１３】
これらの何れか一つの高周波電流抑制型電子部品において、高周波電流抑制体は、薄膜磁性体であることが好ましい。
【００１５】
この高周波電流抑制型電子部品において、磁気損失材料は、直流電気抵抗率が１００〜７００（μΩ・ｃｍ）の範囲にあることが好ましい。
【００１８】
加えて、本発明によれば、上記何れか一つの高周波電流抑制型電子部品において、磁気損失材料は、グラニュラー状の形態を有する粒子の平均粒子径が１〜４０（ｎｍ）の範囲にあることは好ましい。
【００１９】
又、本発明によれば、上記何れか一つの高周波電流抑制型電子部品において、磁気損失材料は、異方性磁界が４７４００Ａ／ｍ以下である高周波電流抑制型電子部品が得られる。
【００２０】
更に、本発明によれば、上記何れか一つの高周波電流抑制型電子部品において、Ｍ−Ｘ−Ｙ系はＦｅ−Ａｌ−Ｏ系である高周波電流抑制型電子部品か、或いはＭ−Ｘ−Ｙ系はＦｅ−Ｓｉ−Ｏ系である高周波電流抑制型電子部品が得られる。
【００２１】
加えて、本発明によれば、上記何れか一つの高周波電流抑制型電子部品において、電子部品は、高い周波数帯域で使用されて高速動作する半導体能動素子であると共に、半導体集積回路素子，半導体大規模集積回路素子，及び論理回路素子の何れか一つである高周波電流抑制型電子部品が得られる。
【００２２】
【発明の実施の形態】
以下に実施例を挙げ、本発明の高周波電流抑制型電子部品について、図面を参照して詳細に説明する。
【００２３】
図１は、本発明の高周波電流抑制型電子部品の一実施例に係る半導体集積回路素子１の基本構成を示したもので、同図（ａ）はプリント配線回路基板４に実装された状態での一部を透視した斜視図に関するもの，同図（ｂ）は要部を拡大して一部を断面にした側面図に関するものである。
【００２４】
この半導体集積回路素子１は、高い周波数帯域で使用されて高速動作するもので、信号処理用に供される所定数の端子２には、それぞれ端子自体を流れる数十ＭＨｚ〜数ＧＨｚ帯域の高周波電流を減衰させる高周波電流抑制体３が設けられている。この高周波電流抑制体３は、厚さが０．３〜２０（μｍ）の範囲にある薄膜磁性体であって、各端子２の表面に対して半導体集積回路素子１を実装するためのプリント配線回路基板４に実装される実装部分、並びにプリント配線回路基板４に配備された導電性パターン５に対する接続部分を含む端部に及んで表面全体に設けられ、半導体集積回路素子１のプリント配線回路基板４への実装時に各端子２の先端部を半田６を用いてプリント配線回路基板４の実装面とは反対側に配備された導電性パターン５に接続することにより、実装部分の近傍が数十ＭＨｚ未満の使用周波数帯域で導電性を示すものとなっている。
【００２５】
このような半導体集積回路素子１では、各端子２の表面に対して数十ＭＨｚ未満の使用周波数帯域で導電性を示し、且つ各端子２に流れる数十ＭＨｚ〜数ＧＨｚ帯域の高周波電流を減衰させる高周波電流抑制体３が設けられた構成であるため、半導体集積回路素子１を数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用しても、高周波電流抑制体３が各端子２を流れる高周波電流を十分に減衰させることにより、電磁干渉の発生を防止してその悪影響を除去することができる。
【００２６】
ところで、この半導体集積回路素子１における所定数の端子２に設けられる高周波電流抑制体３の形態や所定数の端子２自体の形態を変え、例えば図２（ａ），（ｂ）に示されるような他の実施例に係る半導体集積回路素子１，１′のように異なる構成にすることもできる。
【００２７】
即ち、図２（ａ）を参照すれば、この半導体集積回路素子１の場合、基本構成上は一実施例のものと同じであるが、ここでは一実施例のものの構成と比べ、所定数の端子２′の表面にそれぞれ設けられた高周波電流抑制体３′がプリント配線回路基板４に実装される実装部分、並びにプリント配線回路基板４に配備された導電性パターン５に対する接続部分を含む端部を除いた箇所に設けられ、これにより露呈された端子露出部２ａが半田６を用いてプリント配線回路基板４の実装面とは反対側に配備された導電性パターン５に接続された構成となっている点が相違している。
【００２８】
又、図２（ｂ）を参照すれば、この半導体集積回路素子１′の場合、一実施例及び図２（ａ）の半導体集積回路素子１とは異なり、所定数の端子２″がプリント配線回路基板４の実装面側に配備された導電性パターン５に接続される構成となっており、その他の点は図２（ａ）の所定数の端子２′の場合と同様に、所定数の端子２″の表面にそれぞれ設けられた高周波電流抑制体３″がプリント配線回路基板４に実装される実装部分、並びにプリント配線回路基板４に配備された導電性パターン５に対する接続部分を含む端部を除いた箇所に設けられ、これにより露呈された端子露出部２ａが半田６を用いてプリント配線回路基板４の実装面側に配備された導電性パターン５に接続された構成となっている。
【００２９】
このような半導体集積回路素子１，１′においても、各端子２′，２″の表面に対して数十ＭＨｚ未満の使用周波数帯域で導電性を示し、且つ各端子２′，２″に流れる数十ＭＨｚ〜数ＧＨｚ帯域の高周波電流を減衰させる高周波電流抑制体３′，３″が設けられた構成であるため、半導体集積回路素子１，１′を数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用しても、高周波電流抑制体３′，３″が各端子２′，２″を流れる高周波電流を十分に減衰させることにより、電磁干渉の発生を防止してその悪影響を除去することができる。
【００３０】
何れにしても、高周波電流抑制体３，３′，３″は、厚さが０．３〜２０（μｍ）の範囲にあり、且つ全体が数十ＭＨｚ未満の使用周波数帯域で導電性を示す薄膜磁性体として端子２，２′，２″にスパッタリング法や蒸着法により成膜されて一体的に設けられている。
【００３１】
ここで、所定数の端子２，２′，２″の表面に対して高周波電流抑制体３，３′，３″を成膜する場合、予め所定数の端子２，２′，２″の作製工程に際して用いられる金属性母材板上に高周波電流抑制体３，３′，３″を成膜した上で金属性母材板を切り出すか、或いは金属性母材板を切り出して所定数の端子２，２′，２″として形成されたものの表面上に高周波電流抑制体３，３′，３″を成膜すれば良い。尚、図２（ａ）に示す高周波電流抑制体３′や図２（ｂ）に示す高周波電流抑制体３″の場合であれば、半導体集積回路素子１，１′をプリント配線回路基板４に実装した後に半導体集積回路素子１，１′本体と端子２′，２″の実装部分及び接続部分とをマスクにしてスパッタリング法や蒸着法により成膜することが可能である。何れにしても、高周波電流抑制体３，３′，３″の成膜に際しては、端子２，２′，２″の全体の表面を対象とする他、端子２，２′，２″の一部のものの表面を対象としても良く、上述したスパッタリング法や蒸着法の他、化学蒸着（ＣＶＤ）法，イオンビーム蒸着法，ガス・デポジション法，転写法等を適用することができる。
【００３２】
ところで、高周波電流抑制体３，３′，３″として適用可能な材料の一つは、組成分Ｍ（但し、ＭはＦｅ，Ｃｏ，Ｎｉの少なくとも一種とする），Ｙ（但し、ＹはＦ，Ｎ，Ｏの少なくとも一種とする），及びＸ（但し、ＸはＭ及びＹに含まれる元素以外の元素の少なくとも一種とする）の混在物によるＭ−Ｘ−Ｙ系の磁気損失材料であって、透磁率特性における実数部μ′に対する虚数部μ″を周波数との関係で示した複素透磁率特性上で虚数部μ″（磁気損失項とも呼ばれる）の最大値μ″max が周波数１００ＭＨｚ〜１０ＧＨｚの帯域範囲に存在し、且つ虚数部μ″にあっての最大値μ″max に対して５０％以上となる周波数帯域をその周波数帯域の中心周波数で規格化した半幅分相当の半幅値μ″50が２００％以内の挟帯域磁気損失材料である。但し、この場合の挟帯域磁気損失材料では、飽和磁化の大きさが組成分Ｍのみからなる金属磁性体の飽和磁化の８０〜６０（％）の範囲にあり、直流電気抵抗率が１００〜７００（μΩ・ｃｍ）の範囲にあるものとする。
【００３３】
又、高周波電流抑制体３，３′，３″として適用可能な材料のもう一つは、組成分Ｍ（但し、ＭはＦｅ，Ｃｏ，Ｎｉの少なくとも一種とする），Ｙ（但し、ＹはＦ，Ｎ，Ｏの少なくとも一種とする），及びＸ（但し、ＸはＭ及びＹに含まれる元素以外の元素の少なくとも一種とする）の混在物によるＭ−Ｘ−Ｙ系の磁気損失材料であって、透磁率特性における実数部μ′に対する虚数部μ″を周波数との関係で示した複素透磁率特性上で虚数部μ″の最大値μ″max が周波数１００ＭＨｚ〜１０ＧＨｚの帯域範囲に存在し、且つ虚数部μ″にあっての最大値μ″max に対して５０％以上となる周波数帯域をその周波数帯域の中心周波数で規格化した半幅分相当の半幅値μ″50が１５０％以上の広帯域磁気損失材料である。但し、この場合の広帯域磁気損失材料では、飽和磁化の大きさが組成分Ｍのみからなる金属磁性体の飽和磁化の６０〜３５（％）の範囲にあり、直流電気抵抗率が５００μΩ・ｃｍよりも大きい値のものとする。
【００３４】
更に、これらの高周波電流抑制体３，３′，３″として適用される挟帯域磁気損失材料や広帯域磁気損失材料は、何れも組成分ＸがＣ，Ｂ，Ｓｉ，Ａｌ，Ｍｇ，Ｔｉ，Ｚｎ，Ｈｆ，Ｓｒ，Ｎｂ，Ｔａ，及び希土類元素の少なくとも一種であり、組成分Ｍが組成分Ｘ及び組成分Ｙによる化合物のマトリックス中に分散されたグラニュラー状の形態で存在し、グラニュラー状の形態を有する粒子の平均粒子径が１〜４０（ｎｍ）の範囲にあって、異方性磁界が４７４００Ａ／ｍ以下のものとする。尚、挟帯域磁気損失材料や広帯域磁気損失材料のＭ−Ｘ−Ｙ系を具体的に限定すれば、Ｆｅ−Ａｌ−Ｏ系とするか、或いはＦｅ−Ｓｉ−Ｏ系とすることが好ましい。
【００３５】
図３は、本発明の高周波電流抑制型電子部品の別の実施例に係る半導体集積回路素子１″の基本構成を示したもので、同図（ａ）はプリント配線回路基板４に実装された状態での一部を透視した斜視図に関するもの，同図（ｂ）は要部を拡大して一部を断面にした側面図に関するものである。
【００３６】
この半導体集積回路素子１″の場合、上述した一実施例のものの構成と比べ、所定数の端子自体を高周波電流抑制体から成る幅広なシート状高周波電流抑制体７としてリードフレームを構成した点が相違している。
【００３７】
ここでのシート状高周波電流抑制体７も、上述した高周波電流抑制体３，３′の場合と同様な組成の挟帯域磁気損失材料又は広帯域磁気損失材料による薄膜磁性体であって、挟帯域磁気損失材料や広帯域磁気損失材料のＭ−Ｘ−Ｙ系がＦｅ−Ａｌ−Ｏ系か、或いはＦｅ−Ｓｉ−Ｏ系のものとなっている。
【００３８】
従って、この半導体集積回路素子１″においても、一実施例並びに他の実施例の場合と同様に数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用したときにシート状高周波電流抑制体７がそれ自体を流れる高周波電流を十分に減衰させるため、電磁干渉の発生を防止してその悪影響を除去することができる。尚、ここでの半導体集積回路素子１″においても、シート状高周波電流抑制体７の先端部を半田６でプリント配線回路基板４の実装面側に配備された導電性パターン５に接続する構成に変更することが可能である。
【００３９】
因みに、上述した各実施例では、電子部品として半導体集積回路素子（ＩＣ）１，１′，１″を用いた場合を説明したが、これに代えて半導体大規模集積回路素子（ＬＳＩ）やマイクロプロセッサ（ＭＰＵ），中央演算処理装置（ＣＰＵ），画像プロセッサ算術論理演算装置（ＩＰＡＬＵ）等に代表される論理回路素子を含む半導体能動素子を適用しても同様に有効であるし、この他にもプリント配線回路基板４上に実装配備されるリードフレームとなる端子を有する電子部品であれば、それらを対象にして端子に高周波電流抑制体を設けたり、或いは端子自体をシート状高周波電流抑制体７にする構成を適用することにより高周波電流の抑制、並びに電磁干渉の発生防止の効果が得られる。
【００４０】
何れにしても、一実施例並びに他の実施例で説明した形態の半導体集積回路素子１，１′において各端子２，２′，２″に設けられた高周波電流抑制体３，３′，３″や、或いは別の実施例で説明した端子自体を代用したシート状高周波電流抑制体７には、体積の小さな薄膜磁性体であって、効果的な不要輻射対策を可能にした複素透磁率特性における虚数部（以下、磁気損失項とする）μ″の大きな磁気損失材料が用いられている。
【００４１】
そこで、以下はこうした磁気損失材料が研究開発されるまでの技術的背景を説明する。本発明者等は、本願出願以前に高周波帯域で磁気損失の大きな特性の複合磁性体を提案し、これを不要輻射源の近傍に配置することにより、半導体能動素子に代表される電子部品から発生する不要輻射を効果的に抑制する方法を見い出している。
【００４２】
このような磁性体の磁気損失を利用した不要輻射減衰の作用については、最近の研究から不要輻射源となっている電子部品の電子回路に対して等価的な抵抗成分が付与されるためであることが判っている。ここで、等価的な抵抗成分の大きさは、磁性体の磁気損失項μ″の大きさに依存している。詳述すれば、電子回路に等価的に挿入される抵抗成分の大きさは、磁性体の面積が一定の場合には磁気損失項μ″と磁性体の厚さとに略比例する。従って、一層小さな，或いは薄い磁性体で所望の不要輻射減衰を得るためには、一層大きな磁気損失項μ″が必要になる。例えば半導体集積回路素子のモールド内部のような微小領域で磁気損失体を用いて不要輻射対策を行うためには、磁気損失項μ″が極めて大きな値である必要があり、従来の磁気損失材料に比べて格段に大きな磁気損失項μ″を有する磁性体が求められる。
【００４３】
本発明者等はスパッタリング法，或いは蒸着法による軟磁性体の成膜研究過程において、微小な磁性金属粒子がセラミックスのような非磁性体中に均質に分散されて成るグラニュラー磁性体の優れた透磁率特性に着目し、磁性金属粒子及びそれを囲う非磁性体の微細構造を研究した結果、グラニュラー磁性体中に占める磁性金属粒子の濃度が特定の範囲にある場合に高周波領域において優れた磁気損失特性が得られることを見い出した。
【００４４】
図４は、Ｍ−Ｘ−Ｙ系のグラニュラー磁性体の基本構造を模式的に示したものである。Ｍ−Ｘ−Ｙ系（但し、ここでの組成分ＭはＦｅ，Ｃｏ，Ｎｉの少なくとも一種、組成分ＹはＦ，Ｎ，Ｏの少なくとも一種、組成分Ｘは組成分Ｍ及び組成分Ｙに含まれる元素以外の元素の少なくとも一種とする）の組成を有するグラニュラー磁性体については、これまでに多くの研究がなされ、低損失で大きな飽和磁化を有することが知られている。このＭ−Ｘ−Ｙ系のグラニュラー磁性体において、飽和磁化の大きさは、組成分Ｍ１１の占める体積率に依存するので、大きな飽和磁化を得るためには、組成分Ｍ１１の比率を高くする必要がある。このため、高周波インダクタ素子，或いはトランス等の磁芯として用いるような一般的な用途の場合、Ｍ−Ｘ−Ｙ系のグラニュラー磁性体中の組成分Ｍ１１の割合は、組成分Ｍ１１のみからなるバルク金属磁性体の飽和磁化の概ね８０％以上の飽和磁化が得られる範囲に限られていた。
【００４５】
そこで、本発明者等はＭ−Ｘ−Ｙ系のグラニュラー磁性体において、組成分Ｍ１１の占める割合を広い範囲で検討した結果、何れの場合であっても磁性金属が特定濃度の範囲にあるときに高周波領域で大きな磁気損失を示すことを見い出した。
【００４６】
一般に、組成分Ｍ１１の比率が組成分Ｍ１１のみからなるバルク金属磁性体の飽和磁化に対して８０％以上の飽和磁化を示すような最も高い領域は、従来より盛んに研究されている高飽和磁化において低損失なＭ−Ｘ−Ｙ系のグラニュラー磁性体の領域である。この領域にあるグラニュラー磁性体材料は、透磁率特性における実数部μ′並びに飽和磁化の値が大きいため、上述したように高周波インダクタのような高周波マイクロ磁気デバイスに用いられるが、電気抵抗を左右する組成分Ｘ−Ｙ１２の占める割合が少ないので、電気抵抗率が小さい。このため、膜厚が厚くなると高周波領域での渦電流損失の発生に伴って高周波での透磁率μが劣化するので、ノイズ対策に用いるような比較的厚い磁性膜には不向きとなっている。
【００４７】
これに対し、組成分Ｍ１１の比率が、組成分Ｍ１１のみからなるバルク金属磁性体の飽和磁化の８０％以下で６０％以上となる飽和磁化を示す領域は、電気抵抗率が概ね１００μΩ・ｃｍ以上と比較的大きいため、磁性体材料の厚さが数μｍ程度あっても渦電流による損失が少なく、磁気損失は殆ど自然共鳴による損失となる。このため、磁気損失項μ″の周波数分散幅が狭くなるので、挟帯域な周波数範囲でのノイズ対策（高周波電流抑制）に適している。組成分Ｍ１１の比率が組成分Ｍ１１のみからなるバルク金属磁性体の飽和磁化の６０％以下で３５％以上の飽和磁化を示す領域は、電気抵抗率が概ね５００μΩ・ｃｍ以上と更に大きいために、渦電流による損失は極めて小さく、組成分Ｍ１１間の磁気的な相互作用が小さくなることでスピンの熱擾乱が大きくなり、自然共鳴の生じる周波数に揺らぎが生じ、その結果として磁気損失項μ″は広い範囲で大きな値を示すようになる。従って、こうした適性な組成領域であれば広帯域な高周波電流の抑制に有効となる。因みに、組成分Ｍ１１の比率が適性な組成領域よりも更に小さな領域は、組成分Ｍ１１間の磁気的相互作用が殆ど生じなくなるので超常磁性となる。
【００４８】
ところで、磁気損失材料を電子回路の直近に配設して高周波電流を抑制する際の材料設計の目安は、磁気損失項μ″と磁気損失材料の厚さδとの積μ″・δで与えられ、数１００ＭＨｚの周波数の高周波電流に対して効果的な抑制を得るには、概ねμ″・δ≧１０００（μｍ）が必要となる。従って、μ″＝１０００の磁気損失材料では１μｍ以上の厚さが必要になり、渦電流損失の生じ易い低電気抵抗な材料は好ましくなく、電気抵抗率が１００μΩ・ｃｍ以上となるような上述した適性な組成領域（組成分Ｍ１１の比率が組成分Ｍ１１のみからなるバルク金属磁性体の飽和磁化の８０％以下となる飽和磁化を示し、且つ超常磁性の発現しない領域であり、組成分Ｍ１１のみからなるバルク金属磁性体の飽和磁化に対して３５％以上の飽和磁化を示す領域）が適している。
【００４９】
以下は、上述した各実施例の高周波電流抑制体３，３′，３″やシート状高周波電流抑制体７を得るときに必要とされる材料であるグラニュラー状の磁気損失材料をスパッタリング法により異なる条件で幾つかの試料として製造する工程を具体的に説明する。但し、各試料の作製に際しては、図５（ａ）に示されるようなスパッタリング法適用型試料作製装置を用いている。このスパッタリング法適用型試料作製装置は、ガス供給装置２２及び真空ポンプ２７が結合された真空容器（チャンバ）１８内にシャッタ２１を挟んで基板２３と組成分Ｘ−Ｙ，或いは組成分Ｘから成るチップ２４を所定の間隔で配備された組成分Ｍから成るターゲット２５とが対向して配備され、チップ２４及びターゲット２５の支持部側に接地接続された高周波電源装置（ＲＦ）２６が接続されて成っている。
【００５０】
（試料１）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１２０個のＡｌ2 Ｏ3 チップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによって上述したグラニュラー磁性薄膜による試料１を得た。
【００５１】
この試料１を蛍光Ｘ線分析したところ、Ｆｅ72Ａｌ11Ｏ17の組成を有し、膜厚は２．０μｍ、直流抵抗率は５３０μΩ・ｃｍ、異方性磁界Ｈk は１４２２Ａ／ｍであり、飽和磁化Ｍs は１．６８Ｔ（テスラ）、複素透磁率特性上で磁気損失項μ″にあっての最大値μ″max に対して５０％以上となる周波数帯域をその中心周波数で規格化した半幅分相当の半幅値μ″50（以下も同様であるとする）は１４８％であり、その飽和磁化Ｍs （Ｍ−Ｘ−Ｙ）と組成分Ｍのみから成る金属磁性体の飽和磁化Ｍs （Ｍ）との比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％（以下も同様であるとする）は７２．２％であった。
【００５２】
又、試料１の磁気損失特性を検証するために周波数ｆに対する透磁率μ特性を短冊状に加工した検出コイルに試料１を挿入してバイアス磁場を印加しながらインピーダンスを測定することにより行い、この結果に基づいて周波数ｆに対する磁気損失項μ″特性（複素透磁率特性）を得た。
【００５３】
図６は、この試料１の周波数ｆ（ＭＨｚ）に対する磁気損失項μ″特性（複素透磁率特性）を示したものである。図６からは、試料１の磁気損失項μ″の場合、分散がやや急峻でピーク値が非常に大きくなっており、共鳴周波数も７００ＭＨｚ付近と高くなっていることが判る。
【００５４】
（試料２）
ここでは、上述した試料１を作製した場合と比べてＡｌ2 Ｏ3 チップの数を１５０個に代えた以外は全く同様な条件並びに手順でグラニュラー磁性薄膜による試料２を得た。
【００５５】
この試料２を蛍光Ｘ線分析したところ、Ｆｅ44Ａｌ22Ｏ34の組成を有し、膜厚は１．２μｍ、直流抵抗率は２４００μΩ・ｃｍ、異方性磁界Ｈk は９４８０Ａ／ｍであり、飽和磁化Ｍs は０．９６Ｔ、半幅値μ″50は１８１％であり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は４４．５％であった。
【００５６】
図７は、試料２の周波数ｆ（ＭＨｚ）に対する磁気損失項μ″特性（複素透磁率特性）を示したものである。図７からは、試料２の磁気損失項μ″の場合、熱擾乱のために分散がなだらかになって広帯域に拡がり、試料１の場合と同様にピーク値が大きな値となっているが、試料１の場合と比べて直流抵抗率の値が非常に大きくなっており、共鳴周波数も１ＧＨｚ付近にピークがあって優れた高周波数特性を示していることが判る。
【００５７】
（試料３）
ここでは、上述した試料１を作製した場合と比べてＡｌ2 Ｏ3 チップの数を９０個に代えた以外は全く同様な条件並びに手順でグラニュラー磁性薄膜による第１の比較試料となる試料３を得た。
【００５８】
この試料３を蛍光Ｘ線分析したところ、Ｆｅ86Ａｌ 6 Ｏ8 の組成を有し、膜厚は１．２μｍ、直流抵抗率は７４μΩ・ｃｍ、異方性磁界Ｈk は１７３８Ａ／ｍであり、飽和磁化Ｍs は１．８８Ｔ、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は８５．７％であった。
【００５９】
図８は、試料３（第１の比較試料）の周波数ｆ（ＭＨｚ）に対する磁気損失項μ″特性（複素透磁率特性）を示したものである。図８からは、第１の比較試料（試料３）の磁気損失項μ″の場合、飽和磁化が大きいことを反映してピークが大きな値を示しているが、抵抗値が低いために周波数の増加に伴って渦電流損失が発生し、これにより低周波数領域から磁気損失特性の劣化を生じており、試料１，２と比べて高周波での特性が悪くなっていることが判る。
【００６０】
（試料４）
ここでは、上述した試料１を作製した場合と比べてＡｌ2 Ｏ3 チップの数を２００個に代えた以外は全く同様な条件並びに手順でグラニュラー磁性薄膜による第２の比較試料となる試料４を得た。
【００６１】
この試料４を蛍光Ｘ線分析したところ、Ｆｅ19Ａｌ34Ｏ47の組成を有し、膜厚は１．３μｍ、直流抵抗率は１０５００μΩ・ｃｍ、磁気特性は超常磁性的な振る舞いを示した。
【００６２】
この試料４（第２の比較試料）においても、周波数ｆに対する磁気損失項μ″特性（複素透磁率特性）を得ようと試みたが、試料４の場合には酸化物層の割合が大きいために抵抗値が非常に大きくなっている反面、磁性を担う相が少なくて磁性粒子間の磁気的相互作用も極めて小さくなっているため、結果として超常磁性的な振る舞いを示し、観測できないことが判った。
【００６３】
これらの結果より、試料１，２のグラニュラー磁性薄膜による磁性体は、高周波領域のみの狭帯域において非常に大きな磁気損失特性を示し、高周波電流抑制体として極めて有効であることが判る。
【００６４】
（試料５）
ここでは、ガス供給装置２２により真空容器１８内へＡｒ＋Ｎ2 ガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒ＋Ｎ2 ガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１２０個のＡｌチップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、反応性スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによって上述した組成とは異なるグラニュラー磁性薄膜による試料５を得た。
【００６５】
この試料５の寸法並びに磁気特性を調べたところ、膜厚は１．５μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は５１．９％であり、磁気損失項μ″の最大値μ″max は５２０であり、その最大値μ″max ＝５２０での周波数ｆ（μ″max ）は８３０ＭＨｚであり、半幅値μ″50は１７５％であることが判った。
【００６６】
（試料６）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１３０個のＡｌ2 Ｏ3 チップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料６を得た。
【００６７】
この試料６の寸法並びに磁気特性を調べたところ、膜厚は１．１μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は６４．７％であり、磁気損失項μ″の最大値μ″max は８５０であり、その最大値μ″max ＝８５０での周波数ｆ（μ″max ）は８００ＭＨｚであり、半幅値μ″50は１５７％であることが判った。
【００６８】
（試料７）
ここでは、ガス供給装置２２により真空容器１８内へＮ2 分圧を１０％とするＡｒ＋Ｎ2 ガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒ＋Ｎ2 ガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＣｏ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１７０個のＡｌチップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、反応性スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料７を得た。
【００６９】
この試料７の寸法並びに磁気特性を調べたところ、膜厚は１．２μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は３７．２％であり、磁気損失項μ″の最大値μ″max は３５０であり、その最大値μ″max ＝３５０での周波数ｆ（μ″max ）は１ＧＨｚであり、半幅値μ″50は１９１％であることが判った。
【００７０】
（試料８）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＮｉ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１４０個のＡｌ2 Ｏ3 チップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料８を得た。
【００７１】
この試料８の寸法並びに磁気特性を調べたところ、膜厚は１．７μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は５８．２％であり、磁気損失項μ″の最大値μ″max は２８０であり、その最大値μ″max ＝２８０での周波数ｆ（μ″max ）は２４０ＭＨｚであり、半幅値μ″50は１６９％であることが判った。
【００７２】
（試料９）
ここでは、ガス供給装置２２により真空容器１８内へＮ2 分圧を１０％とするＡｒ＋Ｎ2 ガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒ＋Ｎ2 ガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＮｉ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１００個のＡｌチップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、反応性スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料９を得た。
【００７３】
この試料９の寸法並びに磁気特性を調べたところ、膜厚は１．３μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は７６．２％であり、磁気損失項μ″の最大値μ″max は４１０であり、その最大値μ″max ＝４１０での周波数ｆ（μ″max ）は１７０ＭＨｚであり、半幅値μ″50は１５８％であることが判った。
【００７４】
（試料１０）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１５０個のＴｉＯ3 チップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料１０を得た。
【００７５】
この試料１０の寸法並びに磁気特性を調べたところ、膜厚は１．４μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は４３．６％であり、磁気損失項μ″の最大値μ″max は９２０であり、その最大値μ″max ＝９２０での周波数ｆ（μ″max ）は１．５ＧＨｚであり、半幅値μ″50は１８８％であることが判った。
【００７６】
（試料１１）
ここでは、ガス供給装置２２により真空容器１８内へＯ2 分圧を１５％とするＡｒ＋Ｏ2 ガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒ＋Ｏ2 ガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１３０個のＳｉチップを配備した上で高周波周波数電源装置２６により高周波電源を供給した条件下において、反応性スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料１１を得た。
【００７７】
この試料１１の寸法並びに磁気特性を調べたところ、膜厚は１．５μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は５５．２％であり、磁気損失項μ″の最大値μ″max は９２０であり、その最大値μ″max ＝９２０での周波数ｆ（μ″max ）は１．２ＧＨｚであり、半幅値μ″50は１８２％であることが判った。
【００７８】
（試料１２）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１００個のＨｆＯ3 チップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料１２を得た。
【００７９】
この試料１２の寸法並びに磁気特性を調べたところ、膜厚は１．８μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は７７．４％であり、磁気損失項μ″の最大値μ″max は１８００であり、その最大値μ″max ＝１８００での周波数ｆ（μ″max ）は４５０ＭＨｚであり、半幅値μ″50は１７１％であることが判った。
【００８０】
（試料１３）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１３０個のＢＮチップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料１３を得た。
【００８１】
この試料１３の寸法並びに磁気特性を調べたところ、膜厚は１．９μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は５９．３％であり、磁気損失項μ″の最大値μ″max は９５０であり、その最大値μ″max ＝９５０での周波数ｆ（μ″max ）は６８０ＭＨｚであり、半幅値μ″50は１８５％であることが判った。
【００８２】
（試料１４）
ここでは、ガス供給装置２２により真空容器１８内へＡｒガスを供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ったＡｒガス雰囲気中でターゲット２５となる直径φ＝１００ｍｍのＦｅ50Ｃｏ50製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１３０個のＡｌ2 Ｏ3 チップを配備した上で高周波電源装置２６により高周波電源を供給した条件下において、スパッタリング法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料１４を得た。
【００８３】
この試料１４の寸法並びに磁気特性を調べたところ、膜厚は１．６μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍｓ（Ｍ）｝×１００％は５９．３％であり、磁気損失項μ″の最大値μ″max は７２０であり、その最大値μ″max ＝７２０での周波数ｆ（μ″max ）は１．１ＧＨｚであり、半幅値μ″50は１８０％であることが判った。
【００８４】
次に、グラニュラー状の磁気損失材料を蒸着法により試料として製造する工程を具体的に説明する。但し、各試料の作製に際しては、図５（ｂ）に示されるような蒸着法適用型試料作製装置を用いている。この蒸着法適用型試料作製装置は、ガス供給装置２２及び真空ポンプ２７が結合された真空容器（チャンバ）１９内にシャッタ２１を挟んで基板２３と組成分Ｘ−Ｙの合金母材が充填された坩堝２８とが対向して配備されて成っている。
【００８５】
（試料１５）
ここでは、ガス供給装置２２により真空容器１８内へ酸素を流量３．０ｓｃｃｍで供給すると共に、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保ちながら坩堝２８に充填されたＦｅ70Ａｌ30合金母材が溶解されて酸素に晒される条件下において、蒸着法により基板２３となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件３００℃の真空磁場中で２時間熱処理を施すことによってグラニュラー磁性薄膜による試料１５を得た。
【００８６】
この試料１５の寸法並びに磁気特性を調べたところ、膜厚は１．１μｍであり、比率値｛Ｍs （Ｍ−Ｘ−Ｙ）／Ｍs （Ｍ）｝×１００％は４１．８％であり、磁気損失項μ″の最大値μ″max は５９０であり、その最大値μ″max ＝５９０での周波数ｆ（μ″max ）は５２０ＭＨｚであり、半幅値μ″50は１９０％であることが判った。
【００８７】
上述した各試料１〜１５のうちの比較試料とした試料３，４以外のものは、何れも電子部品における高周波電流対策に用いる材料として有効である。尚、各試料１〜１５は、スパッタリング法又は真空蒸着法により製造した例を示したが、上述したようにイオンビーム蒸着法やガス・デポジション法等の他の製法によっても良く、磁気損失材料が均一に実現できる方法であれば、製法は限定されない。又、各試料１〜１５を成膜後に真空磁場中で熱処理を施して得るものとして説明したが、アズ・デポジションの膜で同等な性能が得られる組成，或いは成膜法であれば成膜後処理は説明した場合に限定されない。
【００８８】
次に、各試料１〜１５のうちの一例として、図６に示した複素数透磁率特性を有し、膜厚が２．０μｍで一辺が２０ｍｍの正方形を成した試料１（半幅値μ″50＝１４８％のもの）の場合、磁気損失項μ″の最大値μ″max が７００ＭＨｚ付近で約１８００であったが、これに対して別な従来技術に係る比較試料として用意した偏平状センダスト粉末及びポリマーから成る同面積で同様な形状の複合磁性体シートによる比較試料（半幅値μ″50＝１９６％のもの）の場合、磁気損失項μ″の最大値μ″max が７００ＭＨｚ付近で約３．０であった。
【００８９】
この結果、試料１の磁気損失項μ″は準マイクロ波帯に分散を示し、その大きさは７００ＭＨｚ付近で最大値μ″max が約１８００であり、同じ帯域に磁気損失項μ″の分散を示す比較試料の最大値μ″max に比べて６００倍程も大きくなっており、しかも半幅値μ″50の中心周波数に対する比率が比較試料に比べて小さく、狭帯域であることが判る。
【００９０】
更に、図９に示すような高周波電流抑制効果測定装置３０を用いて試料１と比較試料（複合磁性体シート）とにおける高周波電流抑制効果を検証実験した。但し、高周波電流抑制効果測定装置３０は、線路長が７５ｍｍで特性インピーダンスＺｃ＝５０Ωのマイクロストリップ線路３１の長手方向の両側にマイクロストリップ線路３１と図示されないネットワークアナライザ（ＨＰ８７５３Ｄ）とを接続するための同軸線路３２を配備した上でマイクロストリップ線路３１の試料配置部３１ａの真上に磁性体試料３３を配置することにより、２ポート間の伝送特性（透磁率特性）を測定可能なものである。
【００９１】
この高周波電流抑制効果測定装置３０の構成のように、伝送路の直近に磁気損失材料を配置して伝送路に等価的な抵抗成分を付与することで高周波電流を抑制する場合において、高周波電流の抑制効果の大きさは磁気損失項μ″の大きさと磁性体の厚さδとの積μ″・δにほぼ比例すると考えられるので、試料１と比較試料（複合磁性体シート）との抑制効果の比較に際しては、積μ″・δの値が同じオーダーとなる様に比較試料では磁気損失項μ″を約３とし、磁性体の厚さδを１．０ｍｍとした。
【００９２】
図１０は、高周波電流抑制効果測定装置３０により試料磁性体の高周波電流抑制効果を測定した結果を示す周波数ｆ（ＭＨｚ）に対する伝送Ｓ21（ｄＢ）特性を示したものであり、同図（ａ）は試料１に関するもの，同図（ｂ）は従来技術による比較試料（複合磁性体シート）に関するものである。
【００９３】
図１０（ａ），（ｂ）からは、試料１の伝送Ｓ21特性の場合、１００ＭＨｚ以上から減少し、２ＧＨｚ近くで−１０ｄＢの極小値を示した後に増加しているのに対し、比較試料の伝送Ｓ21特性の場合、数１００ＭＨｚから単調に減少し、３ＧＨｚで約−１０ｄＢを示しており、これらの結果により伝送Ｓ21特性が何れも磁性体の磁気損失項μ″の分散に依存すると共に、抑制効果の大きさが上述した積μ″・δに依存することが判る。
【００９４】
ところで、試料１や比較試料のような磁性体は、図１１に示されるように、寸法がｌであって、透磁率μ，誘電率εの分布定数線路として構成されるものとみなした場合、単位長さ（Δｌ）当たりの等価回路定数として直列接続された形態のインダクタンスΔＬ，抵抗ΔＲ、並びにこれらと接地線との間に介在される静電容量ΔＣ，コンダクタンスΔＧ（抵抗ΔＲの逆数）を有するが、これらを伝送Ｓ21特性に基づいて試料寸法ｌに換算した場合、等価回路定数としてインダクタンスＬ，抵抗Ｒ、並びに静電容量Ｃ，コンダクタンスＧ（抵抗Ｒの逆数）を有する等価回路として構成される。
【００９５】
ここでの高周波電流の抑制効果の検討のように、磁性体をマイクロストリップ線路３１上に配置した場合、伝送Ｓ21特性の変化は等価回路において主にインダクタンスＬに対して直列に付加される抵抗Ｒの成分によるものであることから、抵抗Ｒの値を求めてその周波数依存性を調べることができる。
【００９６】
図１２は、図１０に示した伝送Ｓ21特性において図１１に示した等価回路のインダクタンスＬに対して直列に付加される抵抗Ｒの値に基づいて算出した周波数ｆに対する抵抗値Ｒ（Ω）特性を示したもので、同図（ａ）は試料１に関するもの，同図（ｂ）は従来技術による比較試料（複合磁性体シート）に関するものである。
【００９７】
図１２（ａ），（ｂ）からは、抵抗値Ｒは何れの場合も準マイクロ波帯の領域で単調に増加し、３ＧＨｚでは数１０Ωとなり、その周波数依存性は何れも１ＧＨｚ付近に極大を持った磁気損失項μ″の周波数分散とは異なる傾向になっていることが判る。これは上述した積μ″・δに加えて波長に対する試料寸法の比率が単調増加することを反映している結果と考えられる。
【００９８】
以上の結果から、準マイクロ波帯に磁気損失項μ″分散を示す試料は、厚さが約５００倍の比較試料（複合磁性体シート）と同等の高周波電流抑制効果を示すため、１ＧＨｚに近い高速クロックで動作するような半導体能動素子等の電子部品における高周波電流対策へ適用することが有効であるとできる。
【００９９】
【発明の効果】
以上に述べた通り、本発明の高周波電流抑制型電子部品によれば、電子部品に備えられる所定数の端子のうちの一部又は全体に対して端子自体に流れる高周波電流を減衰させる高周波電流抑制体を設けるか、或いは所定数の端子自体のうちの一部又は全体を同様な高周波電流抑制体としているので、電子部品を数十ＭＨｚ〜数ＧＨｚ帯域の高い周波数で使用しても、高周波電流抑制体が高周波電流を十分に減衰させることにより、電磁干渉の発生を防止してその悪影響を除去することができるようになる。従って、特に電子部品として将来的に一層高周波数を用いて高速動作させる傾向がある半導体能動素子であり、しかも高集積化，実装に際しての高密度化が回避されない半導体集積回路素子（ＩＣ）や半導体大規模集積回路素子（ＬＳＩ）、或いはマイクロプロセッサ（ＭＰＵ），中央演算処理装置（ＣＰＵ），画像プロセッサ算術論理演算装置（ＩＰＡＬＵ）等に代表される論理回路素子の端子を対象にして高周波電流抑制体を設ければ、有効に高周波電流抑制対策（電磁干渉対策）を計り得るようになる。
【図面の簡単な説明】
【図１】本発明の高周波電流抑制型電子部品の一実施例に係る半導体集積回路素子１の基本構成を示したものであり、（ａ）はプリント配線回路基板に実装された状態での一部を透視した斜視図に関するもの，（ｂ）は要部を拡大して一部を断面にした側面図に関するものである。
【図２】本発明の高周波電流抑制型電子部品の他の実施例に係る半導体集積回路素子の基本構成をプリント配線回路基板に実装された状態で要部を拡大して一部を断面にして示した側面図であり、（ａ）は半導体集積回路素子の端子に設けられる高周波電流抑制体の形態を変えた場合に関するもの，（ｂ）は半導体集積回路素子の端子自体の形態を変えた場合に関するものである。
【図３】本発明の高周波電流抑制型電子部品の別の実施例に係る半導体集積回路素子の基本構成を示したものであり、（ａ）はプリント配線回路基板に実装された状態での一部を透視した斜視図に関するもの，（ｂ）は要部を拡大して一部を断面にした側面図に関するものである。
【図４】図１〜図３に示す半導体集積回路素子に用いられた高周波電流抑制体材料であるグラニュラー磁性体の基本構造を模式的に示したものである。
【図５】図４により説明したグラニュラー磁性体の試料を作製するために用いられる置の基本構成を示したものであり、（ａ）はスパッタリング法適用型試料作製装置に関するもの，（ｂ）は蒸着法適用型試料作製装置に関するものである。
【図６】図５（ａ）に示すスパッタリング法適用型試料作製装置を用いて作製した試料１の周波数に対する磁気損失項特性（複素透磁率特性）を示したものである。
【図７】図５（ａ）に示すスパッタリング法適用型試料作製装置を用いて作製した試料２の周波数に対する磁気損失項特性（複素透磁率特性）を示したものである。
【図８】図５（ａ）に示すスパッタリング法適用型試料作製装置を用いて作製した試料３（第１の比較試料）の周波数に対する磁気損失項特性（複素透磁率特性）を示したものである。
【図９】図５（ａ）に示すスパッタリング法適用型試料作製装置並びに図５（ｂ）に示す蒸着法適用型試料作製装置を用いて作製した各試料の高周波電流抑制効果を測定するための高周波電流抑制効果測定装置の基本構成を示した斜視図である。
【図１０】図９に示した高周波電流抑制効果測定装置により試料磁性体の高周波電流抑制効果を測定した結果を示す周波数に対する伝送特性を示したものであり、（ａ）は試料１に関するもの，（ｂ）は従来技術による比較試料（複合磁性体シート）に関するものである。
【図１１】図１０（ａ）に示した試料１並びに図１０（ｂ）に示した比較試料を含む磁性体の伝送特性を等価回路として模式的に示したものである。
【図１２】図１０に示した伝送特性において図１１に示した等価回路のインダクタンスに対して直列に付加される抵抗に基づいて算出した周波数に対する抵抗値特性を示したものであり、（ａ）は試料１に関するもの，（ｂ）は従来技術による比較試料（複合磁性体シート）に関するものである。
【符号の説明】
１，１′，１″ 半導体集積回路（ＩＣ）
２，２′，２″ 端子
２ａ 端子露出部
３，３′，３″ 高周波電流抑制体
４ プリント配線回路基板
５ 導電性パターン
６ 半田
７ シート状高周波電流抑制体
１１ 組成分Ｍ
１２ 組成分Ｘ−Ｙ
１８，１９ 真空容器（チャンバ）
２１ シャッタ
２２ ガス供給装置
２３ 基板
２４ チップ
２５ ターゲット
２６ 高周波電源装置（ＲＦ）
２７ 真空ポンプ
２８ 坩堝
３０ 高周波電流抑制効果測定装置
３１ マイクロストリップ線路
３１ａ 試料配置部
３２ 同軸線路
３３ 磁性体試料
Claims (17)
- 信号処理用に供される所定数の端子を備えた電子部品において、前記所定数の端子のうちの一部又は全部には、該端子自体に流れる数十MHｚ〜数GHｚ帯域の高周波電流を減衰させる高周波電流抑制体が厚さ０．３〜２０μmの範囲で設けられ、前記高周波電流抑制体は組成分M（但し、MはFe、Co、Niの少なくとも一種とする）、Y（但し、YはF、N、Oの少なくとも一種とする）、及びX（但し、XはC、B、Si、Al、Mg、Ti、Zn、Hf、Sr、Nb、Taの少なくとも一種とする）の混在物によるM-X-Y系の磁気損失材料であって、尚かつ、前記磁気損失材料の飽和磁化が、前記組成分Mのみからなるバルク金属磁性体の飽和磁化の80％以下で60％以上の範囲となるよう、前記組成分Mの比率が定められており、更に、前記組成分Mが、前記組成分X及び前記組成分Yによる化合物のマトリックス中に分散されたグラニュラー状の形態で存在しており、透磁率特性における実数部μ'に対する虚数部μ"を周波数との関係で示した複素透磁率特性上で該虚数部μ"の最大値μ"maxが周波数１００MHｚ〜１０GHｚの帯域範囲に存在していることを特徴とする高周波電流抑制型電子部品。
- 請求項１記載の高周波電流抑制型電子部品において、前記高周波電流抑制体は、前記所定数の端子のうちの一部又は全部の表面に対して少なくとも前記電子部品を実装するための回路基板に実装される実装部分、並びに該回路基板に配備された導電性パターンに対する接続部分を含む端部を除いた箇所に設けられたことを特徴とする高周波電流抑制型電子部品。
- 請求項１又は２記載の高周波電流抑制型電子部品において、前記高周波電流抑制体は、少なくとも前記電子部品を実装するための回路基板に実装される実装部分の近傍が数十ＭＨｚ未満の使用周波数帯域で導電性を示すことを特徴とする高周波電流抑制型電子部品。
- 請求項１〜３の何れか一つに記載の高周波電流抑制型電子部品において、前記高周波電流抑制体は、スパッタリング法により前記所定数の端子のうちの一部又は全部の表面上に成膜されたことを特徴とする高周波電流抑制型電子部品。
- 請求項１〜３の何れか一つに記載の高周波電流抑制型電子部品において、前記高周波電流抑制体は、蒸着法により前記所定数の端子のうちの一部又は全部の表面上に成膜されたことを特徴とする高周波電流抑制型電子部品。
- 請求項４又は５記載の高周波電流抑制型電子部品において、前記高周波電流抑制体は、予め前記所定数の端子の作製工程で用いられる金属性母材板上の一部又は全体に成膜されて成ることを特徴とする高周波電流抑制型電子部品。
- 請求項４又は５記載の高周波電流抑制型電子部品において、前記高周波電流抑制体は、前記所定数の端子の作製工程で用いられる金属性母材板を切り出して該所定数の端子として形成されたもののうちの一部又は全部の表面上に成膜されて成ることを特徴とする高周波電流抑制型電子部品。
- 信号処理用に供される所定数の端子を備えた電子部品において、前記所定数の端子のうちの一部又は全部は、該端子自体に流れる数十MHｚ〜数GHｚ帯域の高周波電流を減衰させる、厚さが０．３〜２０μmの範囲の高周波電流抑制体から成り、前記高周波電流抑制体は組成分M（但し、MはFe、Co、Niの少なくとも一種とする）、Y（但し、YはF、N、Oの少なくとも一種とする）、及びX（但し、XはC、B、Si、Al、Mg、Ti、Zn、Hf、Sr、Nb、Taの少なくとも一種とする）の混在物によるM-X-Y系の磁気損失材料であって、尚かつ、前記磁気損失材料の飽和磁化が、前記組成分Mのみからなるバルク金属磁性体の飽和磁化の80％以下で60％以上の範囲となるよう、前記組成分Mの比率が定められており、更に、前記組成分Mが、前記組成分X及び前記組成分Yによる化合物のマトリックス中に分散されたグラニュラー状の形態で存在しており、透磁率特性における実数部μ'に対する虚数部μ"を周波数との関係で示した複素透磁率特性上で該虚数部μ"の最大値μ"maxが周波数１００MHｚ〜１０GHｚの帯域範囲に存在していることを特徴とする高周波電流抑制型電子部品。
- 請求項８記載の高周波電流抑制型電子部品において、前記高周波電流抑制体は、スパッタリング法により作製されたことを特徴とする高周波電流抑制型電子部品。
- 請求項８記載の高周波電流抑制型電子部品において、前記高周波電流抑制体は、蒸着法により作製されたことを特徴とする高周波電流抑制型電子部品。
- 請求項１〜１０の何れか一つに記載の高周波電流抑制型電子部品において、前記高周波電流抑制体は、薄膜磁性体であることを特徴とする高周波電流抑制型電子部品。
- 請求項１又は８のいずれか一項に記載の高周波電流抑制型電子部品において、前記磁気損失材料は、直流電気抵抗率が１００〜７００（μΩ・ｃｍ）の範囲にあることを特徴とする高周波電流抑制型電子部品。
- 請求項１又は８のいずれか一項に記載の高周波電流抑制型電子部品において、前記磁気損失材料は、前記グラニュラー状の形態を有する粒子の平均粒子径が１〜４０（ｎｍ）の範囲にあることを特徴とする高周波電流抑制型電子部品。
- 請求項１又は８のいずれか一項に記載の高周波電流抑制型電子部品において、前記磁気損失材料は、異方性磁界が４７４００Ａ／ｍ以下であることを特徴とする高周波電流抑制型電子部品。
- 請求項１又は８のいずれか一項に記載の高周波電流抑制型電子部品において、前記Ｍ−Ｘ−Ｙ系は、Ｆｅ−Ａｌ−Ｏ系であることを特徴とする高周波電流抑制型電子部品。
- 請求項１又は８のいずれか一項に記載の高周波電流抑制型電子部品において、前記Ｍ−Ｘ−Ｙ系は、Ｆｅ−Ｓｉ−Ｏ系であることを特徴とする高周波電流抑制型電子部品。
- 請求項１又は８のいずれか一項に記載の高周波電流抑制型電子部品において、前記電子部品は、高い周波数帯域で使用されて高速動作する半導体能動素子であると共に、半導体集積回路素子，半導体大規模集積回路素子，及び論理回路素子の何れか一つであることを特徴とする高周波電流抑制型電子部品。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000103025A JP4398057B2 (ja) | 2000-04-05 | 2000-04-05 | 高周波電流抑制型電子部品 |
| KR1020010017564A KR20010095252A (ko) | 2000-04-04 | 2001-04-03 | 고주파 전류 억제형 전자 부품 및 이를 위한 접합 와이어 |
| SG200101994A SG96612A1 (en) | 2000-04-04 | 2001-04-03 | Electronic component of a high frequency current suppression type and bonding wire for the same |
| NO20011677A NO20011677L (no) | 2000-04-04 | 2001-04-03 | Elektronisk komponent for demping av höy frekvens og forbindelsesledning for komponenten |
| TW090108099A TW503495B (en) | 2000-04-04 | 2001-04-04 | Electronic component of a high frequency current suppression type and bonding wire for the same |
| DE60104470T DE60104470T2 (de) | 2000-04-04 | 2001-04-04 | Elektronisches Bauteil bei dem hochfrequente Ströme unterdrückt werden und Bonddraht dafür |
| EP01108482A EP1146637B1 (en) | 2000-04-04 | 2001-04-04 | Electronic component of a high frequency current suppression type and bonding wire for the same |
| CN01119279A CN1317829A (zh) | 2000-04-04 | 2001-04-04 | 高频电流抑制型电子元件及其接合线 |
| MYPI20011616A MY128653A (en) | 2000-04-04 | 2001-04-04 | Electronic component of a high frequency current suppression type and bonding wire for the same |
| US09/826,436 US6635961B2 (en) | 2000-04-04 | 2001-04-04 | Electronic component of a high frequency current suppression type and bonding wire for the same |
| US10/355,593 US6903440B2 (en) | 2000-04-04 | 2003-01-31 | Electronic component of a high frequency current suppression type and bonding wire for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000103025A JP4398057B2 (ja) | 2000-04-05 | 2000-04-05 | 高周波電流抑制型電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001291816A JP2001291816A (ja) | 2001-10-19 |
| JP4398057B2 true JP4398057B2 (ja) | 2010-01-13 |
Family
ID=18616797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000103025A Expired - Fee Related JP4398057B2 (ja) | 2000-04-04 | 2000-04-05 | 高周波電流抑制型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4398057B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852379B1 (ko) | 2004-10-13 | 2008-08-14 | 돗빤호무즈가부시기가이샤 | 비접촉 ｉｃ 라벨 및 그 제조 방법 그리고 제조 장치 |
| EP1826710A4 (en) * | 2004-12-20 | 2009-06-17 | Toppan Forms Co Ltd | CONTACTLESS DATA RECEIVER / TRANSMITTER |
-
2000
- 2000-04-05 JP JP2000103025A patent/JP4398057B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001291816A (ja) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4434422B2 (ja) | 高周波電流抑制型コネクタ | |
| TW502261B (en) | Electronic component comprising a metallic case provided with a magnetic loss material | |
| JP4398056B2 (ja) | 樹脂モールド体 | |
| KR100882388B1 (ko) | 과립형 자기막을 포함하는 배선기판 | |
| KR20080005476A (ko) | 반도체 소자와 전자기 노이즈 억제체 | |
| JP4417521B2 (ja) | 配線基板 | |
| EP1146637B1 (en) | Electronic component of a high frequency current suppression type and bonding wire for the same | |
| JP4287020B2 (ja) | 高周波電流抑制型放熱板 | |
| JP4398057B2 (ja) | 高周波電流抑制型電子部品 | |
| KR100749679B1 (ko) | 준마이크로파 대역에서 최대의 복합 투자율을 가진자성체와 그 제조방법 | |
| JP4243000B2 (ja) | 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品 | |
| JP4271825B2 (ja) | 半導体ベアチップおよび半導体ウエーハ | |
| JP2001284755A (ja) | 配線基板 | |
| JP4191888B2 (ja) | 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法 | |
| JP2001284698A (ja) | 発光素子 | |
| JP2001284132A (ja) | 磁気コア | |
| JP2001284947A (ja) | 高周波電流抑制体を用いたアンテナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |