JP4191888B2 - 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法 - Google Patents
電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法 Download PDFInfo
- Publication number
- JP4191888B2 JP4191888B2 JP2000342835A JP2000342835A JP4191888B2 JP 4191888 B2 JP4191888 B2 JP 4191888B2 JP 2000342835 A JP2000342835 A JP 2000342835A JP 2000342835 A JP2000342835 A JP 2000342835A JP 4191888 B2 JP4191888 B2 JP 4191888B2
- Authority
- JP
- Japan
- Prior art keywords
- electromagnetic noise
- line
- thin film
- suppressing
- soft magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hard Magnetic Materials (AREA)
- Soft Magnetic Materials (AREA)
- Thin Magnetic Films (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，高周波電磁雑音の抑制方法に関し，詳しくは，高速動作する能動素子あるいは高周波電子部品および電子機器において問題となる電磁雑音の抑制に有効である軟磁性薄膜を用いた高周波電磁雑音抑制体とそれを用いた電磁雑音の抑制方法に関する。
【０００２】
【従来の技術】
近年、高速動作する高集積な半導体素子の普及が著しい。その例として，ランダムアクセスメモリ（ＲＡＭ），リードオンリーメモリ（ＲＯＭ），マイクロプロセッサ（ＭＰＵ），中央演算処理装置（ＣＰＵ）又は画像ブロセッサ算術論理演算装置（ＩＰＡＬＵ）等の論理回路素子がある。これらの能動素子においては，演算速度や信号処理速度が日進月歩の勢いで高速化されており、高速電子回路を伝播する電気信号は、電圧，電流の急激な変化を伴うために，誘導性の高周波電磁雑音の主要因となっている。
【０００３】
一方，電子部品や電予機器の軽量化，薄型化，小型化の流れも止まる事を知らぬが如く急速な勢いで進行している。それに伴い，半導体素子の集積度や、プリント配緑基板への電子部品実装密度の高密度化が著しい。
【０００４】
従って、過密に集積あるいは実装された電子素子や信号線が、互いに極めて接近することになり，前述した信号処理速度の高速化と併わせて、高周波の不要輻射が誘発され易い状況となっている。このような近年の電子集積素子あるいは配線基板においては、能動素子への電源供給ライン等からの電磁雑音流入の問題が指摘され、電源ラインにデカップリングコンデンサ等の集中定数部品を挿入する等の対策がなされている。
【０００５】
【発明が解決しようとする課題】
しかしながら、高速化された電子集積素子あるいは配線基板においては、発生する電磁雑音が高調波成分を含むために、信号の経路が分布定数的な振る舞いをするようになり、従来の集中定数回路を前提にした電磁雑音対策が効を発しない状況が生じていた。そこで、このような高速動作する半導体素子や電子回路などの電磁雑音対策に有効な電磁雑音抑制体とそれを用いた電磁雑音抑制方法との開発が要求されていた。より詳しくは、より小さな体積で効果的に電磁雑音対策を行う方法の開発が要求されていた。
【０００６】
そこで、本発明者らは、以前に高周波での磁気損失の大きな複合磁性体を発明し、これを電磁雑音源あるいはその伝送線路の近傍に配置する事で、上記した半導体素子や電子回路などから発生する電磁雑音を効果的に抑制する方法を見出している。
【０００７】
この様な磁気損失を利用した電磁雑音抑制の作用機構については、最近の研究から、電磁雑音源あるいはその伝送線路となっている電子回路に対して等価的な抵抗成分が付与される為であることが分かっている。ここで、等価的な抵抗成分の大きさは、磁性体の磁気損失項μ″の大きさに依存している。より詳しくは、電子回路に等価的に挿入される抵抗成分の大きさは、磁性体の面積が一定の場合にはμ″と磁性体の厚さに略比例する。
【０００８】
したがって、より小さなあるいはより薄い磁性体で所望の電磁雑音抑制効果を得るためには、より大きなμ″が必要になつてくる。例えば、半導体素子のモールド内部のような微小領域において磁気損失体を用いた電磁雑音対策を行う為には、磁気損失項μ″が極めて大きな値である必要があり、従来の磁気損失材料に比べて格段に大きなμ″を有する磁性体が求められていた。
【０００９】
このような要求を実現するための方策として、本発明者らは、以前にスパッタ法あるいは蒸着法による軟磁性体の研究過程において、微小な磁性金属粒子が、セラミックスのような非磁性体中に均質に分散されたグラニュラー磁性体の優れた透磁率特性に着目し、磁性金属粒子とそれを囲う非磁性体の微細構造を研究した結果、グラニュラー磁性体中に占める磁性金属粒予の濃度が特定の範囲にある場合に、高周波領域において優れた磁気損失特性が得られる事を見出し、その優れた電磁雑音抑制効果を示した（詳しくは、特願２０００−５２５０７、参照）。
【００１０】
すなわち、グラニュラー磁性体は、極めて大きな磁気損失項μ″を有するために、電磁雑音の抑制に必要な虚数部パーミアンス（磁気損失項μ″と磁性体体積の積）を極薄い厚さで実現することが出来るため、半導体素子内部のような微小な領域での電磁雑音対策に利用することができる。
【００１１】
ところが、グラニュラー磁性体は、電気抵抗率がおおよそ１００００μΩｃｍ以下であって電気的には導電体として作用するため、例えば、グラニュラー磁性体をマイクロストリップ線路のような伝送線路の直近に配設して、線路に流れる高周波の電磁雑音を抑制する場合において、電磁雑音は効果的に抑制されるものの、その抑制機構には、磁気損失による透過損失に加えて、グラニュラー磁性体の導電性に由来すると考えられる現象により生じる反射損失が含まれる。
【００１２】
従って、グラニュラー磁性体の配設による電磁雑音の流出は効果的に抑制されるものの、電磁雑音成分の一部が反射されて信号源に戻ってしまうことが起こるので、信号源での二次障害が発生する場合があった。
【００１３】
そこで、本発明は、かかる現状に鑑みてなされたものであって、半導体素子内部のような微小電子回路において、優れた磁気損失特性を有する導電性の磁性薄膜を用いながらも、反射のない電磁雑音抑制を実現できる電磁雑音抑制体とそれを用いた電磁雑音抑制方法を提供することを技術的課題とする。
【００１４】
【課題を解決するための手段】
本発明者らは、上述の反射損失が磁性体の導電性に由来するスタブ効果によるものと考え、導電性の軟磁性薄膜を電磁雑音を含む電気信号の伝送線路の幅と同程度ないしそれ以下の幅とすることで、優れた磁気損失特性を維持しつつスタブ効果を抑制し、電磁雑音の反射が抑制できることを見出し本発明をなすに至った。
【００１５】
即ち、本発明によれば、マイクロストリップ線路ないしそれに類する信号伝送線路の直上に配置される導電性の軟磁性薄膜からなり、伝導性の電磁雑音を抑制する電磁雑音抑制体であって、前記導電性の軟磁性薄膜は前記マイクロストリップ線路ないしそれに類する信号伝送線路の線路幅と略同等乃至それよりも狭幅な形状であることを特徴とする電磁雑音抑制体が得られる。
【００１６】
また、本発明によれば、前記電磁雑音抑制体において、磁化困難軸方向が、前記マイクロストリップ線路ないしそれに類する信号伝送線路の幅方向に対して略平行となるように配置されていることを特徴とする電磁雑音抑制体が得られる。
【００１７】
また、本発明によれば、前記いずれかの電磁雑音抑制体において、前記マイクロストリップ線路ないしそれに類する信号伝送線路の線路幅と略同等乃至それよりも狭幅な形状の前記軟磁性薄膜の幅方向のアスペクト比（即ち、軟磁性薄膜の幅方向の長さを厚さで除した比率）が１０以上であることを特徴とする電磁雑音抑制体が得られる。
【００１８】
また、本発明によれば、前記いずれか一つの電磁雑音抑制体において、前記軟磁性薄膜は、Ｍ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、もしくはそれらの混在物）−Ｘ（Ｘは、ＭおよびＹ以外の元素、もしくはそれらの混在物）−Ｙ（Ｙは、Ｆ，Ｎ，Ｏのいずれか、もしくはそれらの混在物）組成からなりグラニュラー構造を有することを特徴とする電磁雑音抑制体が得られる。
【００１９】
また、本発明によれば、マイクロストリップ線路ないしそれに類する信号伝送線路の直上に導電性の軟磁性薄膜からなる電磁雑音抑制体を配設して、伝導性の電磁雑音を抑制する伝導性雑音の抑制方法であって、前記導電性の軟磁性薄膜は前記マイクロストリップ線路ないしそれに類する信丹伝送線路の線路幅と略同等乃至それよりも狭幅な形状であることを特徴とする電磁雑音の抑制方法が得られる。
【００２０】
また、本発明によれば、前記電磁雑音の抑制方法において、前記電磁雑音抑制体の磁化困難軸方向が、前記マイクロストリップ線路ないしそれに類する信号伝送線路の幅方向に対して略平行となるように配置されることを特徴とする電磁雑音の抑制方法が得られる。
【００２１】
また、本発明によれば、前記いずれかの電磁雑音の抑制方法において、前記マイクロストリップ線路ないしそれに類する信号伝送線路の線路幅と略同等乃至それよりも狭幅な形状の前記軟磁性薄膜の幅方向のアスペクト比（軟磁性薄膜の幅方向の長さを厚さで除した比率）が１０以上であることを特徴とする電磁雑音の抑制方法が得られる。
【００２２】
さらに、本発明によれば、前記いずれか一つの電磁雑音の抑制方法において、前記軟磁性薄膜は、Ｍ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、もしくはそれらの混在物）−Ｘ（Ｘは、ＭおよびＹ以外の元素、もしくはそれらの混在物）−Ｙ（Ｙは、Ｆ，Ｎ，Ｏの内のいずれか、もしくはそれらの混在物）組成からなりグラニュラー構造を有することを特徴とする電磁雑音の抑制方法が得られる。
【００２３】
本発明の上記構成によれば、半導体素子内部のような微小電子回路において、電磁雑音成分の反射を生じさせることなく不要輻射の原因となる伝導電磁雑音を抑制することが可能になる。
【００２４】
【発明の実施の形態】
以下，本発明の実施の形態について説明する。
【００２５】
はじめに，本発明において用いることのできるＭ（Ｍは、Ｆｅ．Ｃｏ、Ｎｉのいずれか、もしくはそれらの混在物）−Ｘ（Ｘは、ＭおよびＹ以外の元索、もしくはそれらの混在物）ーＹ（Ｙは、Ｆ，Ｎ，Ｏの内のいずれか、もしくはそれらの混在物）組成からなるグラニュラ一構造の導電性磁性薄膜の製造方法の一例について説明する。
【００２６】
本発明の検証に用いるグラニュラー磁性薄膜を、下記表１に示す条件にてスパッタ法でガラス基板上に作製した。得られたスパッタ膜を３００℃にて２時間真空磁場中熱処理を施し、電磁雑音評価用試料を得た。
【００２７】
得られた試料を蛍光Ｘ線分析によって、分析したところ膜の組成は、Ｆｅ７０Ａｌ１２Ｏ１８であった。
【００２８】
また、本試料の直流抵抗は、３３０μΩ・ｃｍ、Ｈｋは２１Ｏｅ（１．６６ｋＡ／ｍ）であり、Ｍｓは１４３００Ｇａｕｓｓ（１．４３Ｔ）であった。本試料の膜厚は、ＳＥＭによる断面観察の結果、２μｍであった。試料の磁気損失特性を検証するためにμ−ｆ特性を調べた。
【００２９】
μ−ｆ特性の測定は、短冊状に加工した検出コイルに挿入して、バイアス磁場を印加しながらインピーダンスを測定することにより行い、磁気損失項μ″の周波数特性を得た。磁気損失項μ″は、周波数が９３０ＭＨｚで最大値をとり、その値は９４５であった。この試料から、下記表２に示す同一面積で形の異なる４種類の矩形状試料を切り出し、図１に示すような試料１〜４とした。尚、図１中の矢印は、各試料の磁化困難軸方向を示している。
【００３０】
得られた検証用の試料１〜４の電磁雑音抑制効果を、図２に示す伝導電磁雑音評価系を用いて調べた。図２を参照すると、伝導電磁雑音評価系は、裏面が全面地導体である誘電体基板５上に形成されたマイクロストリップ線路６の両端が同軸ケーブル８、９を介してネットワークアナライザ１０に接続されており、試料はマイクロストリップ線路６上の符号７に示される部分に配置される。ここで評価系に用いたマイクロストリップ線路６の線路幅は３ｍｍであり、試料１は、マイクロストリップ線路に対して充分に広い幅となっている。一方，試料２はマイクロストリップ線路６の幅と略同じ幅であり、試料３はマイクロストリップ線路幅よりも狭い幅である。
【００３１】
また、検証用の試料４は、マイクロストリップ線路６の幅よりも狭い幅を有する３つの小片からなるものである。試料１を除き、いずれの試料についてもマイクロストリップ線路からはみ出さぬ様に配置したと共に、試料１〜４の全ての試料についてマイクロストリップ線路の長さ方向に対して、試料の磁化困難軸が直交するように配置した。ここで、試料のマイクロストリップ線路６の幅方向のアスペクト比は、全ての試料において１０以上となっている。また、スタブ効果を確認するための比較試料として、厚さが１８μｍで本発明の試料１および試料２と各々同じ形状を有する銅箔（基材はガラス板）を用意し、各々を比較試料１および比較試料２とし、これらを本発明の試料と共に測定に供した。電磁雑音抑制効果の測定結果を図３および図４に示す。ここで、図３は試料を評価系に配設することによって生じる反射特性（Ｓ１１）を示しており、図４は、同様に伝送特性（Ｓ２１）を示している。
【００３２】
図３を参照すると、本発明の試料１と比較試料１については、いずれも反射特性（Ｓ１１）が、ＧＨｚ帯の領域で−１０ｄＢ以上となっており、試料をマイクロストリップ線路６の直上に配設したことで反射が生じていることがわかる。
【００３３】
一方、マイクロストリップ線路６の幅と同等ないしそれよりも狭幅な本発明の試料２、試料３と試料４、および非磁性の比較用試料２については、ＧＨｚ帯の領域においても無反射とみなせる−２０ｄＢ程度あるいはそれ以下の反射特性を示しており、軟磁性薄膜の幅をマイクロストリップ線路と同等あるいはそれよりも狭い幅とすることで、軟磁性薄膜の導電性に由来するスタブ効果を抑止できていることがわかる。
【００３４】
図４を参照すると、非磁性の比較試料２では減衰がみられないが、マイクロストリップ線路の幅と同等ないしそれよりも狭幅な試料２と試料３、およびマイクロストリップ線路幅よりも狭幅の３つの小片からなる試料４については、磁気損失によると思われるＧＨｚ帯での透過損夫が認められており、本発明の効果である反射のない電磁雑音の抑制効果を示していることが理解できる。
【００３５】
【表１】
【００３６】
【表２】
【００３７】
【発明の効果】
以上説明したように、本発明において用いられるグラニュラー構造を有する軟磁性薄膜は、厚さが２μｍと極めて薄いものであり、本発明を用いることで半導体集積素子内部のような微小な領域において、伝導性の電磁雑音を反射なしで抑制することが可能になり、その工業的価値は極めて大きいと言える。
【図面の簡単な説明】
【図１】本発明の実施の形態による電磁雑音抑制体の試料の説明に供せられる図である。
【図２】本発明の実施の形態による電磁雑音抑制体の伝導電磁雑音評価系の概略構成を示す図である。
【図３】本発明の実施の形態による電磁雑音抑制体の試料の電磁雑音抑制効果を示す図であり、反射特性（Ｓ１１）を示している。
【図４】本発明の実施の形態による電磁雑音抑制体の試料の電磁雑音抑制効果を示す図であり、伝送特性（Ｓ２１）を示している。
【符号の説明】
５ 誘電体基板
６ マイクロストリップ線路
７ 試料配置部分
８，９ 同軸ケーブル
１０ ネットワークアナライザ
【発明の属する技術分野】
本発明は，高周波電磁雑音の抑制方法に関し，詳しくは，高速動作する能動素子あるいは高周波電子部品および電子機器において問題となる電磁雑音の抑制に有効である軟磁性薄膜を用いた高周波電磁雑音抑制体とそれを用いた電磁雑音の抑制方法に関する。
【０００２】
【従来の技術】
近年、高速動作する高集積な半導体素子の普及が著しい。その例として，ランダムアクセスメモリ（ＲＡＭ），リードオンリーメモリ（ＲＯＭ），マイクロプロセッサ（ＭＰＵ），中央演算処理装置（ＣＰＵ）又は画像ブロセッサ算術論理演算装置（ＩＰＡＬＵ）等の論理回路素子がある。これらの能動素子においては，演算速度や信号処理速度が日進月歩の勢いで高速化されており、高速電子回路を伝播する電気信号は、電圧，電流の急激な変化を伴うために，誘導性の高周波電磁雑音の主要因となっている。
【０００３】
一方，電子部品や電予機器の軽量化，薄型化，小型化の流れも止まる事を知らぬが如く急速な勢いで進行している。それに伴い，半導体素子の集積度や、プリント配緑基板への電子部品実装密度の高密度化が著しい。
【０００４】
従って、過密に集積あるいは実装された電子素子や信号線が、互いに極めて接近することになり，前述した信号処理速度の高速化と併わせて、高周波の不要輻射が誘発され易い状況となっている。このような近年の電子集積素子あるいは配線基板においては、能動素子への電源供給ライン等からの電磁雑音流入の問題が指摘され、電源ラインにデカップリングコンデンサ等の集中定数部品を挿入する等の対策がなされている。
【０００５】
【発明が解決しようとする課題】
しかしながら、高速化された電子集積素子あるいは配線基板においては、発生する電磁雑音が高調波成分を含むために、信号の経路が分布定数的な振る舞いをするようになり、従来の集中定数回路を前提にした電磁雑音対策が効を発しない状況が生じていた。そこで、このような高速動作する半導体素子や電子回路などの電磁雑音対策に有効な電磁雑音抑制体とそれを用いた電磁雑音抑制方法との開発が要求されていた。より詳しくは、より小さな体積で効果的に電磁雑音対策を行う方法の開発が要求されていた。
【０００６】
そこで、本発明者らは、以前に高周波での磁気損失の大きな複合磁性体を発明し、これを電磁雑音源あるいはその伝送線路の近傍に配置する事で、上記した半導体素子や電子回路などから発生する電磁雑音を効果的に抑制する方法を見出している。
【０００７】
この様な磁気損失を利用した電磁雑音抑制の作用機構については、最近の研究から、電磁雑音源あるいはその伝送線路となっている電子回路に対して等価的な抵抗成分が付与される為であることが分かっている。ここで、等価的な抵抗成分の大きさは、磁性体の磁気損失項μ″の大きさに依存している。より詳しくは、電子回路に等価的に挿入される抵抗成分の大きさは、磁性体の面積が一定の場合にはμ″と磁性体の厚さに略比例する。
【０００８】
したがって、より小さなあるいはより薄い磁性体で所望の電磁雑音抑制効果を得るためには、より大きなμ″が必要になつてくる。例えば、半導体素子のモールド内部のような微小領域において磁気損失体を用いた電磁雑音対策を行う為には、磁気損失項μ″が極めて大きな値である必要があり、従来の磁気損失材料に比べて格段に大きなμ″を有する磁性体が求められていた。
【０００９】
このような要求を実現するための方策として、本発明者らは、以前にスパッタ法あるいは蒸着法による軟磁性体の研究過程において、微小な磁性金属粒子が、セラミックスのような非磁性体中に均質に分散されたグラニュラー磁性体の優れた透磁率特性に着目し、磁性金属粒子とそれを囲う非磁性体の微細構造を研究した結果、グラニュラー磁性体中に占める磁性金属粒予の濃度が特定の範囲にある場合に、高周波領域において優れた磁気損失特性が得られる事を見出し、その優れた電磁雑音抑制効果を示した（詳しくは、特願２０００−５２５０７、参照）。
【００１０】
すなわち、グラニュラー磁性体は、極めて大きな磁気損失項μ″を有するために、電磁雑音の抑制に必要な虚数部パーミアンス（磁気損失項μ″と磁性体体積の積）を極薄い厚さで実現することが出来るため、半導体素子内部のような微小な領域での電磁雑音対策に利用することができる。
【００１１】
ところが、グラニュラー磁性体は、電気抵抗率がおおよそ１００００μΩｃｍ以下であって電気的には導電体として作用するため、例えば、グラニュラー磁性体をマイクロストリップ線路のような伝送線路の直近に配設して、線路に流れる高周波の電磁雑音を抑制する場合において、電磁雑音は効果的に抑制されるものの、その抑制機構には、磁気損失による透過損失に加えて、グラニュラー磁性体の導電性に由来すると考えられる現象により生じる反射損失が含まれる。
【００１２】
従って、グラニュラー磁性体の配設による電磁雑音の流出は効果的に抑制されるものの、電磁雑音成分の一部が反射されて信号源に戻ってしまうことが起こるので、信号源での二次障害が発生する場合があった。
【００１３】
そこで、本発明は、かかる現状に鑑みてなされたものであって、半導体素子内部のような微小電子回路において、優れた磁気損失特性を有する導電性の磁性薄膜を用いながらも、反射のない電磁雑音抑制を実現できる電磁雑音抑制体とそれを用いた電磁雑音抑制方法を提供することを技術的課題とする。
【００１４】
【課題を解決するための手段】
本発明者らは、上述の反射損失が磁性体の導電性に由来するスタブ効果によるものと考え、導電性の軟磁性薄膜を電磁雑音を含む電気信号の伝送線路の幅と同程度ないしそれ以下の幅とすることで、優れた磁気損失特性を維持しつつスタブ効果を抑制し、電磁雑音の反射が抑制できることを見出し本発明をなすに至った。
【００１５】
即ち、本発明によれば、マイクロストリップ線路ないしそれに類する信号伝送線路の直上に配置される導電性の軟磁性薄膜からなり、伝導性の電磁雑音を抑制する電磁雑音抑制体であって、前記導電性の軟磁性薄膜は前記マイクロストリップ線路ないしそれに類する信号伝送線路の線路幅と略同等乃至それよりも狭幅な形状であることを特徴とする電磁雑音抑制体が得られる。
【００１６】
また、本発明によれば、前記電磁雑音抑制体において、磁化困難軸方向が、前記マイクロストリップ線路ないしそれに類する信号伝送線路の幅方向に対して略平行となるように配置されていることを特徴とする電磁雑音抑制体が得られる。
【００１７】
また、本発明によれば、前記いずれかの電磁雑音抑制体において、前記マイクロストリップ線路ないしそれに類する信号伝送線路の線路幅と略同等乃至それよりも狭幅な形状の前記軟磁性薄膜の幅方向のアスペクト比（即ち、軟磁性薄膜の幅方向の長さを厚さで除した比率）が１０以上であることを特徴とする電磁雑音抑制体が得られる。
【００１８】
また、本発明によれば、前記いずれか一つの電磁雑音抑制体において、前記軟磁性薄膜は、Ｍ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、もしくはそれらの混在物）−Ｘ（Ｘは、ＭおよびＹ以外の元素、もしくはそれらの混在物）−Ｙ（Ｙは、Ｆ，Ｎ，Ｏのいずれか、もしくはそれらの混在物）組成からなりグラニュラー構造を有することを特徴とする電磁雑音抑制体が得られる。
【００１９】
また、本発明によれば、マイクロストリップ線路ないしそれに類する信号伝送線路の直上に導電性の軟磁性薄膜からなる電磁雑音抑制体を配設して、伝導性の電磁雑音を抑制する伝導性雑音の抑制方法であって、前記導電性の軟磁性薄膜は前記マイクロストリップ線路ないしそれに類する信丹伝送線路の線路幅と略同等乃至それよりも狭幅な形状であることを特徴とする電磁雑音の抑制方法が得られる。
【００２０】
また、本発明によれば、前記電磁雑音の抑制方法において、前記電磁雑音抑制体の磁化困難軸方向が、前記マイクロストリップ線路ないしそれに類する信号伝送線路の幅方向に対して略平行となるように配置されることを特徴とする電磁雑音の抑制方法が得られる。
【００２１】
また、本発明によれば、前記いずれかの電磁雑音の抑制方法において、前記マイクロストリップ線路ないしそれに類する信号伝送線路の線路幅と略同等乃至それよりも狭幅な形状の前記軟磁性薄膜の幅方向のアスペクト比（軟磁性薄膜の幅方向の長さを厚さで除した比率）が１０以上であることを特徴とする電磁雑音の抑制方法が得られる。
【００２２】
さらに、本発明によれば、前記いずれか一つの電磁雑音の抑制方法において、前記軟磁性薄膜は、Ｍ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、もしくはそれらの混在物）−Ｘ（Ｘは、ＭおよびＹ以外の元素、もしくはそれらの混在物）−Ｙ（Ｙは、Ｆ，Ｎ，Ｏの内のいずれか、もしくはそれらの混在物）組成からなりグラニュラー構造を有することを特徴とする電磁雑音の抑制方法が得られる。
【００２３】
本発明の上記構成によれば、半導体素子内部のような微小電子回路において、電磁雑音成分の反射を生じさせることなく不要輻射の原因となる伝導電磁雑音を抑制することが可能になる。
【００２４】
【発明の実施の形態】
以下，本発明の実施の形態について説明する。
【００２５】
はじめに，本発明において用いることのできるＭ（Ｍは、Ｆｅ．Ｃｏ、Ｎｉのいずれか、もしくはそれらの混在物）−Ｘ（Ｘは、ＭおよびＹ以外の元索、もしくはそれらの混在物）ーＹ（Ｙは、Ｆ，Ｎ，Ｏの内のいずれか、もしくはそれらの混在物）組成からなるグラニュラ一構造の導電性磁性薄膜の製造方法の一例について説明する。
【００２６】
本発明の検証に用いるグラニュラー磁性薄膜を、下記表１に示す条件にてスパッタ法でガラス基板上に作製した。得られたスパッタ膜を３００℃にて２時間真空磁場中熱処理を施し、電磁雑音評価用試料を得た。
【００２７】
得られた試料を蛍光Ｘ線分析によって、分析したところ膜の組成は、Ｆｅ７０Ａｌ１２Ｏ１８であった。
【００２８】
また、本試料の直流抵抗は、３３０μΩ・ｃｍ、Ｈｋは２１Ｏｅ（１．６６ｋＡ／ｍ）であり、Ｍｓは１４３００Ｇａｕｓｓ（１．４３Ｔ）であった。本試料の膜厚は、ＳＥＭによる断面観察の結果、２μｍであった。試料の磁気損失特性を検証するためにμ−ｆ特性を調べた。
【００２９】
μ−ｆ特性の測定は、短冊状に加工した検出コイルに挿入して、バイアス磁場を印加しながらインピーダンスを測定することにより行い、磁気損失項μ″の周波数特性を得た。磁気損失項μ″は、周波数が９３０ＭＨｚで最大値をとり、その値は９４５であった。この試料から、下記表２に示す同一面積で形の異なる４種類の矩形状試料を切り出し、図１に示すような試料１〜４とした。尚、図１中の矢印は、各試料の磁化困難軸方向を示している。
【００３０】
得られた検証用の試料１〜４の電磁雑音抑制効果を、図２に示す伝導電磁雑音評価系を用いて調べた。図２を参照すると、伝導電磁雑音評価系は、裏面が全面地導体である誘電体基板５上に形成されたマイクロストリップ線路６の両端が同軸ケーブル８、９を介してネットワークアナライザ１０に接続されており、試料はマイクロストリップ線路６上の符号７に示される部分に配置される。ここで評価系に用いたマイクロストリップ線路６の線路幅は３ｍｍであり、試料１は、マイクロストリップ線路に対して充分に広い幅となっている。一方，試料２はマイクロストリップ線路６の幅と略同じ幅であり、試料３はマイクロストリップ線路幅よりも狭い幅である。
【００３１】
また、検証用の試料４は、マイクロストリップ線路６の幅よりも狭い幅を有する３つの小片からなるものである。試料１を除き、いずれの試料についてもマイクロストリップ線路からはみ出さぬ様に配置したと共に、試料１〜４の全ての試料についてマイクロストリップ線路の長さ方向に対して、試料の磁化困難軸が直交するように配置した。ここで、試料のマイクロストリップ線路６の幅方向のアスペクト比は、全ての試料において１０以上となっている。また、スタブ効果を確認するための比較試料として、厚さが１８μｍで本発明の試料１および試料２と各々同じ形状を有する銅箔（基材はガラス板）を用意し、各々を比較試料１および比較試料２とし、これらを本発明の試料と共に測定に供した。電磁雑音抑制効果の測定結果を図３および図４に示す。ここで、図３は試料を評価系に配設することによって生じる反射特性（Ｓ１１）を示しており、図４は、同様に伝送特性（Ｓ２１）を示している。
【００３２】
図３を参照すると、本発明の試料１と比較試料１については、いずれも反射特性（Ｓ１１）が、ＧＨｚ帯の領域で−１０ｄＢ以上となっており、試料をマイクロストリップ線路６の直上に配設したことで反射が生じていることがわかる。
【００３３】
一方、マイクロストリップ線路６の幅と同等ないしそれよりも狭幅な本発明の試料２、試料３と試料４、および非磁性の比較用試料２については、ＧＨｚ帯の領域においても無反射とみなせる−２０ｄＢ程度あるいはそれ以下の反射特性を示しており、軟磁性薄膜の幅をマイクロストリップ線路と同等あるいはそれよりも狭い幅とすることで、軟磁性薄膜の導電性に由来するスタブ効果を抑止できていることがわかる。
【００３４】
図４を参照すると、非磁性の比較試料２では減衰がみられないが、マイクロストリップ線路の幅と同等ないしそれよりも狭幅な試料２と試料３、およびマイクロストリップ線路幅よりも狭幅の３つの小片からなる試料４については、磁気損失によると思われるＧＨｚ帯での透過損夫が認められており、本発明の効果である反射のない電磁雑音の抑制効果を示していることが理解できる。
【００３５】
【表１】
【表２】
【発明の効果】
以上説明したように、本発明において用いられるグラニュラー構造を有する軟磁性薄膜は、厚さが２μｍと極めて薄いものであり、本発明を用いることで半導体集積素子内部のような微小な領域において、伝導性の電磁雑音を反射なしで抑制することが可能になり、その工業的価値は極めて大きいと言える。
【図面の簡単な説明】
【図１】本発明の実施の形態による電磁雑音抑制体の試料の説明に供せられる図である。
【図２】本発明の実施の形態による電磁雑音抑制体の伝導電磁雑音評価系の概略構成を示す図である。
【図３】本発明の実施の形態による電磁雑音抑制体の試料の電磁雑音抑制効果を示す図であり、反射特性（Ｓ１１）を示している。
【図４】本発明の実施の形態による電磁雑音抑制体の試料の電磁雑音抑制効果を示す図であり、伝送特性（Ｓ２１）を示している。
【符号の説明】
５ 誘電体基板
６ マイクロストリップ線路
７ 試料配置部分
８，９ 同軸ケーブル
１０ ネットワークアナライザ
Claims (8)
- マイクロストリップ線路ないしそれに類する信号伝送線路の直上に配置される導電性の軟磁性薄膜からなり、伝導性の電磁雑音を抑制する電磁雑音抑制体であって、前記導電性の軟磁性薄膜は前記マイクロストリップ線路ないしそれに類する信号伝送線路の線路幅と略同等乃至それよりも狭幅な形状であることを特徴とする電磁雑音抑制体。
- 請求項１記載の電磁雑音抑制体において、磁化困難軸方向が、前記マイクロストリップ線路ないしそれに類する信号伝送線路の幅方向に対して略平行となるように配置されていることを特徴とする電磁雑音抑制体。
- 請求項１又は２記載の電磁雑音抑制体において、前記マイクロストリップ線路ないしそれに類する信号伝送線路の線路幅と略同等乃至それよりも狭幅な形状の前記軟磁性薄膜の幅方向のアスペクト比が１０以上であることを特徴とする電磁雑音抑制体。
- 請求項１乃至３の内のいずれか一つに記載の電磁雑音抑制体において、前記軟磁性薄膜は、Ｍ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、もしくはそれらの混在物）−Ｘ（Ｘは、ＭおよびＹ以外の元素、もしくはそれらの混在物）−Ｙ（Ｙは、Ｆ，Ｎ，Ｏの内のいずれか、もしくはそれらの混在物）組成からなりグラニュラー構造を有することを特徴とする電磁雑音抑制体。
- マイクロストリップ線路ないしそれに類する信号伝送線路の直上に導電性の軟磁性薄膜からなる電磁雑音抑制体を配設して、伝導性の電磁雑音を抑制する伝導性雑音の抑制方法であって、前記導電性の軟磁性薄膜は前記マイクロストリップ線路ないしそれに類する信丹伝送線路の線路幅と略同等乃至それよりも狭幅な形状であることを特徴とする電磁雑音の抑制方法。
- 請求項５記載の電磁雑音の抑制方法において、前記電磁雑音抑制体の磁化困難軸方向が、前記マイクロストリップ線路ないしそれに類する信号伝送線路の幅方向に対して略平行となるように配置されることを特徴とする電磁雑音の抑制方法。
- 請求項５又は６記載の電磁雑音の抑制方法において、前記マイクロストリップ線路ないしそれに類する信号伝送線路の線路幅と略同等乃至それよりも狭幅な形状の前記軟磁性薄膜の幅方向のアスペクト比が１０以上であることを特徴とする電磁雑音の抑制方法。
- 請求項５乃至７の内のいずれか一つに記載の電磁雑音の抑制方法において、前記軟磁性薄膜は、Ｍ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、もしくはそれらの混在物）−Ｘ（Ｘは、ＭおよびＹ以外の元素、もしくはそれらの混在物）−Ｙ（Ｙは、Ｆ，Ｎ，Ｏの内のいずれか、もしくはそれらの混在物）組成からなりグラニュラー構造を有することを特徴とする電磁雑音の抑制方法。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000342835A JP4191888B2 (ja) | 2000-11-10 | 2000-11-10 | 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法 |
| DE60137881T DE60137881D1 (de) | 2000-04-04 | 2001-04-04 | Halbleiterbaustein mit einem elektromagnetischen Geräuschunterdrücker und Verfahren zur Herstellung |
| EP01108484A EP1143516B1 (en) | 2000-04-04 | 2001-04-04 | Semiconductor device using an electromagnetic noise suppressor and method of manufacturing the same |
| EP08011372A EP2028690A3 (en) | 2000-04-04 | 2001-04-04 | Electromagnetic noise suppressor, semiconductor device using the same, and method of manufacturing the same |
| CNB011190329A CN1288753C (zh) | 2000-04-04 | 2001-04-04 | 电磁噪声抑制器、使用该抑制器的半导体器件及其制造方法 |
| US09/826,383 US7075163B2 (en) | 2000-04-04 | 2001-04-04 | Electromagnetic noise suppressor, semiconductor device using the same, and method of manufacturing the same |
| NO20011705A NO20011705L (no) | 2000-04-04 | 2001-04-04 | Elektromagnetisk stöydemper, halvlederanordning omfattende en slik demper, og fremgangsmåte for fremstilling |
| KR1020010017977A KR100844612B1 (ko) | 2000-04-04 | 2001-04-04 | 반도체 소자와 전자기 노이즈 억제체 |
| MYPI20011617A MY131112A (en) | 2000-04-04 | 2001-04-04 | Electromagnetic noise suppressor, semiconductor device using the same, and method of manufacturing the same |
| CN 200810149062 CN101388378B (zh) | 2000-04-04 | 2001-04-04 | 电磁噪声抑制体和电磁噪声抑制方法 |
| TW090108095A TW561607B (en) | 2000-04-04 | 2001-04-04 | Electromagnetic noise suppressor, semiconductor device using the same, and method of manufacturing said semiconductor device |
| KR1020070137439A KR100908356B1 (ko) | 2000-04-04 | 2007-12-26 | 전자기 노이즈 억제체 및 그것을 이용한 전자기 노이즈 억제방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000342835A JP4191888B2 (ja) | 2000-11-10 | 2000-11-10 | 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002151916A JP2002151916A (ja) | 2002-05-24 |
| JP4191888B2 true JP4191888B2 (ja) | 2008-12-03 |
Family
ID=18817311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000342835A Expired - Lifetime JP4191888B2 (ja) | 2000-04-04 | 2000-11-10 | 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4191888B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005332994A (ja) * | 2004-05-20 | 2005-12-02 | Kyocera Corp | 電波吸収体の特性評価方法および特性評価装置 |
| US8134084B2 (en) * | 2006-06-30 | 2012-03-13 | Shin-Etsu Polymer Co., Ltd. | Noise-suppressing wiring-member and printed wiring board |
-
2000
- 2000-11-10 JP JP2000342835A patent/JP4191888B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002151916A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4434422B2 (ja) | 高周波電流抑制型コネクタ | |
| JP4210016B2 (ja) | 通信ケーブル | |
| KR100908356B1 (ko) | 전자기 노이즈 억제체 및 그것을 이용한 전자기 노이즈 억제방법 | |
| KR100882388B1 (ko) | 과립형 자기막을 포함하는 배선기판 | |
| TW502261B (en) | Electronic component comprising a metallic case provided with a magnetic loss material | |
| JP4398056B2 (ja) | 樹脂モールド体 | |
| JP4417521B2 (ja) | 配線基板 | |
| EP1146637B1 (en) | Electronic component of a high frequency current suppression type and bonding wire for the same | |
| JP4191888B2 (ja) | 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法 | |
| JP4481478B2 (ja) | 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法 | |
| JP4287020B2 (ja) | 高周波電流抑制型放熱板 | |
| KR100749679B1 (ko) | 준마이크로파 대역에서 최대의 복합 투자율을 가진자성체와 그 제조방법 | |
| JP4398057B2 (ja) | 高周波電流抑制型電子部品 | |
| JP2001284755A (ja) | 配線基板 | |
| JP4271825B2 (ja) | 半導体ベアチップおよび半導体ウエーハ | |
| JP4243000B2 (ja) | 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品 | |
| JP2001284947A (ja) | 高周波電流抑制体を用いたアンテナ | |
| JP2001284132A (ja) | 磁気コア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080827 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080919 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4191888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |