CN1926928A - 电路装置及其制造方法 - Google Patents

电路装置及其制造方法 Download PDF

Info

Publication number
CN1926928A
CN1926928A CNA2005800063921A CN200580006392A CN1926928A CN 1926928 A CN1926928 A CN 1926928A CN A2005800063921 A CNA2005800063921 A CN A2005800063921A CN 200580006392 A CN200580006392 A CN 200580006392A CN 1926928 A CN1926928 A CN 1926928A
Authority
CN
China
Prior art keywords
protuberance
conductive pattern
circuit
circuit substrate
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800063921A
Other languages
English (en)
Inventor
高草木贞道
五十岚优助
根津元一
草部隆也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1926928A publication Critical patent/CN1926928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明涉及一种电路装置及其制造方法，其散热性优良。该混合集成电路装置(10)具有电路基板(16)、形成在电路基板(16)的表面上的绝缘层(17)、形成在绝缘层(17)的表面上的导电图案(18)和与导电图案(18)电气连接的电路元件(14)，形成局部突出而埋入绝缘层(17)的突出部(25)设于电路基板(16)的表面上的结构。因此，装置内部产生的热能够更加积极地经由突出部(25)排出外部。

Description

电路装置及其制造方法
技术领域
本发明涉及电路装置及其制造方法，特别是要求散热性能的电路装置及其制造方法。
背景技术
参照图10说明现有的混合集成电路装置的结构(例如特开平6-177295号公报(第4页、图1))。图10(A)是混合集成电路装置100的立体图，图10(B)是图10(A)的X-X′线剖面图。
现有的混合集成电路装置100具有下面的结构，即，由下述的结构构成混合集成电路装置100：矩形的基板106、设于基板106的表面的绝缘层107、形成在该绝缘层107上的导电图案108、固着在导电图案108上的电路元件104，电气连接导电图案104和导电图案108的金属细线105、与导电图案108电气连接的引线101。混合集成电路装置100整体由密封树脂102密封。
但是，在上述这样的混合集成电路装置100中，由于在绝缘层107的表面形成电气回路，所以电路元件104和基板106由绝缘层107热分离。因此，从电路元件104散出的热的散热性能存在问题。通过薄化该绝缘层107，可提高散热性能，但是为确保耐压性能有必要使绝缘层107形成为规定厚度以上。具体地，绝缘层107的厚度有必要是数百μm左右。另一方面，为提高绝缘层107自身的热阻，填充了无机填充剂，但是借助绝缘层107散热是有限的。
发明内容
本发明是鉴于上述问题而研发的，其目的在于提供一种能够确保规定的耐压性能并且散热性能优越的电路装置及其制造方法。
本发明的电路装置具有电路基板、在电路基板的表面的绝缘层、形成在所述绝缘层表面的导电图案和与该导电图案电气连接的电路元件，局部突出并埋入所述绝缘层的突出部设于所述电路基板上。
优选地，上述电路装置中，所述突出部和所述导电图案直接接触。
优选地，上述电路装置中，所述突出部和所述导电图案间设有所述绝缘层。
优选地，上述电路装置中，与配有所述电路元件的所述导电图案的下方对应的所述电路基板的表面设有所述突出部。
优选地，上述电路装置中，所述电路基板由以铜为主体的金属构成。
优选地，上述电路装置中，所述第一导电图案上连接第一电路元件，所述突出部设为柱状。
优选地，上述电路装置中，作为所述电路元件采用背面不具有端子的半导体元件，与固着有所述半导体元件的所述导电图案的下方对应的区域的所述电路基板的表面设有所述突出部，使固着有所述半导体元件的所述导电图案和所述突出部直接接触。
优选地，上述电路装置中，在位于所述突出部的上方的所述导电图案的背面设置凸部，将所述凸部埋入所述绝缘层。
本发明的电路装置的制造方法中，该电路装置是在电路基板的表面隔有绝缘层而形成由导电图案和电路元件构成的电气回路的电路装置，该方法中，局部突出的突出部设于所述电路基板的表面，所述突出部埋入所述绝缘层。
本发明的电路装置的制造方法具有如下工序：在电路基板的表面设置局部突出的突出部的工序；隔有覆盖所述电路基板的表面的绝缘层而在所述电路基板上粘接导电箔以将突出部埋入的工序；通过构图所述导电箔来形成导电图案的工序；将所述导电图案和电路元件电气连接的工序。
优选地，上述制造方法中，通过蚀刻形成所述突出部。
优选地，上述制造方法中，所述突出部形成为柱状。
优选地，上述制造方法中，所述突出部的上面形成为平坦面，在所述突出部和所述导电图案间设在所述绝缘层。
优选地，上述制造方法中，所述突出部的侧面形成为曲面。
根据本发明，通过将设于电路基板上的突出部埋入绝缘层，形成在绝缘层的表面上的导电图案和电路基板间的距离可局部被缩短。所以，由于绝缘层而使热阻降低，所以能够提高散热性。另外，通过使突出部与导电图案的背面接触，从而能够飞速提高散热效果。另外，导电图案和突出部之间存在构成绝缘层的树脂的状态下两者靠近，可确保绝缘性的同时使两者接近。另外，突出部形成为柱状，从而可容易地将突出部埋入绝缘层。
附图说明
图1(A)是本发明的混合集成电路装置的立体图，图1(B)是本发明的混合集成电路装置的剖面图；
图2是本发明的混合集成电路装置的立体图；
图3(A)是本发明的昆合集成电路装置的剖面图，图3(B)是本发明的混合集成电路装置的剖面图，图3(C)是本发明的混合集成电路装置的剖面图；
图4(A)是本发明的混合集成电路装置的剖面图，图4(B)是本发明的混合集成电路装置的剖面图，4(C)是本发明的混合集成电路装置的剖面图；
图5(A)是说明本发明的混合集成电路装置的制造方法的剖面图，图5(B)是说明本发明的混合集成电路装置的制造方法的剖面图，5(C)是说明本发明的混合集成电路装置的制造方法的剖面图，5(D)是说明本发明的混合集成电路装置的制造方法的剖面图，5(E)是说明本发明的混合集成电路装置的制造方法的剖面图；
图6(A)是说明本发明的混合集成电路装置的制造方法的剖面图，图6(B)是说明本发明的混合集成电路装置的制造方法的剖面图，6(C)是说明本发明的混合集成电路装置的制造方法的剖面图，6(D)是说明本发明的混合集成电路装置的制造方法的剖面图，6(E)是说明本发明的混合集成电路装置的制造方法的剖面图，6(F)是说明本发明的混合集成电路装置的制造方法的剖面图；
图7(A)是说明本发明的混合集成电路装置的制造方法的剖面图，图7(B)是说明本发明的混合集成电路装置的制造方法的剖面图，7(C)是说明本发明的混合集成电路装置的制造方法的剖面图，7(D)是说明本发明的混合集成电路装置的制造方法的剖面图，7(E)是说明本发明的混合集成电路装置的制造方法的剖面图；
图8(A)是说明本发明的混合集成电路装置的制造方法的剖面图，图8(B)是说明本发明的混合集成电路装置的制造方法的剖面图；
图9是说明本发明的混合集成电路装置的制造方法的剖面图；
图10(A)是说明现有的混合集成电路装置的立体图，10(B)是说明现有的混合集成电路装置的剖面图。
具体实施方式
参照图1说明本发明的混合集成电路装置10的结构。图1(A)是混合集成电路装置10的立体图，图1(B)是图1(A)的X-X′线剖面图。
电路基板16从散热的意义上讲优选由金属或陶瓷等构成的基板。另外，作为电路基板16的材料，金属可以采用Al、Cu或Fe等，陶瓷可以采用Al2O3、AlN。此外也可以采用机械强度和散热性优良的材料作为电路基板16。例如采用由Al构成的基板作为电路基板16的情况下，将电路基板16和形成在其表面上的导电图案18绝缘的方法有两个。一个是对铝基板的表面进行氧化铝处理的方法。另一个是铝基板的表面电路基板16的表面形成绝缘层17，在绝缘层17的表面形成导电图案18的方法。另外，本实施例中，作为电路基板16的材料采用以铜为主体的金属是合适的。由于铜导热性优良，所以能够提高装置整体的散热性。在此，采用铜为电路基板16的材料的情况下，绝缘层17是必要的构成要素。
突出部25是使电路基板16的表面部分地向上方突出的部分，埋入绝缘层17。突出部25的上面和导电图案18的背面距离比其他区域的电路基板16的表面和导电图案18的背面接近。因此，形成突出部25的区域由于绝缘层17而热阻小，所以能够隔着电路基板16积极地散热。另外，突出部25的上端部可与导电图案18的背面接触，也可以不接触。突出部25的形状在后面详述。另外，伴随半导体元件14A等的发热的元件的下方对应的区域设置突出部25上合适的。通过该结构，能够有效地将半导体元件14A产生的热排出外部。
电路元件14固着在导电图案18上，电路元件14和导电图案18构成规定的电气回路。作为电路元件14采用晶体管和二极管等有源元件、电容、电阻等无源元件。另外，功率类的半导体元件等的散热量大的，也可以经由由金属构成的散热片固着在电路基板16上。在此，以正面朝上安装的有源元件等经由金属细线15而与导电图案18电气连接。
作为第一电路元件14A的具体例子，例如LSI芯片、电容、电阻等。LSI芯片中Si芯片背面由GND或浮点区别出粘接剂。GND的情况下，电路元件14由焊料或导电膏固着，另外，与接合区的连接因正装或倒装，采用金属细线，或焊料等。另外，作为半导体元件14A可采用控制大电流的功率类的晶体管例如功率MOS(Metal-Oxide Semiconductor：金属氧化物半导体)、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、晶闸管等。另外功率类IC也适合。近年来，由于芯片也是尺寸变小、薄型化、高功能化，所以产生的热量增大。例如控制计算机的CPU等就是一例。
导电图案18由铜等金属构成，与基板16绝缘形成。另外，引线11导出的一边形成由导电图案18构成的焊盘。引线除了如所说明在一边侧导出，也可以是至少从一边侧导出的。另外，导电图案18以绝缘层17为粘接剂粘接在电路基板16的表面。
绝缘层17形成在电路基板16的整个表面上，具有使导电图案18的背面和电路基板16的表面粘接的功能。另外，绝缘层17是将氧化铝等无机填充剂高度填充在树脂中而得的，热传递性优良。导电图案18的下端和电路基板16的表面间的距离可因其耐压而厚度变化，但是最好大体是从50μm到数百μm左右以上。
引线11固着在设于电路基板16的周边部上的焊盘上，具有例如与外部进行输入输出的功能。在此，在一边上设有多个引线11。引线11和焊盘间的粘接介由焊料(焊锡)等导电性粘接剂进行。
密封树脂12由采用热固性树脂的传递模制或采用热塑性树脂的注入模制形成。在此形成密封电路基板16及其表面形成的电气回路的密封树脂12，电路基板16的背面从密封树脂12露出。另外，模制的密封以外的密封方法也可适用于本实施例的混合集成电路装置，例如可适用利用树脂的接合的密封、壳材料的密封、等公知的密封方法。参照图1(B)，为使从搭载在电路基板16的表面上的电路元件14产生的热适宜地排出外部，电路基板16的背面从密封树脂12露出外部。另外，为提高装置整体的耐湿性，也可包括电路基板16的背面地由密封树脂12密封整体。
参照图2的立体图，说明电路基体16的表面上形成的导电图案18的具体的形状的一例。该图中，省略密封整体的树脂。
参照该图，导电图案18形成有：安装电路元件14的接合焊盘的部分、固着引线11的焊盘18A、连结各焊盘的配线部等。本实施例中，可在半导体元件14A的下方所对应的区域的电路基板16上形成突起部25。另外，如果其他的电路元件14的散热性成为问题，也可在与其他的元件的下方对应的区域的电路基板16的表面上形成突起部25。
参照图3，详细说明设有突出部25的部位。图3(A)～(C)，表示突起部25的形状。
参照图3(A)，突出部25形成在与半导体元件14A对应的区域的、电路基板16的表面。并且，突出部25的上端部和导电图案18的背面离开。另外，突出部25和导电图案18间存在形成绝缘层17的树脂。即，导电图案18和电路基板16不导通。由该结构，从半导体元件14A产生的热经突出部25散出外部，同时能够确保搭载半导体元件14A的导电图案18和电路基板16间的绝缘。在此，作为半导体元件14A可采用背面具有电极的元件。具体地，在背面具有漏极的功率晶体管可用作半导体元件14A。突出部25的上面形成平坦面，从而能够抑制突出部25和导电图案18接触。
突出部25的上端部和导电图案18的背面间的距离优选在能够确保耐压性的范围内接近。另外，使两者的距离比绝缘层17所含的填充剂大，从而在突出部25和导电图案18间存在填充剂，而能够提高散热性。
参照图3(B)，突出部25的最上部抵接在搭载有半导体元件14A的上部的导电图案18的背面。突出部25直接与搭载在上部的导电图案18的背面，从而从半导体元件14A产生的热能够进一步积极地排出外部。这样的结构的情况下，背面不具有电极的半导体元件可作为半导体元件14A采用。进而也可隔着突出部25将电路基板16与接地电位连接。另外，同图所示的状态下，通过隔着绝缘性的粘接性进行半导体元件14A的固着，也可使半导体元件14A和电路基板16绝缘。
参照图3(C)，形成多个柱状的突出部25，使突出部25的上端部和导电图案18的背面直接接触。在此，各突出部25具有上端被切掉的圆锥状的形状。该形状可通过采用蚀刻剂的湿蚀刻来得到。进而，在一个导电图案18的下方形成有多个突出部25。这样，通过将突出部25形成为柱状，从而能够容易地将突出部25埋入绝缘层。另外突出部25的上端部和导电图案18的接触能够可靠进行。
参照图4，详细说明设有突出部25的部位。参照图4(A)～(C)，各实施例的突起部25和导电图案18的相关结构。这些图中，在搭载半导体元件14A的导电图案18的背面设有凸部22。
参照图4(A)，在搭载半导体元件14A的导电图案18上形成向下方突出埋入绝缘层17的凸部22。在对应凸部22的位置的电路基板16的表面上形成有突出部25。并且，通过使凸部22和突出部25接近，从而从半导体元件14A产生的热能够有效地排出外部。
对导电图案18局部地埋入绝缘层17的优点进行说明。首先，导电图案18的下面接近电路基板16的表面，所以装置内部产生的热可隔着导电图案18和绝缘层17排出外部。本实施例中，使用高度填充填充剂的绝缘层17。另外，为提高散热性，在确保耐压性的范围内使绝缘层17薄的比较好。因此，通过将导电图案18部分地埋入绝缘层17的结构，能够缩短第导电图案18和电路基板16间的距离。这有助于提高装置整体的散热性。
进而，将导电图案18埋入绝缘层17，能够增大导电图案18的背面和绝缘层17接触的面积。因此，能够进一步提高散热性。背面的凸部例如若是立方体，则实质上除了上面以外的四面与绝缘层17抵接。这样能够提高散热性，所以也能够实现省略散热片的结构。另外，导电图案18部分地埋入绝缘层17，从而能够提高两者的粘接性。因此，导电图案18的剥离强度能够提高。由于其他区域的导电图案18不埋入绝缘层17，所以能够确保电路基板16的距离长，能够抑制大的寄生电容的生产。因此，即使高频电气信号通过导电图案18，也能够防止寄生电容产生的信号的劣化等。
参照图4(B)，在此，凸部22的下面和突出部25的上面直接抵接。因此，搭载半导体元件14A的导电图案18与电路基板16导通。由于导电图案18上设有凸部22，从而可减小突出部25突出的量。
参照图4(C)，在此，形成柱状的突出部25，突出部25的上端部与凸部22的下面抵接。
下面，参照图5及其以后的附图说明上述的混合集成电路装置的制造方法。首先，参照图5说明图3(A)和图3(B)所示的具有剖面形状的导电图案18的制造方法。
参照图5(A)准备电路基板16，在其表面构图抗蚀剂21。作为电路基板16的材料可采用以铜为主材料的、Fe-Ni或以Al为主材料的材料。为对表面形成的图案进行机械性的支承，电路基板16的厚度在1～2mm左右的范围内选择。另外，作为电路基板16的材料采用铜的情况下，由于铜是导热性极其优良的材料，所以能够提高散热的效果。在此，抗蚀剂21覆盖规定形成突出部25的区域的电路基板16的表面。
参照图4(B)，其次，以抗蚀剂21为蚀刻掩模进行湿蚀刻。由该蚀刻对不由抗蚀剂21覆盖的区域的电路基板16的表面进行蚀刻。并且，抗蚀剂21覆盖的区域形成作为突出部25向上方突出的形状。具体地，突出部25突出的高度是数十μm～数百微米左右。本工序结束后将抗蚀剂21剥离。
参照图5(C)和5(D)，隔着绝缘层17将电路基板16和导电箔20粘接。具体地，将导电箔20粘接在电路基板16上以使突出部25埋入绝缘层17。该粘接以真空冲压进行，则能够防止因导电箔20和绝缘层17间的空气导致出现的空腔。另外，各向同性蚀刻形成的突出部25的侧面成为平滑的曲面。因此，导电箔20压入绝缘层17时，沿该曲面有树脂侵入，未填充部分消失。因此，通过这样的突出部25的侧面形状也能够抑制空腔的产生。另外，通过将突出部25埋入绝缘层17能够提高电路基板16和绝缘层17的粘接强度。
另外，参照图5(E)和图5(F)，其次，隔着抗蚀剂21进行蚀刻，从而形成导电图案18。该蚀刻结束后剥离抗蚀剂21。
参照图6说明图3(C)所示的结构的制造方法。在此的导电图案18的形成方法与参照图5所说明的形成方法基本相同，所以以不同的地方为中心进行说明。
首先，参照图6(A)和6(B)，通过对电路基板16的表面由抗蚀剂21覆盖后再进行蚀刻，从而形成突出部25。在此，离散性地形成抗蚀剂21而进行蚀刻，从而在形成多个柱状的突出部25。另外，由蚀刻形成的各个突出部25的侧面是弯曲面。
其次，参照图6(C)，隔着绝缘层将电路基板16和导电箔20密接。本实施例中，突出部25形成柱状，所以存在容易将突出部25埋入绝缘层17的优点。另外，各突出部25的上面的面积小，所以容易贯通绝缘层17，能够使突出部25的上端部接触导电箔20的背面。但是，突出部25的上端部也可以以不接触导电箔20的背面的程度埋入突出部25。
参照图6(E)和6(F)，在导电箔20的表面涂敷抗蚀剂21后进行抗蚀剂21的构图以形成导电图案18。并且通过进行蚀刻得到各导电图案18。
参照图7，说明图4所示的结构的混合集成电路装置的制造方法。
首先，参照图7(A)和7(B)，电路基板16的表面部分地由抗蚀剂21覆盖后，通过进行蚀刻而形成突出部25。
其次，参照图7(C)和7(D)，隔着绝缘层17使导电箔20和电路基板16密接。在此，导电箔20的下面形成凸部22，以该凸部22埋入绝缘层17的方式使导电箔20与电路基板16密接。在此，设有凸部22的位置与设于电路基板16上的突出部25对应。进行密接后，导电箔20的凸部22和突出部25可以不接触。另外，这种情况下，凸部22的突出量和突出部25的突出量之和与绝缘层17的厚度相等是合适的。另外，凸部22的下端和突出部25的上端可以离开绝缘。
其次，参照图7(E)和7(F)，在导电箔20的表面构图抗蚀剂21形成所希望的图案后进行蚀刻。由此，形成导电图案18。
下面详细说明进行导电图案18的构图后的工序。
参照图8(A)，首先，隔着焊锡和导电膏等将电路元件14固着在导电图案(岛区域)18。在此，形成一个混合集成电路装置的多个单元24形成在一张电路基板16上，可一并地进行小片接合和引线接合。在此有源元件是倒装的，但也可根据需要进行倒装。另外，伴随发热的电路元件14A固着在下方形成突出部25的导电图案18上。半导体元件14A的背面与外部导通的情况下，可隔着导电性的粘接剂进行半导体元件14A的固着。另外，半导体元件14A的背面不与外部导通的情况下，隔着绝缘性的粘接剂进行半导体元件14A的固着。
参照图8(B)，隔着金属细线15进行半导体元件14A和导电图案18的电连接。
上述工序结束后，进行各单元24的分离。各单元的分离可通过采用冲压机的冲切、划线、折曲等实现。之后各单元的电路基板16上固着引线11。
参照图9，进行各电路基板16的树脂密封。在此，利用采用热固性树脂的传递模制进行密封。即，上模型30A和下模型30B构成的模型30收纳电路基板16后，通过将两模型抵接，而固定引线11。并且，通过将型腔31内封入树脂，从而进行树脂密封的工序。以上的工序中，制得图1所示的混合集成电路装置。

Claims (14)

1.一种电路装置，其特征在于，具有电路基板、形成在电路基板的表面的绝缘层、形成在所述绝缘层表面的导电图案和与该导电图案电气连接的电路元件，局部突出并埋入所述绝缘层的突出部设于所述电路基板的表面上。
2.如权利要求1所述的电路装置，其特征在于，所述突出部和所述导电图案直接接触。
3.如权利要求1所述的电路装置，其特征在于，所述突出部和所述导电图案间设有所述绝缘层。
4.如权利要求1所述的电路装置，其特征在于，与配有所述电路元件的所述导电图案的下方对应的所述电路基板的表面设有所述突出部。
5.如权利要求1所述的电路装置，其特征在于，所述电路基板由以铜为主体的金属构成。
6.如权利要求1所述的电路装置，其特征在于，所述突出部设置为柱状。
7.如权利要求1所述的电路装置，其特征在于，作为所述电路元件采用背面不具有端子的半导体元件，与固着有所述半导体元件的所述导电图案的下方对应的区域的所述电路基板的表面设有所述突出部，使固着有所述半导体元件的所述导电图案和所述突出部直接接触。
8.如权利要求1所述的电路装置，其特征在于，在位于所述突出部的上方的所述导电图案的背面设置凸部，将所述凸部埋入所述绝缘层。
9.一种电路装置的制造方法，该电路装置是在电路基板的表面隔有绝缘层而形成由导电图案和电路元件构成的电气回路的电路装置，其特征在于，局部突出的突出部设于所述电路基板的表面，所述突出部埋入所述绝缘层。
10.一种电路装置的制造方法，其特征在于，具有如下工序：在电路基板的表面设置局部突出的突出部的工序；隔有覆盖所述电路基板的表面的绝缘层而在所述电路基板上粘接导电箔以将突出部埋入的工序；通过构图所述导电箔来形成导电图案的工序；将所述导电图案和电路元件电气连接的工序。
11.如权利要求9或10所述的电路装置的制造方法，其特征在于，通过蚀刻形成所述突出部。
12.如权利要求9或10所述的电路装置的制造方法，其特征在于，所述突出部形成为柱状。
13.如权利要求9或10所述的电路装置的制造方法，其特征在于，所述突出部的上面形成为平坦面，在所述突出部和所述导电图案间设在所述绝缘层。
14.如权利要求9或10所述的电路装置的制造方法，其特征在于，所述突出部的侧面形成为曲面。
CNA2005800063921A 2004-03-29 2005-03-24 电路装置及其制造方法 Pending CN1926928A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP094684/2004 2004-03-29
JP2004094684 2004-03-29

Publications (1)

Publication Number Publication Date
CN1926928A true CN1926928A (zh) 2007-03-07

Family

ID=35056592

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800063921A Pending CN1926928A (zh) 2004-03-29 2005-03-24 电路装置及其制造方法

Country Status (6)

Country Link
US (1) US20080123299A1 (zh)
JP (1) JP4722836B2 (zh)
KR (1) KR100826738B1 (zh)
CN (1) CN1926928A (zh)
TW (1) TWI267173B (zh)
WO (1) WO2005094144A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576695A (zh) * 2009-09-29 2012-07-11 雅达电子国际有限公司 用于将集成电路直接连接到导电片的组件和方法
CN102623419A (zh) * 2011-01-28 2012-08-01 株式会社乐恩 具有增强的热辐射性能的薄膜覆晶型半导体封装
CN106998620A (zh) * 2016-01-25 2017-08-01 本田技研工业株式会社 电子电路装置
CN108029216A (zh) * 2015-09-15 2018-05-11 株式会社自动网络技术研究所 电路结构体及电连接箱
US10504864B2 (en) 2007-10-03 2019-12-10 Hitachi Chemical Company, Ltd. Adhesive composition, electronic-component-mounted substrate and semiconductor device using the adhesive composition
CN111133845A (zh) * 2017-04-28 2020-05-08 株式会社自动网络技术研究所 具备电路基板和电路元件的电路装置、该电路装置的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053693A (ja) * 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP5002350B2 (ja) * 2007-06-28 2012-08-15 三洋電機株式会社 回路装置
JP2009049062A (ja) * 2007-08-14 2009-03-05 Denki Kagaku Kogyo Kk 金属ベース回路用基板の製造方法及び金属ベース回路用基板
JP5441956B2 (ja) * 2011-05-26 2014-03-12 三菱電機株式会社 樹脂封止形電子制御装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04359586A (ja) * 1991-06-06 1992-12-11 Nec Corp 印刷配線基板
JPH0553260U (ja) * 1991-12-13 1993-07-13 日本電気株式会社 回路基板の構造
US5245750A (en) * 1992-02-28 1993-09-21 Hughes Aircraft Company Method of connecting a spaced ic chip to a conductor and the article thereby obtained
JP2521034B2 (ja) * 1994-05-11 1996-07-31 株式会社オーケープリント プリント配線基板
JPH0878795A (ja) * 1994-08-31 1996-03-22 Fujikura Ltd チップ状部品搭載用プリント基板およびその製造方法
JPH11238827A (ja) * 1998-02-20 1999-08-31 Mitsubishi Gas Chem Co Inc 金属芯の製造方法
JP2002280686A (ja) * 2001-03-15 2002-09-27 Nippon Avionics Co Ltd メタルコアプリント配線板およびその製造方法
JP2003179316A (ja) * 2001-12-13 2003-06-27 Fuji Kiko Denshi Kk 放熱性に優れたプリント配線板の構造
JP4049618B2 (ja) * 2002-05-31 2008-02-20 大日本印刷株式会社 プリント配線基板、プリント配線基板用レリーフパターン付金属板、及び、プリント配線基板の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504864B2 (en) 2007-10-03 2019-12-10 Hitachi Chemical Company, Ltd. Adhesive composition, electronic-component-mounted substrate and semiconductor device using the adhesive composition
CN102576695A (zh) * 2009-09-29 2012-07-11 雅达电子国际有限公司 用于将集成电路直接连接到导电片的组件和方法
CN102576695B (zh) * 2009-09-29 2014-04-09 雅达电子国际有限公司 用于将集成电路直接连接到导电片的组件和方法
CN102623419A (zh) * 2011-01-28 2012-08-01 株式会社乐恩 具有增强的热辐射性能的薄膜覆晶型半导体封装
CN108029216A (zh) * 2015-09-15 2018-05-11 株式会社自动网络技术研究所 电路结构体及电连接箱
CN108029216B (zh) * 2015-09-15 2020-03-17 株式会社自动网络技术研究所 电路结构体及电连接箱
CN106998620A (zh) * 2016-01-25 2017-08-01 本田技研工业株式会社 电子电路装置
US10547292B2 (en) 2016-01-25 2020-01-28 Honda Motor Co., Ltd. Electric circuit device
CN106998620B (zh) * 2016-01-25 2020-03-20 本田技研工业株式会社 电子电路装置
CN111133845A (zh) * 2017-04-28 2020-05-08 株式会社自动网络技术研究所 具备电路基板和电路元件的电路装置、该电路装置的制造方法

Also Published As

Publication number Publication date
US20080123299A1 (en) 2008-05-29
KR20070013276A (ko) 2007-01-30
JPWO2005094144A1 (ja) 2008-02-14
WO2005094144A1 (ja) 2005-10-06
TW200603354A (en) 2006-01-16
TWI267173B (en) 2006-11-21
JP4722836B2 (ja) 2011-07-13
KR100826738B1 (ko) 2008-04-30

Similar Documents

Publication Publication Date Title
CN1926928A (zh) 电路装置及其制造方法
CN1961422A (zh) 电路装置及其制造方法
CN100413056C (zh) 电路装置及其制造方法
US10236231B2 (en) Semiconductor device
US9142473B2 (en) Stacked type power device module
US7514777B2 (en) Power semiconductor module
US11776867B2 (en) Chip package
CN1705105A (zh) 电路装置及其制造方法
CN1405881A (zh) 半导体装置
CN1832154A (zh) 散热器及使用该散热器的封装体
CN101752329A (zh) 带有堆积式互联承载板顶端散热的半导体封装及其方法
CN115985868A (zh) 具有双侧冷却的功率模块封装
JP4146785B2 (ja) 電力用半導体装置
CN1705107A (zh) 电路装置
CN108346651B (zh) 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块
CN1832659A (zh) 电路装置及其制造方法
CN1705106A (zh) 电路装置及其制造方法
CN100413029C (zh) 电路装置的制造方法
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
US10937767B2 (en) Chip packaging method and device with packaged chips
CN1645600A (zh) 混合集成电路装置及其制造方法
CN101819955B (zh) 具有增强散热性的半导体封装结构
KR101626534B1 (ko) 반도체 패키지 및 그 제조 방법
CN116631966A (zh) 新型功率半导体模块封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication