KR20070013276A - 회로 장치 및 그 제조 방법 - Google Patents

회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070013276A
KR20070013276A KR20067019466A KR20067019466A KR20070013276A KR 20070013276 A KR20070013276 A KR 20070013276A KR 20067019466 A KR20067019466 A KR 20067019466A KR 20067019466 A KR20067019466 A KR 20067019466A KR 20070013276 A KR20070013276 A KR 20070013276A
Authority
KR
South Korea
Prior art keywords
conductive pattern
circuit board
insulating layer
protrusion
circuit device
Prior art date
Application number
KR20067019466A
Other languages
English (en)
Other versions
KR100826738B1 (ko
Inventor
사다미찌 다까꾸사끼
유스께 이가라시
모또이찌 네즈
다까야 구사베
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20070013276A publication Critical patent/KR20070013276A/ko
Application granted granted Critical
Publication of KR100826738B1 publication Critical patent/KR100826738B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

방열성이 우수한 회로 장치 및 그 제조 방법을 제공하는 데 있다. 본 발명의 회로 장치(10)는, 회로 기판(16)과, 회로 기판(16)의 표면에 형성된 절연층(17)과, 절연층(17)의 표면에 형성된 도전 패턴(18)과, 도전 패턴(18)과 전기적으로 접속된 회로 소자(14)를 구비하고, 부분적으로 돌출되어 절연층(17)에 매립되는 돌출부(25)를 회로 기판(16)의 표면에 형성하는 구성으로 되어 있다. 따라서, 돌출부(25)를 통하여, 장치 내부에서 발생하는 열을 보다 적극적으로 외부로 방출시키는 것이 가능하게 된다．
절연층, 패터닝, 반도체 소자, 에천트

Description

회로 장치 및 그 제조 방법{CIRCUIT DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 회로 장치 및 그 제조 방법에 관한 것으로, 특히, 방열성이 고려된 회로 장치 및 그 제조 방법에 관한 것이다．
도 10을 참조하여, 예를 들면, 일본 특개평6-177295호 공보(제4 페이지, 도 1)에 도시하는 바와 같은, 종래의 혼성 집적 회로 장치의 구성을 설명한다. 도 10의 (A)는 혼성 집적 회로 장치(100)의 사시도이고, 도 10의 (B)는 도 10의 (A)의 X-X'선에서의 단면도이다.
종래의 혼성 집적 회로 장치(100)는 다음과 같은 구성을 갖는다. 사각형의 기판(106)과, 기판(106)의 표면에 형성된 절연층(107)과, 이 절연층(107) 상에 형성된 도전 패턴(108)과, 도전 패턴(108) 상에 고착된 회로 소자(104)와, 회로 소자(104)와 도전 패턴(108)을 전기적으로 접속하는 금속 세선(105)과, 도전 패턴(108)과 전기적으로 접속된 리드(101)로, 혼성 집적 회로 장치(100)는 구성되어 있다. 또한, 혼성 집적 회로 장치(100)는 전체가 밀봉 수지(102)로 밀봉되어 있다.
그러나, 전술한 바와 같은 혼성 집적 회로 장치(100)에서는, 절연층(107)의 표면에 전기 회로가 구성되어 있었기 때문에, 회로 소자(104)와 기판(106)은 절연층(107)에 의해 열적으로 분리되어 있었다. 따라서, 회로 소자(104)로부터 방출되는 열의 방열성에 문제가 있었다． 이 절연층(107)을 얇게 함으로써, 방열성을 향상시킬 수 있는데, 내압성을 확보하기 위해서는 절연층(107)은 소정의 두께 이상으로 형성할 필요성이 있다. 구체적으로는, 절연층(107)의 두께는 수백 ㎛ 정도가 필요하게 된다. 한편, 절연층(107) 자체의 열 저항을 향상시키기 위해 무기 필러가 충전되어 있지만, 절연층(107)을 개재한 열의 방열에는 한계가 있었다.
본 발명은, 상기한 문제를 감안하여 이루어진 것이다. 본 발명의 주된 목적은, 소정의 내압성을 확보하면서 방열성이 우수한 회로 장치 및 그 제조 방법을 제공하는 데 있다.
본 발명의 회로 장치는, 회로 기판과, 상기 회로 기판의 표면에 형성된 절연층과, 상기 절연층의 표면에 형성된 도전 패턴과, 상기 도전 패턴과 전기적으로 접속된 회로 소자를 구비하고, 부분적으로 돌출되어 상기 절연층에 매립되는 돌출부를 상기 회로 기판의 표면에 형성하는 것을 특징으로 한다.
또한 본 발명의 회로 장치는, 상기 돌출부와 상기 도전 패턴을 직접 접촉시키는 것을 특징으로 한다.
또한 본 발명의 회로 장치는, 상기 돌출부와 상기 도전 패턴 사이에 상기 절연층을 개재시키는 것을 특징으로 한다.
또한 본 발명의 회로 장치는, 상기 회로 소자가 배치되는 상기 도전 패턴의 하방에 대응하는 상기 회로 기판의 표면에 상기 돌출부를 형성하는 것을 특징으로 한다.
또한 본 발명의 회로 장치는, 상기 회로 기판은, 구리를 주체로 하는 금속으로 이루어지는 것을 특징으로 한다.
또한 본 발명의 회로 장치는, 상기 돌출부를 기둥 형상으로 형성하는 것을 특징으로 한다.
또한 본 발명의 회로 장치는, 상기 회로 소자로서 이면에 단자를 갖지 않는 반도체 소자를 채용하고, 상기 반도체 소자가 고착되는 상기 도전 패턴의 하방에 대응하는 영역의 상기 회로 기판의 표면에 상기 돌출부를 형성하고, 상기 반도체 소자가 고착되는 상기 도전 패턴과 상기 돌출부를 직접 접촉시키는 것을 특징으로 한다.
또한 본 발명의 회로 장치는, 상기 돌출부의 상방에 위치하는 상기 도전 패턴의 이면에 볼록부를 형성하고, 상기 볼록부를 상기 절연층에 매립하는 것을 특징으로 한다.
본 발명의 회로 장치의 제조 방법은, 회로 기판의 표면에 절연층을 개재하여 도전 패턴 및 회로 소자로 이루어지는 전기 회로를 형성하는 회로 장치의 제조 방법에 있어서, 부분적으로 돌출하는 돌출부를 상기 회로 기판의 표면에 형성하고, 상기 돌출부를 상기 절연층에 매립하는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법은, 회로 기판의 표면에 부분적으로 돌출하는 돌출부를 형성하는 공정과, 상기 돌출부가 매립되도록 상기 회로 기판의 표면을 피복하는 절연층을 개재하여 상기 회로 기판에 도전박을 밀착시키는 공정 과, 상기 도전박을 패터닝함으로써 도전 패턴을 형성하는 공정과, 상기 도전 패턴과 회로 소자를 전기적으로 접속하는 공정을 구비하는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법은, 에칭에 의해 상기 돌출부를 형성하는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법은, 1개의 상기 도전 패턴에 대응하는 영역에 복수개의 상기 돌출부를 형성하는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법은, 상기 돌출부의 상면을 평탄하게 형성하여, 상기 돌출부와 상기 도전 패턴 사이에 상기 절연층을 개재시키는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법은, 상기 돌출부의 측면은 곡면으로 형성되는 것을 특징으로 한다.
본 발명에 따르면, 회로 기판의 표면에 형성한 돌출부를 절연층에 매립함으로써, 절연층의 표면에 형성되는 도전 패턴과 회로 기판과의 거리를 국소적으로 짧게 할 수 있다． 따라서, 절연층에 의한 열 저항을 작게 할 수 있으므로, 방열성을 향상시킬 수 있다. 또한, 도전 패턴의 이면에 돌출부를 접촉시킴으로써, 방열의 효과를 비약적으로 향상시킬 수 있다. 또한, 도전 패턴과 돌출부 사이에, 절연층을 구성하는 수지를 개재시킨 상태에서 양자를 접근시킴으로써, 절연성을 확보하면서 양자를 접근시키는 것이 가능하게 된다． 또한, 돌출부를 기둥 형상으로 형성함으로써, 돌출부를 절연층에 매립하는 것을 용이하게 할 수 있다.
도 1의 (A)는 본 발명의 혼성 집적 회로 장치의 사시도.
도 1의 (B)는 본 발명의 혼성 집적 회로 장치의 단면도.
도 2는 본 발명의 혼성 집적 회로 장치의 경사도.
도 3의 (A)는 본 발명의 혼성 집적 회로 장치의 단면도.
도 3의 (B)는 본 발명의 혼성 집적 회로 장치의 단면도.
도 3의 (C)는 본 발명의 혼성 집적 회로 장치의 단면도.
도 4의 (A)는 본 발명의 혼성 집적 회로 장치의 단면도.
도 4의 (B)는 본 발명의 혼성 집적 회로 장치의 단면도.
도 4의 (C)는 본 발명의 혼성 집적 회로 장치의 단면도.
도 5의 (A)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 5의 (B)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 5의 (C)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 5의 (D)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 5의 (E)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 5의 (F)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 6의 (A)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 6의 (B)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 6의 (C)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 6의 (D)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 6의 (E)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 6의 (F)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 7의 (A)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 7의 (B)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 7의 (C)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 7의 (D)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 7의 (E)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 7의 (F)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 8의 (A)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 8의 (B)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 9는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 10의 (A)는 종래의 혼성 집적 회로 장치의 사시도.
도 10의 (B)는 종래의 혼성 집적 회로 장치의 단면도.
<도면의 주요부분에 대한 부호의 설명>
10, 100 : 혼성 집적 회로 장치
11, 101 : 리드
12, 102 : 밀봉 수지
14, 104 : 회로 소자
14A : 반도체 소자
15, 105 : 금속 세선
16 : 회로 기판
17, 107 : 절연층
18, 108 : 도전 패턴
18A : 패드
19 : 로우재
20 : 도전박
21 : 레지스트
22 : 볼록부
24 : 유닛
25 : 돌출부
30 : 금형
30A : 상부 금형
30B : 하부 금형
31 : 캐비티
106 : 기판
<발명을 실시하기 위한 최량의 형태>
도 1을 참조하여, 본 발명의 혼성 집적 회로 장치(10)의 구성을 설명한다. 도 1의 (A)는 혼성 집적 회로 장치(10)의 사시도이고, 도 1의 (B)는 도 1의 (A)의 X-X' 단면에서의 단면도이다.
회로 기판(16)은, 금속 또는 세라믹 등으로 이루어지는 기판이 방열의 의미 에서 바람직하다. 또한 회로 기판(16)의 재료로서는, 금속으로서 Al, Cu 또는 Fe 등을 채용 가능하고, 세라믹으로서는 Al2O3, AlN을 채용할 수 있다． 그 밖에도 기계적 강도나 방열성이 우수한 것을 회로 기판(16)의 재료로서 채용할 수 있다. 일례로서 회로 기판(16)으로서 Al로 이루어지는 기판을 채용한 경우, 회로 기판(16)과 그 표면에 형성되는 도전 패턴(18)을 절연시키는 방법은 2가지의 방법이 있다. 하나는, 알루미늄 기판의 표면을 알루마이트 처리하는 방법이다. 또 하나의 방법은, 알루미늄 기판의 표면에 절연층(17)을 형성하고, 절연층(17)의 표면에 도전 패턴(18)을 형성하는 방법이다. 또한, 본 형태에서는, 회로 기판(16)의 재료로서 구리를 주체로 하는 금속을 채용하는 것이 적합하다. 구리는 열 전도성이 우수한 재료이기 때문에 장치 전체의 방열성을 향상시킬 수 있다. 여기에서, 구리를 회로 기판(16)의 재료로서 채용하는 경우에는, 절연층(17)은 필수적인 구성 요소로 된다.
돌출부(25)는, 회로 기판(16)의 표면을 상방으로 부분적으로 돌출시킨 부분으로서, 절연층(17)에 매립되어 있다. 돌출부(25)의 상면과 도전 패턴(18)의 이면과의 거리는, 다른 영역에서의 회로 기판(16)의 표면과 도전 패턴(18)의 이면보다 접근하고 있다． 따라서, 돌출부(25)가 형성된 영역에서는, 절연층(17)에 의한 열 저항이 작으므로, 회로 기판(16)을 개재한 방열을 적극적으로 행할 수 있다. 또한, 돌출부(25)의 상단부는, 도전 패턴(18)의 이면에 접촉해도 되고, 접촉하지 않아도 된다. 돌출부(25)의 형상의 상세 등에 대해서는, 후술한다. 또한, 반도체 소자(14A) 등의 발열을 수반하는 소자의 하방에 대응하는 영역에, 돌출부(25)를 형성하는 것이 적합하다. 이러한 구성에 의해, 반도체 소자(14A)로부터 발생하는 열을 효율적으로 외부로 방출할 수 있다.
회로 소자(14)는 도전 패턴(18) 상에 고착되고, 회로 소자(14)와 도전 패턴(18)으로 소정의 전기 회로가 구성되어 있다. 회로 소자(14)로서는, 트랜지스터나 다이오드 등의 능동 소자나, 컨덴서나 저항 등의 수동 소자가 채용된다. 또한, 파워계의 반도체 소자 등의 발열량이 큰 것은, 금속으로 이루어지는 히트 싱크를 개재하여 회로 기판(16)에 고착되어도 된다． 여기에서, 페이스 업으로 실장되는 능동 소자 등은, 금속 세선(15)을 통하여, 도전 패턴(18)과 전기적으로 접속된다.
회로 소자(14)의 구체예로서는, LSI 칩, 컨덴서, 저항 등이다. LSI 칩은, Si칩 이면이 GND 또는 플로팅에 의해, 접착제가 구별된다. GND의 경우에는, 회로 소자(14)는 땜납재 또는 도전 페이스트로 고착되고, 본딩 패드와의 접속은, 페이스 업 또는 다운에 의해, 금속 세선 또는 땜납재 등이 채용된다. 또한, 반도체 소자(14A)로서는, 큰 전류를 제어하는 파워계의 트랜지스터, 예를 들면 파워모스, GTBT, IGBT, 사이리스터 등을 채용할 수 있다． 또한 파워계의 IC도 해당한다. 최근, 칩도 사이즈가 작고 박형이며 고기능이기 때문에, 발생하는 열량은 증대하고 있다． 예를 들면, 컴퓨터를 제어하는 CPU 등이 그 일례이다.
도전 패턴(18)은 구리 등의 금속으로 이루어지고, 기판(16)과 절연하여 형성된다. 또한，리드(11)가 도출하는 변에, 도전 패턴(18)으로 이루어지는 패드가 형성된다. 리드는, 편측 도출로 설명하고 있지만, 적어도 1측변으로부터 도출되어 있으면 된다. 또한, 도전 패턴(18)은, 절연층(17)을 접착제로 하여, 회로 기판(16)의 표면에 접착되어 있다.
절연층(17)은, 회로 기판(16)의 표면 전역에 형성되어, 도전 패턴(18)의 이면과 회로 기판(16)의 표면을 접착시키는 기능을 갖는다. 또한, 절연층(17)은, 알루미나 등의 무기 필러를 수지에 고충전시킨 것으로서, 열 전도성이 우수한 것으로 되어 있다. 도전 패턴(18)의 하단과 회로 기판(16)의 표면과의 거리는, 내압에 의해 그 두께가 변화되지만, 대개 50㎛ 내지 수백 ㎛정도 이상이 바람직하다.
리드(11)는, 회로 기판(16)의 주변부에 형성된 패드에 고착되고, 예를 들면 외부와의 입력·출력을 행하는 기능을 갖는다. 여기에서는，한 변에 다수개 리드(11)가 형성되어 있다. 리드(11)와 패드의 접착은, 땜납(땜납재) 등의 도전성 접착제를 개재하여 행해지고 있다.
밀봉 수지(12)는, 열경화성 수지를 이용하는 트랜스퍼 몰드, 또는, 열가소성 수지를 이용하는 인젝션 몰드에 의해 형성된다. 여기에서는, 회로 기판(16) 및 그 표면에 형성된 전기 회로를 밀봉하도록 밀봉 수지(12)가 형성되고, 회로 기판(16)의 이면은 밀봉 수지(12)로부터 노출되어 있다. 또한, 몰드에 의한 밀봉 이외의 밀봉 방법도 본 형태의 혼성 집적 회로 장치에 적용 가능하며, 예를 들면, 수지의 퍼팅에 의한 밀봉, 케이스재에 의한 밀봉, 등의 주지의 밀봉 방법을 적용시키는 것이 가능하다. 도 1의 (B)를 참조하면, 회로 기판(16) 표면에 재치된 회로 소자(14)로부터 발생하는 열을 적합하게 외부로 밀어내기 위해서, 회로 기판(16)의 이면은 밀봉 수지(12)로부터 외부에 노출되어 있다. 또한 장치 전체의 내습성을 향상시키기 위해, 회로 기판(16)의 이면도 포함하여 밀봉 수지(12)에 의해 전체를 밀봉할 수도 있다.
도 2의 사시도를 참조하여, 회로 기판(16)의 표면에 형성되는 도전 패턴(18)의 구체적 형상의 일례를 설명한다. 도 2에서는, 전체를 밀봉하는 수지를 생략하여 도시하고 있다．
도 2를 참조하면, 도전 패턴(18)은, 회로 소자(14)가 실장되는 본딩 패드의 부분과, 리드(11)가 고착되는 패드(18A)와, 각 패드를 연결하는 배선부 등을 구성하고 있다． 본 형태에서는, 반도체 소자(14A)의 하방에 대응하는 영역의 회로 기판(16)에, 돌기부(25)를 형성할 수 있다. 또한, 다른 회로 소자(14)의 방열성이 문제되면, 그 소자의 하방에 대응하는 영역의 회로 기판(16)의 표면에 돌기부(25)를 형성할 수도 있다.
도 3을 참조하여, 돌출부(25)가 형성되는 개소의 상세한 내용을 설명한다. 도 3의 (A) 내지 도 3의 (C)는, 각 형태의 돌기부(25)의 형상을 도시하고 있다.
도 3의 (A)를 참조하면, 돌출부(25)는, 반도체 소자(14A)의 하방에 대응하는 영역의, 회로 기판(16)의 표면에 형성되어 있다. 그리고, 돌출부(25)의 상단부와 도전 패턴(18)의 이면은 이격되어 있다. 또한, 돌출부(25)와 도전 패턴(18) 사이에는 절연층(17)을 구성하는 수지가 개재되어 있다. 즉, 도전 패턴(18)과 회로 기판(16)은 도통하고 있지 않다. 이 구성에 의해, 반도체 소자(14A)로부터 발생하는 열을 돌출부(25)를 통하여 외부로 방출시키면서, 반도체 소자(14A)가 재치된 도전 패턴(18)과 회로 기판(16)의 절연을 확보할 수 있다. 여기에서, 반도체 소자(14A) 로서는, 이면에 전극을 갖는 소자를 채용할 수 있다． 구체적으로는, 이면에 드레인 전극을 갖는 파워 트랜지스터를, 반도체 소자(14A)로서 채용할 수 있다. 돌출부(25)의 상면의 평탄면으로 함으로써, 돌출부(25)와 도전 패턴(18)이 접촉하게 되는 것을 억지할 수 있다．
돌출부(25)의 상단부와 도전 패턴(18)의 이면과의 거리는, 내압성을 확보할 수 있는 범위에서 접근시키는 것이 바람직하다. 또한, 양자의 거리를, 절연층(17)에 포함되는 필러보다 크게 함으로써, 돌출부(25)와 도전 패턴(18) 사이에 필러가 개재되어, 방열성을 향상시키는 것이 가능하게 된다．
도 3의 (B)를 참조하면, 돌출부(25)의 최상부는, 반도체 소자(14A)가 상부에 재치된 도전 패턴(18)의 이면에 당접하고 있다. 돌출부(25)가 도전 패턴(18)의 이면에 당접함으로써, 반도체 소자(14A)로부터 발생하는 열을 더욱 적극적으로 외부로 방출시키는 것이 가능해진다． 이러한 구성의 경우에는, 이면에 전극을 갖지 않는 반도체 소자를 반도체 소자(14A)로서 채용할 수 있다. 또한, 돌출부(25)를 통하여 회로 기판(16)을 접지 전위와 접속하는 것도 가능하다. 또한, 도 3의 (B)에 도시하는 상태에서도, 절연성의 접착제를 개재하여 반도체 소자(14A)의 고착을 행함으로써, 반도체 소자(14A)와 회로 기판(16)을 절연시킬 수 있다.
도 3의 (C)를 참조하면, 복수개의 기둥 형상의 돌출부(25)가 형성되고, 돌출부(25)의 상단부와 도전 패턴(18)의 이면은 직접 당접하고 있다. 여기에서는, 각각의 돌출부(25)는, 상단이 절취된 원추의 형상을 하고 있다. 이 형상은, 에천트를 이용한 웨트 에칭을 행함으로써 얻어진다. 또한，1개의 도전 패턴(18)의 하방 에, 복수개의 돌출부(25)가 형성되어 있다. 이와 같이, 돌출부(25)를 기둥 형상으로 함으로써, 돌출부(25)의 절연층에의 보충을 용이하게 할 수 있다. 또한, 돌출부(25)의 상단부와 도전 패턴(18)의 접촉을 보다 확실하게 행할 수도 있다.
도 4를 참조하여, 돌출부(25)가 형성되는 개소의 상세 내용을 설명한다. 도 4의 (A) 내지 도 4의 (C)는, 각 형태의 돌기부(25)와 도전 패턴(18)의 관련 구성을 도시하고 있다. 이들 도면에서는，반도체 소자(14A)가 재치되는 도전 패턴(18)의 이면에 볼록부(22)가 형성되어 있다.
도 4의 (A)를 참조하면, 반도체 소자(14A)가 재치되는 도전 패턴(18)에는, 하방으로 돌출되어 절연층(17)에 매립되는 볼록부(22)가 형성되어 있다. 볼록부(22)에 대응한 개소의 회로 기판(16)의 표면에는 돌출부(25)가 형성되어 있다. 그리고, 볼록부(22)와 돌출부(25)가 접근함으로써, 반도체 소자(14A)로부터 발생하는 열을 효율적으로 외부로 방출할 수 있다.
도전 패턴(18)이 부분적으로 절연층(17)에 매립되는 것에 의한 메리트를 설명한다. 먼저, 도전 패턴(18)의 하면이 회로 기판(16)의 표면에 접근하므로, 장치 내부에서 발생하는 열을, 도전 패턴(18) 및 절연층(17)을 통하여 외부로 방출시킬 수 있다. 본 형태에서는, 필러가 고충전된 절연층(17)을 이용하고 있다. 또한, 방열성의 향상을 위해서는, 내압성을 확보할 수 있는 범위에서 절연층(17)은 얇은 쪽이 좋다. 따라서, 도전 패턴(18)을 부분적으로 절연층(17)에 매립하는 구성으로 함으로써, 도전 패턴(18)과 회로 기판(16)과의 거리를 짧게 할 수 있다. 이것이, 장치 전체의 방열성의 향상에 기여한다.
또한, 도전 패턴(18)을 절연층(17)에 매립하는 구성으로 함으로써, 도전 패턴(18)의 이면과 절연층(17)이 접촉하는 면적을 크게 할 수 있다． 따라서, 방열성을 더 향상시킬 수 있다. 이면의 볼록부를 입방체에 비유하면, 실질 상면을 제외한 사면이 절연층(17)과 당접하고 있게 된다. 따라서 방열성의 향상을 꾀할 수 있기 때문에, 히트 싱크를 생략한 구성을 실현하는 것도 가능하다. 또한, 도전 패턴(18)이 부분적으로 절연층(17)에 매립됨으로써, 양자의 밀착성을 향상시킬 수 있다. 따라서, 도전 패턴(18)의 박리 강도를 향상시킬 수 있다. 다른 영역의 도전 패턴(18)은 절연층(17)에 매립되지 않으므로, 회로 기판(16)과의 거리를 길게 확보하는 것이 가능해져, 큰 기생 용량의 발생을 억제할 수 있다. 따라서, 고주파의 전기 신호를 도전 패턴(18)에 통과시킨 경우에도, 기생 용량에 의해 발생하는 신호의 열화 등의 방지가 가능하다.
도 4의 (B)를 참조하면, 여기에서는, 볼록부(22)의 하면과 돌출부(25) 상면이 당접하고 있다. 따라서, 반도체 소자(14A)가 재치된 도전 패턴(18)은, 회로 기판(16)과 도통하고 있다． 도전 패턴(18)에 볼록부(22)가 형성되어 있기 때문에, 돌출부(25)가 돌출하는 양을 적게 할 수 있다．
도 4의 (C)를 참조하면, 여기에서는, 기둥 형상의 돌출부(25)가 형성되고, 돌출부(25)의 상단부는, 볼록부(22)의 하면에 당접하고 있다.
다음으로, 도 5 이후를 참조하여, 상기한 혼성 집적 회로 장치의 제조 방법을 설명한다. 먼저, 도 5를 참조하여, 도 3의 (A) 또는 도 3의 (B)에 도시한 단면 형상을 갖는 도전 패턴(18)의 제조 방법을 설명한다.
도 5의 (A)를 참조하면, 회로 기판(16)을 준비하여 그 표면에 레지스트(21)를 패터닝한다. 회로 기판(16)의 재료로서는, 구리를 주재료로 하는 것, Fe-Ni 또는 Al을 주재료로 하는 재료를 채용할 수 있다． 표면에 형성되는 패턴의 기계적 지지를 행하기 위해 회로 기판(16)의 두께는 l~2mm 정도의 범위에서 선택된다. 또한, 회로 기판(16)의 재료로서 구리를 채용한 경우에는, 구리는 열 전도성이 매우 우수한 재료이므로, 방열의 효과를 향상시킬 수 있다. 여기에서는, 레지스트(21)는, 돌출부(25)가 형성 예정인 영역의 회로 기판(16)의 표면을 피복하고 있다．
도 5의 (B)를 참조하면, 다음으로, 레지스트(21)를 에칭 마스크로 하여 웨트 에칭을 행한다. 이 에칭에 의해 레지스트(21)에 의해 피복되어 있지 않은 영역의 회로 기판(16)의 표면은 에칭된다. 그리고, 레지스트(21)로 피복된 영역은 돌출부(25)로서 상방으로 돌출하는 형상으로 된다. 구체적으로는, 돌출부(25)가 돌출하는 높이는 수십 ㎛ 내지 수백 ㎛ 정도로 할 수 있다. 본 공정이 종료한 후에 레지스트(21)는 박리된다.
도 5의 (C) 및 도 5의 (D)를 참조하면, 절연층(17)을 개재하여 회로 기판(16)과 도전박(20)을 밀착시킨다. 구체적으로는, 돌출부(25)를 절연층(17)에 매립하도록 도전박(2O)이 회로 기판(16)에 밀착된다. 이 밀착은 진공 프레스로 행하면, 도전박(20)과 절연층(17) 사이의 공기에 의해 발생하는 보이드를 방지할 수 있다. 또한, 등방 에칭에 의해 형성되는 돌출부(25)의 측면은, 원활한 곡면으로 되어 있다. 따라서, 도전박(20)과 절연층(17)에 압입할 때에, 이 곡면을 따라서 수지가 침입하여, 미충전부가 없어진다. 이러한 돌출부(25)의 측면 형상에 의해서 도, 보이드의 발생을 억지할 수 있다. 또한, 돌출부(25)가 절연층(17)에 매립됨으로써, 회로 기판(16)과 절연층(17)의 밀착 강도를 향상시킬 수 있다.
도 5의 (E) 및 도 5의 (F)를 참조하면, 다음으로, 레지스트(21)를 개재하여 에칭을 행함으로써, 도전 패턴(18)을 형성한다. 이 에칭이 종료된 후에, 레지스트(21)는 박리된다.
도 6을 참조하여, 도 3의 (C)에 도시하는 구성의 제조 방법을 설명한다. 여기에서의 도전 패턴(18)의 형성 방법은, 도 5를 참조하여 설명한 형성 방법과 기본적으로는 동일하므로, 상위하는 개소를 중심으로 설명한다.
먼저, 도 6의 (A) 및 도 6의 (B)를 참조하면, 회로 기판(16)의 표면을 레지스트(21)로 피복하고 나서 에칭을 행함으로써, 돌출부(25)를 형성한다. 여기에서는, 이산적으로 레지스트(21)를 형성하여 에칭을 행함으로써, 기둥 형상의 돌출부(25)가 복수개 형성되어 있다. 또한, 에칭에 의해 형성되는 개개의 돌출부(25)의 측면은 만곡면이다.
다음으로, 도 6의 (C)를 참조하면, 절연층을 개재하여 회로 기판(16)과 도전박(20)을 밀착시킨다. 본 형태에서는, 돌출부(25)는 기둥 형상으로 형성되어 있기 때문에, 돌출부(25)의 절연층(17)에의 매립이 용이해지는 이점이 있다. 또한, 각 돌출부(25)의 상면의 면적이 작기 때문에, 절연층(17)을 용이하게 관통하여, 도전박(20)의 이면에 돌출부(25)의 상단부를 접촉시킬 수 있다. 그러나, 돌출부(25)의 상단부가 도전박(20)의 이면에 접촉하지 않을 정도로 돌출부(25)의 매립을 행할 수도 있다.
도 6의 (E) 및 도 6의 (F)를 참조하면, 레지스트(21)를 도전박(20)의 표면에 도포한 후에, 도전 패턴(18)이 형성되도록 레지스트(21)의 패터닝을 행한다. 그리고, 에칭을 행함으로써, 각 도전 패턴(18)을 얻는다.
도 7을 참조하면, 도 4에 도시하는 구성의 혼성 집적 회로 장치의 제조 방법을 설명한다.
먼저, 도 7의 (A) 및 도 7의 (B)를 참조하면, 회로 기판(16)의 표면을 부분적으로 레지스트(21)로 피복한 후에, 에칭을 행함으로써, 돌출부(25)를 형성한다.
다음으로, 도 7의 (C) 및 도 7의 (D)를 참조하면, 절연층(17)을 개재하여 도전박(20)과 회로 기판(16)을 밀착시킨다. 여기에서, 도전박(20)의 하면에는, 볼록부(22)가 형성되고, 이 볼록부(22)가 절연층(17)에 매립되도록 도전박(20)은 회로 기판(16)에 밀착된다. 여기에서는, 볼록부(22)가 형성되는 개소는, 회로 기판(16)에 형성되는 돌출부(25)에 대응하고 있다. 밀착을 행한 후에는, 도전박(20)의 볼록부(22)와 돌출부(25)가 접촉해도 된다． 또한, 이 경우에는, 볼록부(22)의 돌출량과 돌출부(25)의 돌출량을 가산한 길이를, 절연층(17)의 두께와 동등하게 하면 적합하다. 또한, 볼록부(22)의 하단과, 돌출부(25)의 상단을 이격시켜서 절연시켜도 된다．
다음으로, 도 7의 (E) 및 도 7의 (F)를 참조하면, 원하는 패턴을 형성하도록 레지스트(21)를 도전박(20)의 표면에 패터닝 한 후에 에칭을 행한다. 이것에 의해, 도전 패턴(18)이 형성된다.
이후에서는, 도전 패턴(18)의 패터닝을 행한 후의 공정의 상세 내용을 설명 한다.
도 8의 (A)를 참조하면, 먼저, 땜납이나 도전 페이스트 등을 개재하여 회로 소자(14)를 도전 패턴(아일런드)(18)에 고착한다. 여기에서는，1개의 혼성 집적 회로 장치를 구성하는 복수의 유닛(24)이, 1매의 회로 기판(16)에 형성되고, 일괄적으로 다이 본딩 및 와이어 본딩을 행할 수 있다. 여기에서는, 능동 소자를 페이스 다운으로 실장하고 있지만 필요에 따라 페이스 다운이어도 된다. 또한, 발열을 수반하는 회로 소자(14A)는, 하방에 돌출부(25)가 형성된 도전 패턴(18)에 고착되어 있다. 반도체 소자(14A)의 이면이 외부와 도통하는 경우에는, 도전성의 접착제를 개재하여 반도체 소자(14A)의 고착을 행할 수 있다. 또한, 반도체 소자(14A)의 이면이 외부와 도통하지 않는 경우에는, 절연성의 접착제를 개재하여, 반도체 소자(14A)의 고착이 행해진다.
도 8의 (B)를 참조하면, 금속 세선(15)을 통하여 반도체 소자(14A)와 도전 패턴(18)의 전기적 접속을 행한다.
상기 공정이 종료된 후에, 각 유닛(24)의 분리를 행한다. 각 유닛의 분리는, 프레스기를 이용한 펀칭, 다이싱, 곡절 등에 의해 행할 수 있다. 그 후에, 각 유닛의 회로 기판(16)에 리드(11)를 고착한다.
도 9를 참조하면, 각 회로 기판(16)의 수지 밀봉을 행한다. 여기에서는, 열경화성 수지를 이용한 트랜스퍼 몰드에 의해 밀봉이 행해지고 있다. 즉, 상부 금형(30A) 및 하부 금형(30B)으로 이루어지는 금형(30)에 회로 기판(16)을 수납한 후에, 양쪽 금형을 당접시킴으로써 리드(11)를 고정한다. 그리고, 캐비티(31)에 수 지를 봉입함으로써, 수지 밀봉의 공정이 행해진다. 이상의 공정에서, 도 1에 도시하는 바와 같은 혼성 집적 회로 장치가 제조된다.

Claims (14)

  1. 회로 기판과, 상기 회로 기판의 표면에 형성된 절연층과, 상기 절연층의 표면에 형성된 도전 패턴과, 상기 도전 패턴과 전기적으로 접속된 회로 소자를 구비하고, 부분적으로 돌출되어 상기 절연층에 매립되는 돌출부를 상기 회로 기판의 표면에 형성하는 것을 특징으로 하는 회로 장치.
  2. 제1항에 있어서,
    상기 돌출부와 상기 도전 패턴을 직접 접촉시키는 것을 특징으로 하는 회로 장치.
  3. 제1항에 있어서,
    상기 돌출부와 상기 도전 패턴 사이에 상기 절연층을 개재시키는 것을 특징으로 하는 회로 장치.
  4. 제1항에 있어서,
    상기 회로 소자가 배치되는 상기 도전 패턴의 하방에 대응하는 상기 회로 기판의 표면에 상기 돌출부를 형성하는 것을 특징으로 하는 회로 장치.
  5. 제1항에 있어서,
    상기 회로 기판은, 구리를 주체로 하는 금속으로 이루어지는 것을 특징으로 하는 회로 장치.
  6. 제1항에 있어서,
    상기 돌출부를 기둥 형상으로 형성하는 것을 특징으로 하는 회로 장치.
  7. 제1항에 있어서,
    상기 회로 소자로서 이면에 단자를 갖지 않는 반도체 소자를 채용하고,
    상기 반도체 소자가 고착되는 상기 도전 패턴의 하방에 대응하는 영역의 상기 회로 기판의 표면에 상기 돌출부를 형성하고, 상기 반도체 소자가 고착되는 상기 도전 패턴과 상기 돌출부를 직접 접촉시키는 것을 특징으로 하는 회로 장치.
  8. 제1항에 있어서,
    상기 돌출부의 상방에 위치하는 상기 도전 패턴의 이면에 볼록부를 형성하고, 상기 볼록부를 상기 절연층에 매립하는 것을 특징으로 하는 회로 장치.
  9. 회로 기판의 표면에 절연층을 개재하여 도전 패턴 및 회로 소자로 이루어지는 전기 회로를 형성하는 회로 장치의 제조 방법에 있어서, 부분적으로 돌출되는 돌출부를 상기 회로 기판의 표면에 형성하고, 상기 돌출부를 상기 절연층에 매립하는 것을 특징으로 하는 회로 장치의 제조 방법.
  10. 회로 기판의 표면에 부분적으로 돌출되는 돌출부를 형성하는 공정과, 상기 돌출부가 매립되도록 상기 회로 기판의 표면을 피복하는 절연층을 개재하여 상기 회로 기판에 도전박을 밀착시키는 공정과, 상기 도전박을 패터닝함으로써 도전 패턴을 형성하는 공정과, 상기 도전 패턴과 회로 소자를 전기적으로 접속하는 공정을 구비하는 것을 특징으로 하는 회로 장치의 제조 방법.
  11. 제9항 또는 제10항에 있어서,
    에칭에 의해 상기 돌출부를 형성하는 것을 특징으로 하는 회로 장치의 제조 방법.
  12. 제9항 또는 제10항에 있어서,
    상기 돌출부를 기둥 형상으로 형성하는 것을 특징으로 하는 회로 장치의 제조 방법.
  13. 제9항 또는 제10항에 있어서,
    상기 돌출부의 상면을 평탄하게 형성하고, 상기 돌출부와 상기 도전 패턴 사이에 상기 절연층을 개재시키는 것을 특징으로 하는 회로 장치의 제조 방법.
  14. 제9항 또는 제10항에 있어서,
    상기 돌출부의 측면은 곡면으로 형성되는 것을 특징으로 하는 회로 장치의 제조 방법.
KR20067019466A 2004-03-29 2005-03-24 회로 장치 및 그 제조 방법 KR100826738B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004094684 2004-03-29
JPJP-P-2004-00094684 2004-03-29

Publications (2)

Publication Number Publication Date
KR20070013276A true KR20070013276A (ko) 2007-01-30
KR100826738B1 KR100826738B1 (ko) 2008-04-30

Family

ID=35056592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20067019466A KR100826738B1 (ko) 2004-03-29 2005-03-24 회로 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20080123299A1 (ko)
JP (1) JP4722836B2 (ko)
KR (1) KR100826738B1 (ko)
CN (1) CN1926928A (ko)
TW (1) TWI267173B (ko)
WO (1) WO2005094144A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053693A (ja) * 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP5002350B2 (ja) * 2007-06-28 2012-08-15 三洋電機株式会社 回路装置
JP2009049062A (ja) * 2007-08-14 2009-03-05 Denki Kagaku Kogyo Kk 金属ベース回路用基板の製造方法及び金属ベース回路用基板
EP2196514B1 (en) 2007-10-03 2013-01-23 Hitachi Chemical Company, Ltd. Adhesive composition, electronic-component-mounted substrate and semiconductor device using the adhesive composition
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
KR101166069B1 (ko) * 2011-01-28 2012-07-19 주식회사 루셈 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
JP5441956B2 (ja) * 2011-05-26 2014-03-12 三菱電機株式会社 樹脂封止形電子制御装置及びその製造方法
JP6528620B2 (ja) * 2015-09-15 2019-06-12 株式会社オートネットワーク技術研究所 回路構成体および電気接続箱
JP6684601B2 (ja) 2016-01-25 2020-04-22 株式会社ケーヒン 電子回路装置
JP2018190767A (ja) * 2017-04-28 2018-11-29 株式会社オートネットワーク技術研究所 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04359586A (ja) * 1991-06-06 1992-12-11 Nec Corp 印刷配線基板
JPH0553260U (ja) * 1991-12-13 1993-07-13 日本電気株式会社 回路基板の構造
US5245750A (en) * 1992-02-28 1993-09-21 Hughes Aircraft Company Method of connecting a spaced ic chip to a conductor and the article thereby obtained
JP2521034B2 (ja) * 1994-05-11 1996-07-31 株式会社オーケープリント プリント配線基板
JPH0878795A (ja) * 1994-08-31 1996-03-22 Fujikura Ltd チップ状部品搭載用プリント基板およびその製造方法
JPH11238827A (ja) * 1998-02-20 1999-08-31 Mitsubishi Gas Chem Co Inc 金属芯の製造方法
JP2002280686A (ja) * 2001-03-15 2002-09-27 Nippon Avionics Co Ltd メタルコアプリント配線板およびその製造方法
JP2003179316A (ja) * 2001-12-13 2003-06-27 Fuji Kiko Denshi Kk 放熱性に優れたプリント配線板の構造
JP4049618B2 (ja) * 2002-05-31 2008-02-20 大日本印刷株式会社 プリント配線基板、プリント配線基板用レリーフパターン付金属板、及び、プリント配線基板の製造方法

Also Published As

Publication number Publication date
KR100826738B1 (ko) 2008-04-30
CN1926928A (zh) 2007-03-07
JPWO2005094144A1 (ja) 2008-02-14
TWI267173B (en) 2006-11-21
US20080123299A1 (en) 2008-05-29
JP4722836B2 (ja) 2011-07-13
WO2005094144A1 (ja) 2005-10-06
TW200603354A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
KR100826738B1 (ko) 회로 장치 및 그 제조 방법
JP4785139B2 (ja) 回路装置およびその製造方法
US9484336B2 (en) Semiconductor device, semiconductor device mounting structure and power semiconductor device
US10236231B2 (en) Semiconductor device
KR100765604B1 (ko) 회로 장치 및 그 제조 방법
KR100758761B1 (ko) 회로 장치 및 그 제조 방법
JP2012524987A (ja) 吸収層を備える基板のためのカプセル化された回路装置及び該回路装置を製造する方法
JP2009188376A (ja) 半導体装置とその製造方法
JP4549171B2 (ja) 混成集積回路装置
KR100738134B1 (ko) 회로 장치의 제조 방법
JP4334335B2 (ja) 混成集積回路装置の製造方法
KR101626534B1 (ko) 반도체 패키지 및 그 제조 방법
KR100874047B1 (ko) 회로 장치 및 그 제조 방법
JP3992640B2 (ja) 金属ベース回路基板の製造方法
JP4610426B2 (ja) 回路装置の製造方法
KR101474127B1 (ko) 반도체 기판의 방열구조
CN111312678A (zh) 功率半导体模块和用于制造功率半导体模块的方法
CN112701091A (zh) 一种内埋元件的封装结构及封装方法
CN116583000A (zh) 功率半导体模块布置装置和用于生产半导体布置装置的方法
JP2002064174A (ja) 半導体装置及びその製造方法
CN115148607A (zh) 用于半导体功率模块的金属衬底结构和制造金属衬底结构的方法以及半导体功率模块
CN116631966A (zh) 新型功率半导体模块封装结构及其封装方法
JP2004095968A (ja) 半導体装置
JPH0662543U (ja) 混成ｉｃ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee