JP2004095968A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004095968A
JP2004095968A JP2002257191A JP2002257191A JP2004095968A JP 2004095968 A JP2004095968 A JP 2004095968A JP 2002257191 A JP2002257191 A JP 2002257191A JP 2002257191 A JP2002257191 A JP 2002257191A JP 2004095968 A JP2004095968 A JP 2004095968A
Authority
JP
Japan
Prior art keywords
semiconductor element
heat
heat radiating
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002257191A
Other languages
English (en)
Inventor
Hideki Yokota
横田 英樹
Masaji Tanaka
田中 正司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Chemical Corp
Original Assignee
Kyocera Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Chemical Corp filed Critical Kyocera Chemical Corp
Priority to JP2002257191A priority Critical patent/JP2004095968A/ja
Publication of JP2004095968A publication Critical patent/JP2004095968A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】簡易な構造で製造が容易であるにも拘わらず、優れた放熱性を有する半導体装置を提供すること。
【解決手段】半導体素子と、前記半導体素子の一方の面に固定された支持体と、前記半導体素子の他方の面に設けられた放熱部と、前記半導体素子を封止する封止樹脂とを具備する半導体装置であって、前記放熱部が前記半導体素子の電極が形成された面に前記電極を除くようにして設けられている。
【選択図】   図1

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置に係り、特に簡易な構造で放熱性に優れた半導体装置に関する。
【0002】
【従来の技術】
電子・電気機器の小型化、軽量化のために、これに用いられる電子・電気部品についても高密度実装化のため小型化、軽量化が求められている。このような電子・電気部品の中でも、シリコンチップ等の半導体素子を搭載した半導体装置については小型化、軽量化が求められるだけでなく、これまで以上の性能向上が求められている。
【0003】
このように小型化、軽量化したにも拘わらず性能向上が進むと、半導体素子あるいはこれを搭載する半導体装置の単位面積当たりの発熱量は従来に比べて飛躍的に増大することとなり、その熱を外部に効率的に放散する必要がある。このような熱の放散を効率的に行うものとして、例えばEnhanced−BGA、Heat−Slug−BGAをはじめとする各種の放熱性に優れた半導体装置が開発されている(例えば、特許文献1〜5参照)。
【0004】
【特許文献1】
特開平10−340970号公報(第1図、第6図等)
【特許文献2】
特開平11−121497号公報(第1図)
【特許文献3】
特開2000−31315号公報(第1図、第6図等)
【特許文献4】
特開2000−77563号公報(第1図、第3図等)
【特許文献5】
特開2001−15650号公報(第1図、第3図等)
【0005】
【発明が解決しようとする課題】
しかしながら、上記したようなEnhanced−BGA、Heat−Slug−BGA等の半導体装置においては、放熱性に優れているものの、基板や放熱板に特殊な構造のものを用いなければならなかったり、これらと半導体素子との位置関係も複雑なものとしなければならなかったりするため、その製造は必ずしも容易ではなかった。
【0006】
本発明は、上記したような課題を解決するためになされたものであって、従来の放熱性を重視した半導体装置に比べて構造が簡易であり、製造が容易であるとともに、優れた放熱性を有する半導体装置を提供することを目的としている。
【0007】
【課題を解決するための手段】
本発明の半導体装置は、主面に電極が形成された半導体素子と、前記半導体素子の主面に電極を除くようにして設けられた放熱部と、前記半導体素子を封止する封止樹脂とを具備することを特徴とする。
【0008】
また、本発明の半導体装置は、半導体素子と、前記半導体素子の一方の面に固定された支持体と、前記半導体素子の他方の面に設けられた放熱部と、前記半導体素子を封止する封止樹脂とを具備することを特徴とする。前記放熱部は、前記半導体素子の電極が形成された面に、前記電極を除くようにして設けられていることが好ましい。
【0009】
前記封止樹脂は、前記放熱部のうち主として放熱が行われる部分を除いて設けられていることが好ましい。前記放熱部は例えば平板状部材から一体的に形成されたものである。
【0010】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
【0011】
図1は本発明の半導体装置をBGA半導体パッケージに適用した実施形態を示した断面図である。図1に示される半導体装置は、半導体素子1の一方の面に支持体2を固定し、他方の面に放熱部3を設けたものである。この半導体装置では、半導体素子1の一方の面を配線基板等の支持体2との固定に用いた場合であっても、支持体2との固定に用いられていない他方の面を利用して放熱部3を設けることで、容易かつ効率的に放熱性を向上させることができる。
【0012】
以下、図1に示される半導体装置について具体的に説明する。配線基板等の支持体2は主として基材2aからなり、その一方の面には半導体チップ等の半導体素子1を固定するための部分を除いて配線層2bが形成されている。支持体2(基材2a)の他方の面、すなわち半導体素子1が固定されていない面、すなわち実装用基板に接続される側の面には配線層2cが形成されるとともに、実装用基板との接続に必要なはんだバンプや金バンプ等の外部接続端子2dが形成されている。支持体2としては、例えばエポキシ樹脂を含浸させたガラス布を基材とし、両面に配線層となる銅箔を貼付した銅張積層板等を用いることができる。
【0013】
支持体2の半導体素子1を固定する部分には、接着層4を介して半導体素子1が固定されている。半導体素子1は、支持体2と固定される側に電極が形成されていない面がくるように固定される。接着層4としては、半導体素子の固定に一般的に用いられるダイボンド等の接着剤が利用できる。
【0014】
一方、半導体素子1の他方の面、すなわち支持体2との固定に利用されない面(図中、半導体素子の上側の面)には電極(図示せず)が形成された面がきており、この電極と支持体2の配線層2bとがボンディングワイア5よって電気的に接続されている。ボンディングワイア5としては、金ワイアやアルミニウムワイア等が利用できる。
【0015】
半導体素子1の電極が形成されている面には、電極が形成された部分以外の部分に放熱部3が設けられている。この放熱部3は、半導体素子1からの熱を伝える熱伝達部材3aと、この熱伝達部材3aから伝えられた熱を外部に放散する熱放散部材3bとからなるものであり、熱伝達部材3aの一端が半導体素子1の電極が形成された面に接着層6を介して固定され、他端が熱放散部材3bに固定されている。
【0016】
放熱部3と半導体素子1とを固定する接着層6には、ペースト状やフィルム状の接着部材を用いることができる。また、接着性を有する熱伝導シート等も用いることができる。接着層6に用いられる接着部材は絶縁性であるものが好ましく、熱伝導性が良好なものであればより好ましい。
【0017】
なお、半導体素子1と放熱部3とは必ずしも接着層6により固定する必要はなく、直接接触させた状態であってもよい。このような接触させただけの場合であっても、半導体素子1と放熱部3とは後述するように樹脂封止されるため、半導体素子1と放熱部3とが接触した状態で固定することができる。このような接着層6を介さず、半導体素子1と放熱部3とを直接接触した状態とすれば、半導体素子1から放熱部3へ直接的に熱伝達が行われるため、放熱性をさらに向上させることができる。このように半導体素子1と放熱部3とを直接接触した状態で固定する場合には、放熱部3のうち少なくとも熱放散部材3bが絶縁性材料からなるものであることが好ましい。
【0018】
図2は、図1に示される半導体装置の半導体素子1および放熱部3付近の構造を示した斜視図である。図2に示されるように、放熱部3を構成する熱伝達部材3aは例えば円柱状部材からなるものであり、熱放散部材3bは円板状部材からなるものである。これらは熱伝導性に優れる材料からなるものであることが好ましい。放熱部3を構成する熱伝達部材3aは半導体素子1の電極(図示せず)が形成されている面に配置されるため、この電極と接触しないように配置場所、直径等が決定されている。また、この電極にはボンディングワイアが接続されるため、このボンディングワイアと熱伝達部材3aの一端に設けられる熱放散部材3bが接触しないように、熱伝達部材3aの長さ(高さ)が決定されている。
【0019】
放熱部の材質は熱伝導性に優れるものであれば特に制限されるものではなく、例えば銅、アルミニウム等の金属材料、窒化アルミニウム、炭化ケイ素等のセラミックス材料からなるものが利用でき、熱伝達部材と熱放散部材とは同一の材料としても、異なる材料としてもよい。また、熱伝達部材と熱放散部材とは必ずしも別々に作られたものである必要はなく、一体的に形成されたものであってもよい。例えば、金属材料からなる場合については、鋳造、射出成形等により一体的に形成されたものであってもよく、1枚の金属板をプレス加工等することにより一体的に形成されたものであってもよい。
【0020】
また、放熱部を構成する熱伝達部材および熱放散部材の形状についても特に制限されるものではなく、半導体素子の電極やボンディングワイアと接触しないような形状であれば適宜その形状を選択することができる。熱伝達部材としては、上記したような円柱状以外に、四角柱状等の各種の形状のものを利用でき、熱放散部材としては、上記したような円状以外に、正方形状、長方形状等の各種の形状のものを利用できる。
【0021】
熱伝達部材の直径は、それが配置される面に形成されている電極に接触しない範囲であれば特に制限されるものではない。また、熱伝達部材の長さは、その一端に設けられる熱放散部材とボンディングワイアとが接触しない範囲であれば特に制限されるものではない。しかしながら、熱伝達部材の直径が小さすぎる場合や長さが長すぎる場合には、熱の伝達効率が低下するため、上記した範囲内で直径を大きくかつ長さを短くすることが好ましい。
【0022】
これら半導体素子1、放熱部3およびボンディングワイア5は、図1に示されるように、支持体2の一方の面に封止樹脂7により封止されている。この際、放熱部3のうち主として熱の放散が行われる部分、例えば熱放散部材3bの表面は封止樹脂7で覆われないようにする。これは熱放散部材3bの表面が封止樹脂7で覆われると、熱の放散効率が低下するためである。封止樹脂はパッケージの封止材料として一般的に用いられているものを用いることができ、例えばエポキシ系、メラミン系、フェノール系、尿素系等の熱硬化性樹脂が利用できる。
【0023】
本実施形態の半導体装置では、半導体素子の一方の面に配線基板等の支持体を固定した場合であっても、他方の面を利用して放熱部を設けることで放熱性を向上させることができる。特に、半導体素子の電極が形成されていない面を支持体との固定に利用したとしても、他方の面である電極が形成された面を利用して放熱部を設けることで、容易かつ効率的に放熱性を向上させることができる。
【0024】
次に、放熱部の他の実施形態について説明する。図3は、図1に示された半導体装置において放熱部を変更した例を示した断面図であり、図4は要部構造を示した斜視図である。
【0025】
図3に示される半導体装置において、放熱部3以外の構造は図1に示される半導体装置と同様である。本実施形態における放熱部3は、熱伝達部材3aと熱放散部材3bとを1枚の平板状部材から一体的に形成したものであることを特徴とする。
【0026】
図4に示されるように、放熱部3は金属板等の平板状部材の外側部分および中央部分を枠状となるように残し、これを熱放散部材3bとして利用し、さらにこの枠状部分の内側の平板状部材を折り曲げて熱伝達部材3aとして利用したものである。熱伝達部材3aの半導体素子1側端部は半導体素子1の表面に配置しやすいように、折り曲げてある。このような平板状部材から一体的に形成される放熱部3は、金属板をプレス加工等することにより容易に製造することが可能である。このような金属板としては、熱伝導性に優れるものが好ましく、例えば銅またはアルミニウム等からなる金属板を用いることができる。
【0027】
なお、上記実施形態では長方形状の平板状部材を用いた例を示したが、本発明においては平板状部材の形状については特に制限はなく、正方形状、円状等でも構わない。また、平板状部材から形成される熱伝達部材の形状、数についても制限されるものではなく、平板状部材に熱伝達部材を形成する位置等についても制限されるものではない。これらは、熱伝達部材が配置される半導体素子の表面状態、例えば電極やボンディングワイア等との関係において適宜決定することができる。
【0028】
次に、半導体素子の電極が形成された面を支持体側に固定し、他方の面、すなわち半導体素子の電極が形成されていない面に放熱部を設けた実施形態について説明する。以下に、半導体素子をフリップチップ実装する半導体パッケージに本発明の半導体装置を適用した場合の例について説明する。
【0029】
図5は、支持体2に半導体素子1をフリップチップ実装した場合を示した断面図である。配線基板等の支持体2は主として基材2aからなり、支持体2(基材2a)の一方の面には半導体素子1を接続するための配線層2bが形成されている。また、支持体2の他方の面、すなわち半導体素子1が固定されない面には配線層2cが形成されるとともに、実装用基板との接続に必要なはんだバンプや金バンプ等の外部接続端子2dが形成されている。支持体2としては、例えばエポキシ樹脂を含浸させたガラス布を基材とし、両面に銅箔を貼付した銅張積層板等を用いることができる。
【0030】
支持体2の半導体素子1を接続する側の面には、配線層2b上にはんだバンプや金バンプ等の接続端子8を介して半導体素子1がフリップチップ実装されている。半導体素子1の電極が形成された面は支持体2側となっているため、半導体素子1の電極が形成されていない面は支持体2とは反対側となり、放熱部3はこの電極が形成されていない面に設けられている。放熱部3は、例えば半導体素子1からの熱を伝える熱伝達部材3aと、この熱伝達部材3aから伝えられた熱を外部に放散する熱放散部材3bとからなるものであり、熱伝達部材3aの一端が半導体素子1の電極が形成されていない面に接着層6を介して固定され、他端が熱放散部材3bに固定されている。
【0031】
放熱部3と半導体素子1とを固定する接着層6には、ペースト状やフィルム状の接着部材を用いることができる。また、接着性を有する熱伝導シート等も用いることができる。接着層6に用いられる接着部材は絶縁性であるものが好ましく、熱伝導性が良好なものであればより好ましい。
【0032】
なお、半導体素子1と放熱部3とは必ずしも接着層6により固定する必要はなく、直接接触させた状態であってもよい。このような接触させただけの場合であっても、半導体素子1と放熱部3とは後述するように樹脂封止されるため、半導体素子1と放熱部3とが接触した状態で固定することができる。このような接着層6を介さず、半導体素子1と放熱部3とを直接接触した状態とすれば、半導体素子1から放熱部3へ直接的に熱伝達が行われるため、放熱性をさらに向上させることができる。このように半導体素子1と放熱部3とを直接接触した状態で固定する場合には、放熱部3のうち少なくとも熱放散部材3bが絶縁性材料からなるものであることが好ましい。
【0033】
放熱部は、上記他の実施形態における各種の放熱部をそのまま利用することができる。例えば、放熱部を構成する熱放散部材としては円状、正方形状、長方形状等の各種の形状のものを利用でき、熱伝達部材としては円柱状、四角柱状等の各種の形状のものを利用できる。また、図3や図4に示されるような、平板状部材から一体的に形成されたものであってもよい。
【0034】
放熱部の材質についても上記他の実施形態と同様のものを利用することができる。すなわち、放熱部の材質としては熱伝導性に優れるものであれば特に制限されるものではなく、例えば銅、アルミニウム等の金属材料、窒化アルミニウム、炭化ケイ素等のセラミックス材料が利用できる。熱伝達部材と熱放散部材とは同一の材料としても、異なる材料としてもよい。また、熱伝達部材と熱放散部材とは必ずしも別々に作られたものである必要はなく、一体的に形成されたものであってもよい。
【0035】
本発明の半導体装置は上記したようなBGA半導体パッケージだけでなく、他の形状のパッケージにも適用することができる。また、半導体素子が1層だけでなく、半導体素子が2層以上積層されたスタックド構造のものであってもよい。図6は一例として3層の半導体素子1a、1b、1cを積層した場合を示したものである。この場合には積層された半導体素子1a、1b、1cのうち支持体2とは反対側の端部に積層された半導体素子1aの表面部分に放熱部3を配置するものとする。図6に示されるように、この表面部分に電極(図示せず)が形成されている面がくる場合には、この電極を除くようにして放熱部3を配置するものとする。
【0036】
また、本発明では半導体素子を上記したようなパッケージに収容したものだけでなく、例えば図7に示されるように、半導体素子(ベアチップ)1を実装用基板等の支持体2に直接搭載したようなものであってもよい。この場合にも、上記実施形態と同様な放熱部を用いることができ、その固定も同様にして行うことができる。
【0037】
次に、本発明の半導体装置の製造方法について図1に示される半導体装置を例に挙げて説明する。
【0038】
配線基板等の支持体2として、例えばエポキシ樹脂を含浸させたガラス布を基材2aとし、両面に配線層2b、2cとなるべき銅箔を貼付した銅張積層板を用いる。一方の面に半導体チップ等の半導体素子1を固定するための部分を除いて配線層2bを形成し、他方の面には実装用基板との接続のための配線層2cを形成する。さらに、この実装用基板側の配線層2cには実装用基板との接続に必要なはんだバンプや金バンプ等の外部接続端子2dを形成する。
【0039】
支持体2の半導体素子1を固定する部分には、ダイボンド等の接着剤からなる接着層4を介して半導体素子1を固定する。このとき半導体素子1は、支持体2と固定される側に電極が形成されていない面がくるように固定する。支持体2との固定に用いられなかった面には電極(図示せず)が形成された面がくるため、この電極と支持体2の配線層2bとを金ワイアやアルミニウムワイア等からなるボンディングワイア5よって電気的に接続する。
【0040】
さらに、半導体素子1の電極が形成されている面に、電極に接触しないように絶縁ペーストや熱伝導シート等からなる接着層6を形成し、これにより放熱部3を固定する。放熱部3は、例えば熱伝達部材3aと熱放散部材3bとが接合された状態となっており、熱伝達部材3aの両端部のうち熱放散部材3bが接合されていない方の端部を半導体素子1に形成された接着層6に接触させて固定する。この後、例えばこれらを金型内に配置し、封止樹脂により封止する。
【0041】
本発明の半導体装置の製造方法では、上記したような半導体素子と放熱部とを固定あるいは接触させた状態で封止を行う方法以外に、支持体に半導体素子を固定しボンディングワイアよって電気的に接続した後、放熱部を設けない状態で一旦半導体素子を封止樹脂で覆い、その後封止樹脂が硬化する前に封止樹脂の上から放熱部を押しつけ、半導体素子上の封止樹脂を放熱部で押しのけるようにして、半導体素子上にほぼ直接的に放熱部が固定されるようにしてもよい。
【0042】
【発明の効果】
本発明の半導体装置では、半導体素子の2つの主面のうち、一方の面に基板等の支持体を固定するとともに、他方の面に直接的、あるいは接着のために接着層を設けた以外はほぼ直接的に放熱部を設けることで、簡易な構造とすることができるとともに、放熱性も向上させることが可能となる。特に、半導体素子の電極が形成されている面はこれまで有効に利用されていなかったため、この部分に放熱部を設けることにより、効率的に放熱を行うことが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施形態を示した断面図。
【図2】図1に示される半導体装置の要部構造を示した斜視図。
【図3】本発明の半導体装置の他の実施形態を示した断面図。
【図4】図3に示される半導体装置の要部構造を示した斜視図。
【図5】本発明の半導体装置の他の実施形態を示した断面図。
【図6】半導体素子を複数積層した場合の本発明の半導体装置の実施形態を示した断面図。
【図7】実装用基板に半導体素子を直接搭載した場合の本発明の半導体装置の実施形態を示した断面図。
【符号の説明】
1…半導体素子 2…支持体 2a…基材 2b…配線層 2c…配線層 2d…外部接続端子 3…放熱部 3a…熱伝達部材 3b…熱放散部材 4…接着層 5…ボンディングワイア 6…接着層 7…封止樹脂 8…接続端子

Claims (5)

  1. 主面に電極が形成された半導体素子と、前記半導体素子の主面に前記電極を除くようにして設けられた放熱部と、前記半導体素子を封止する封止樹脂とを具備することを特徴とする半導体装置。
  2. 半導体素子と、前記半導体素子の一方の面に固定された支持体と、前記半導体素子の他方の面に設けられた放熱部と、前記半導体素子を封止する封止樹脂とを具備することを特徴とする半導体装置。
  3. 前記放熱部は、前記半導体素子の電極が形成された面に前記電極を除くようにして設けられていることを特徴とする請求項2記載の半導体装置。
  4. 前記封止樹脂は、前記放熱部の主として放熱が行われる部分を除いて設けられていることを特徴とする請求項2または3記載の半導体装置。
  5. 前記放熱部は平板状部材から一体的に形成されたものであることを特徴とする請求項2乃至4のいずれか1項記載の半導体装置。
JP2002257191A 2002-09-02 2002-09-02 半導体装置 Withdrawn JP2004095968A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002257191A JP2004095968A (ja) 2002-09-02 2002-09-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002257191A JP2004095968A (ja) 2002-09-02 2002-09-02 半導体装置

Publications (1)

Publication Number Publication Date
JP2004095968A true JP2004095968A (ja) 2004-03-25

Family

ID=32062149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002257191A Withdrawn JP2004095968A (ja) 2002-09-02 2002-09-02 半導体装置

Country Status (1)

Country Link
JP (1) JP2004095968A (ja)

Similar Documents

Publication Publication Date Title
TW502406B (en) Ultra-thin package having stacked die
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
JP3627738B2 (ja) 半導体装置
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
JP6862896B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0964099A (ja) 半導体装置及びその実装構造
JP2008060172A (ja) 半導体装置
US20190109064A1 (en) Chip package
JP4545022B2 (ja) 回路装置およびその製造方法
CN111668196A (zh) 半导体封装件以及相关方法
JP2008141140A (ja) 半導体装置
JP2012015225A (ja) 半導体装置
JP2001267475A (ja) 半導体装置の実装構造およびその実装方法
TWI239603B (en) Cavity down type semiconductor package
CN210379025U (zh) 功率器件封装结构
JP2004095968A (ja) 半導体装置
TW200421571A (en) Semiconductor device
JP3894749B2 (ja) 半導体装置
JP2008172176A (ja) 半導体素子搭載基板及びその製造方法。
JPH0878461A (ja) 放熱板付き半導体装置及びその製造方法
JP4349728B2 (ja) 半導体装置
JP4249366B2 (ja) 金属ベース回路基板と電子モジュールの製造方法
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPH0878616A (ja) マルチチップ・モジュール

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110