CN1461051A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1461051A
CN1461051A CN03136284A CN03136284A CN1461051A CN 1461051 A CN1461051 A CN 1461051A CN 03136284 A CN03136284 A CN 03136284A CN 03136284 A CN03136284 A CN 03136284A CN 1461051 A CN1461051 A CN 1461051A
Authority
CN
China
Prior art keywords
pad
chip
semiconductor device
electronic component
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03136284A
Other languages
English (en)
Other versions
CN1202565C (zh
Inventor
国松崇
福井穣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Craib Innovations Ltd
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN1461051A publication Critical patent/CN1461051A/zh
Application granted granted Critical
Publication of CN1202565C publication Critical patent/CN1202565C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置(100)，具有：设置在比交界处(12)的高度更低的位置的第1垫片(1)、配置在第1垫片上的第1半导体芯片(2)、配置在多根内引脚部(3)中的至少一根加宽了宽度的第2垫片(4)上的厚度薄的芯片形状的电子元件(5)、金属细线(6)、和引脚(11)，并且用封装树脂(8)将各垫片、各半导体芯片、各内引脚部以及金属细线封装起来。本发明的半导体装置具有封装厚度薄、体积小，绝缘耐压高的特点。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别是涉及通过在引脚框架上配置多个元件而形成的半导体装置。
背景技术
在引脚框架的垫片的一面上配置一个或者多个半导体芯片，并用树脂封装的半导体装置被广泛使用。作为目前使用的典型的半导体装置的第1个实例，图5所示的是在特开平8-279590号公报中记载的14针的SOP(Small Outline Package的简称)的结构图。图5(A)是半导体装置的平面结构图，图5(B)是侧面结构图，图5(C)是平面结构图(A)中的A-A’的剖面结构图。
如图5所示，在垫片101上配置裸芯片102，为了使该裸芯片与外部电路构成电导通，通过焊接线106与引脚107连接。包括这些垫片101、裸芯片102、以及引脚107的基体被封装在封装模块108内。
另外，作为第2实例，图6所示的是在特开平8-27950号公报中记载的内置多个半导体芯片的半导体装置的剖面结构图。而图6(A)与图6(B)剖面的位置不同。如图6所示，在垫片的表面上配置第1裸芯片102。这些裸芯片102和202是同样的芯片。第1裸芯片102由焊接线106连接在存在于与垫片101同一的引脚框架上的引脚107的内部引脚部107a上。第2裸芯片202通过焊接线206连接在位于被配置在垫片101下方的第2引脚框架上的引脚207的内部引脚部207a上。然后把这些密封封装在模块10。
所述以往的半导体装置中，垫片的单面上配置半导体芯片的结构的第1实例中，同一个封装中可配置的半导体芯片数为一个，半导体装置的集成度很低。
一方面，图6所示的第2实例的半导体装置中，一个引脚框架的垫片的上面以及下面各配置一个半导体芯片，半导体装置内的集成度提高了。但是，向引脚框架上配置半导体芯片的芯片固定作业、配置的半导体芯片的电极与各内部引脚间用金属细线连接的线焊接作业必须在同一个引脚框架的上侧面以及下侧面的两面进行，所以出现制造工序复杂的问题。比如，一侧的半导体芯片组装上以后，进行另一侧的组装作业时，可能会挤压已经组装的半导体芯片，这成为产生组件不良的重要原因，为了排除该问题就要使用特殊的组装设备。
而且，在一个引脚框架的两面分别配置半导体芯片，封装模块变厚，要为安装该封装模块留出较大的空间，因此存在不利于电子机器高密度安装要求的问题。
发明内容
本发明为解决上述问题，其目的是提供一种能够在与收容一个半导体芯片的封装模块的厚度相同或更小的厚度的封装模块内收容多个半导体芯片或芯片元件的半导体装置。
本发明的半导体装置，具备：第1垫片、第2垫片、所述第1垫片上配置的第1半导体芯片、所述第2垫片上配置的芯片形状的电子元件、所述配置在第1垫片周围的多根引脚、电连接所述第1半导体芯片以及所述芯片形状电子元件和所述引脚的多根金属细线、将所述第1垫片、所述第2垫片、所述引脚的各自一部分、所述第1半导体芯片、所述芯片形状的电子元件以及所述金属细线用树脂一体化模封装的封装树脂，所述各种引脚具有：被所述模封装工序封装在封装树脂中的内部引脚部和突出在所述封装树脂体外部的外引脚部，所述第1垫片设置在所述引脚的所述内部引脚部和所述外部引脚部的交界部的下方，所述芯片形状的电子元件比所述第1半导体芯片体积更小，所述第2垫片通过将至少一个所述内部引脚部的至少一部分宽度加宽而形成，与配置所述第1垫片的所述第1半导体芯片的面在同一个侧面上配置所述芯片形状的电子元件。
所述芯片形状的电子元件的厚度最好是所述第1半导体芯片厚度的大致一半。
所述芯片形状的电子元件最好是芯片电容器或者第2半导体芯片。
一种良好的实施方案是，在所述第1半导体芯片上形成开关元件以及该开关元件控制电路，所述芯片形状的电子元件是二极管单体芯片。
所述封装树脂的厚度最好在1mm以下。
一种良好的实施方案是，所述第1垫片的与配置有所述第1半导体芯片的面的相反的面从所述的封装树脂露出。
一种良好的实施方案是，所述第2垫片被设置在所述引脚的所述内部引脚部和所述外部引脚部的边界部的下方。
附图说明
图1是表示本发明实施例1的半导体装置的封装结构的模式图。
(a)是从封装模块的上面透视的透视图。
(b)是沿图1(a)中A-A’线的剖面图。
(c)是沿图1(a)中B-B’线的剖面图。
图2是表示本发明实施例2的半导体装置的剖面结构的剖面结构图。
图3是表示本发明实施例3的半导体装置的剖面结构的剖面结构图。
图4是表示本发明实施例的电路构成的电路图。
图5是表示以往的半导体装置的剖面结构图。
图6是表示以往配置多个芯片的半导体装置的剖面结构图。
具体实施方式
下面，就本发明的半导体装置，参照附图进行详细说明。在以下的附图中，为了使说明更简洁，对实质上具有同一功能的构成要素用同一的符号表示。另外本发明并不限于以下的实施例。
这里，对将本发明实施例的多芯片型半导体装置应用在10针TSSOP(Thin Shrink Small Outline Package)的情况进行说明。
实施例1
图1是实施例1的半导体装置100的模式的结构图，图1(a)是从10针的TSSO的2上面透视的透视图，图1(b)是图1(a)的A-A’线的剖面图，图1(c)是图1(a)的B-B’线的剖面图。
本实施例的半导体装置100具备：第1垫片1和在其上配置的第1半导体芯片2、第2垫片4和在其上配置的芯片形状电子元件5、在第1垫片1周围配置的多根引脚11，11，11，---。而且，第1半导体芯片2和引脚11，11，11，---以及芯片形状的电子元件5和引脚11，由多根金属细线6，6，6，---电连接。这两个垫片1、4、第1半导体芯片2、芯片形状的电子元件5、各引脚11，11，11，---的一部分以及金属细线6，6，6，---，用树脂一体化封装成模块，该由树脂封装的部分是封装树脂体8。
各引脚11，11，11，---具有内部引脚部3，3，3，---和外部引脚部7，7，7，---，内部引脚部3，3，3，---被封装树脂封装在封装树脂体8中，外部引脚7，7，7，---突出在封装树脂体8的外面，内部引脚3，3，3---和外部引脚7，7，7的交界部12就是引脚11，11，11，---与封装树脂体8的表面的交叉部，换言之，就是引脚存在于封装树脂8中的部分与存在于封装树脂8的外侧部分的交界处。
多个引脚11，11，11，---之中的一根与第1垫片1连接，支撑着第1垫片1。该引脚11’是接地用引脚，具有接地用内部引脚部3’和接地用外部引脚部7’。
第1垫片1、第2垫片4以及各引脚11，11，11，---作为引脚框架制作，树脂封装工序以后从引脚框架的外框(图中未示)切开分离，成为图1所示的形状。第1垫片1在与各引脚11，11，11，---的延长方向正交的方向延伸出二根支撑引脚1’，1’与引脚框架的外框连接，支撑并固定着第1垫片1。但是在图1所示的本实施例的半导体装置100中，从外框切断，只留下支撑引脚1’，1’。在该支撑引脚1’，1’和接地用的内部引脚部3’上，第1垫片1在三个方向被支撑固定着。
本实施例中，内部引脚部3，3，3，---之中的一个加宽，形成第2垫片4。形成第2垫片4的内部引脚部3是比其他内部引脚部3，3，3，---至少比临近的其他的引脚引脚部3，3的宽度宽形成的，在他的上面配置芯片状态的电子元件5。配置芯片状电子元件5的面与配置第1垫片1的芯片配置面是同一侧面。
多个内部引脚部3，3，3，---的各前端部13，13，13，---的宽度稍微宽一些，使之与封装树脂咬合，使得内部引脚部3，3，3，---本身不会从封装树脂中拔出脱落。
因为第2垫片4是由在第1垫片1的周围规定的间隔排列的多个内部引脚部3，3，3，---的一个宽度加宽而形成的，所以垫片的面积被邻接的内部引脚部3的间隔距离所限定，不能保证太大的垫片面积。所以在第1垫片1上配置面积比较大的半导体芯片，而在第2垫片4上配置比配置在第1垫片1上的半导体芯片2小的芯片形状的电子元件5(二极管那样的小型单体元件等得芯片元件)。
而且，第1半导体芯片2的基板底部由银浆料或金属等的焊材(图中未表示)被焊接在第1垫片1上的同时还在与第1垫片之间起电导通的作用。所以，该第1半导体芯片2通过接地用的外部引脚部7’、接地用的内部引脚部3’以及第1垫片1接地，得到了屏蔽的效果，使得难以接受从安装在印刷电路基板(图中未示)的其周围IC(图中未示)来的噪声干扰，在第1半导体芯片1内集成化的电子电路稳定地工作。
如图1(b)所示，第1垫片1被设置在比内部引脚部3，3，3，---的高度低的位置。内部引脚部3，3，3，---从内部引脚部3，3，3，---和外部引脚部7，7，7，---的交界处12，12，12，---水平延伸一段，所以第1垫片1可以说是被设置在交界处12的下方。所以在第1垫片1上配置的第1半导体芯片2的上面覆盖的树脂厚度可以更厚，即使在第1半导体芯片2内集成的是高耐压开关元件也可以确保其充分的绝缘耐压。
就确保绝缘耐压进一步说明。使用引脚框架，用树脂封装的以往的半导体装置，其封装的厚度(封装树脂8的厚度)比如约1mm时，配置30V程度耐压的半导体芯片。配置耐压100～200V的半导体芯片的半导体装置大约要1.5mmm厚度的封装。也就是说半导体芯片上面的树脂没有充分的厚度，就不能充分确保绝缘耐压。
但是本实施例的半导体装置100的第1垫片1设置在内部引脚部3，3，3，---和外部引脚部7，7，7，---的交界处12，12，12，---更下方的位置，所以与以往的半导体装置相比，即使封装厚度一样，其半导体芯片上部的树脂厚度，本实施例可以更厚，所以与以往相比封装的厚度小一些，也可以确保充分的绝缘耐压。
通过将第1半导体芯片2上的树脂厚度做成最小的极限，使封装树脂整体的厚度变薄，可以使封装树脂8的厚度做到1mm以下。在本实施例中，使用引脚11、第1以及第2垫片1、4的厚度约130μm的引脚框架和厚度约300μm的第1半导体芯片1，第1垫片1的向下设置量(向下移动的距离)约180μm，树脂封装体的厚度约为1mm。
其次，说明芯片形状的电子元件5。在导线焊接工序中，如果金属细线6的线长不够一定的长度，则焊接线的操作很难顺利进行，而且金属细线6在水平方向(与第1垫片1的芯片配置面平行的方向)的距离越短，焊接后的金属细线6的顶点越高。与第2垫片4上的芯片形状的电子元件5和相邻的内部引脚部3连接的金属细线6其长度比较短，所以芯片形状的电子元件5和邻接内部引脚部3的之间连接的金属细线6的顶点容易变高，该金属细线6上的树脂厚度有变薄的倾向。这样，金属细线6上的树脂厚度变薄以后，半导体装置100的绝缘耐压就不能充分确保，在施加高电压时，半导体装置100就容易产生破损，这是不希望发生的。
但是，在本实施例中，在第2垫片4上配置的芯片形状的电子元件5的厚度研磨到只有150μm厚，由于只有第1半导体芯片2的厚度(约300μm)的一半，所以可以确保芯片形状电子元件5上的充分的树脂厚度，确保绝缘耐压。而且，由于芯片形状的电子元件5上的树脂厚度有富裕，封装体的厚度还可以做得薄一点。
特别是在第1半导体芯片2内形成耐高压的开关元件时，金属细线6上的树脂厚度考虑绝缘耐压必须做得充分地厚，由于第1垫片1安装位置下移，可以同时达到封装体厚度做得薄和确保绝缘耐压这两个目的。
这里，图4表示使用第1半导体芯片2的开关电源电路。在第1半导体芯片(IC)2中，作为开关元件，形成功率晶体管24和其开关元件的控制电路。开关控制电路在该IC2以外具有线圈26、二极管22以及电容器23。本实施例中，作为芯片形状的电子元件5，使用作为第2半导体芯片的二极管22，在半导体装置100中，IC2与二极管22封装在一起。
而且，作为其他实例，在构成开关电源电路以外的电子电路情况下，代替二极管22，作为电子元件5也可以使用芯片形状的电容器33。这时，将成为第1半导体芯片2的外置元件的芯片元件收容在同一个封装体内，而且可以使封装体整体的厚度做得很薄。
而且，芯片形状的电子元件5是二极管22的单体芯片时，由于二极管22的芯片尺寸小，即使比通常的半导体芯片(第1半导体芯片2)的厚度薄，具体地即使约为第1半导体芯片的一半厚度，都可以耐受线焊接工序、小片焊接工序等的组合工序的压力。因此，将作为第2半导体芯片的二极管22的单体芯片配置在第2垫片4上，通过将图4所示的开关元件(功率晶体管24)以及其控制电路25集成化的第1半导体芯片2配置在第1垫片1上，由该开关元件对线圈26进行开关控制，由二极管22对该线圈26的感应电压进行整流的开关电路收容在同一个封装体内开关电源用的半导体装置100可以做得很薄、体型很小。而且，由于可以将第1半导体芯片2的周围元件作为芯片元件组装在同一个封装体内，可以实现周围元件少的开关电源用半导体装置。
这里，作为开关电源电路的整流二极管，最好采用正向二极管电压VF比较低的肖特基二极管。而且如果只考虑半导体装置组装的方便性，很明显将集成电路(第1半导体芯片2)与二极管做在同一个硅基片上是最有利的。但是，由于以下二点成为问题，将第1半导体芯片上的集成电路与肖特基二极管做在同一个硅基片上是困难的。
首先第1点，代替肖特基二极管在第1半导体芯片2内形成的一般的二极管作为整流电路使用的话，由于一般的二极管正向二极管电压比较大，产生整流作用的电力损失也就比较大这样一个不利点。
第2点，为了将肖特基二极管做在第1半导体芯片2上的集成电路同一个硅基片上，将堆积阻隔金属的半导体单晶片投入扩散炉，由于扩散炉被污染，所以由于该污染不使用阻隔金属的一般的半导体元件(晶体管、晶闸管、二极管等)的电特性变质，半导体装置的成品率变低。
但是，在本实施例中，由于肖特基二极管与集成电路分别安装，就不会发生上述的不利点，由于肖特基二极管的芯片配置在第2垫片4上，整流操作的电力损失变小，可以将提高了电源效率的开关电源用的半导体装置100做得又薄又小。
在本实施例中，第2垫片4几乎将一个内部引脚3的全体加宽该宽度与朝向第1垫片1延长方向实质上相同，但是根据芯片形状的电子元件的大小、半导体装置100整体的大小、第2垫片4的位置以及内部引脚部3，3，3，---的数量、配置等，也可以将内部引脚部3的一部分加宽作为第2垫片4。这种情况下，内部引脚部的前端部最好包括在加宽的部分中。而且也可以用两个以上的内部引脚部3作第2垫片4。这种情况下，可以让几个内部引脚之间连结。
为了确保组装强度，并且确保半导体装置100整体的绝缘耐压，芯片形状的电子元件5的厚度最好在第1半导体芯片2的厚度的30％以上和70％以下，更为理想的是在40％以上和60％以下。
实施例2
图2是表示实施例2的一个例子的半导体装置200的主要部分剖面结构图。在实施例2中，第1垫片9设置在比上述的实施例1(图1所示)的位置，即从内部引脚部3，3，3，---和外部引脚部7，7，7，---的交界处12，12，12，---的高度更低的位置，使其成为第1垫片9的背面从封装树脂8露出来的结构。
由这种结构，不用加大封装树脂的厚度，第1半导体芯片2以及金属细线6上的树脂厚度就可以变厚，第1半导体芯片2上可以配置耐压更高的开关元件。而且，从树脂封装背面露出的第1垫片9，自己的背面作为散热面，可以散发半导体芯片2发出的热量，与第1垫片9不露出的情况相比，可以增大其封装的容许损耗。而且实际安装的印刷电路基片(图中未示)上的导体锡箔(铜箔等)与第1垫片9的背面如果用焊接安装的话，可以进一步提高安装的散热效果，可以进一步实质性地提高封装的容许损耗。
实施例3
图3是表示本发明实施例3的一例的半导体装置300的主要部分剖面结构图。实施例3的半导体装置与实施例1(图1所示)对比，在结构上的不同点是第2垫片10设置在比内部引脚不3，3，3，---和外部引脚部7，7，7，---的交界处12，12，12，---更低的位置，其他的点与实施例1相同。
由于这种结构，在第2垫片10上配置的芯片状态的电子元件5上的树脂厚度更厚，连接芯片状态电子元件5和邻接内部引脚部3的金属细线6上的树脂可以更厚，芯片状态的元件5的绝缘耐压可以更高。
这里省略了详细图，如果把下沉设置的量加大背面露出的第1垫片9和比交界处12，12，12，----的位置下降更低设置第2垫片10结合起来应用的话，第1半导体2以及芯片形状的电子元件5上的树脂厚度就会有富裕，这不但可以进一步提高绝缘耐压，还可能使封装体整体厚度更小。也就是说，如果将本发明实施例2与本发明实施例3结合起来，可以在很薄并且很小的体积上构成容许损耗大的实际封装体。
如以上说明那样，根据本发明的半导体装置，将第1垫片设置在内部引脚部和外部引脚部的交界处更低的位置，内部引脚部至少一个加大宽度作为第2垫片，两个垫片的同一个侧面上分别配置第1半导体芯片和小型芯片，收容在树脂厚度比较薄的同一个封装内，在实现高密度封装的同时，可以确保半导体芯片上的树脂厚度，提高绝缘耐压。

Claims (7)

1.一种半导体装置，具备：第1垫片、第2垫片、在所述第1垫片上配置的第1半导体芯片、在所述第2垫片上配置的芯片形状的电子元件、在所述第1垫片周围配置的多根引脚、使第1半导体芯片及所述芯片形状的电子元件和所述引脚电连接的多根金属细线、所述第1垫片、所述第2垫片、所述引脚的一部分、所述第1半导体芯片、所述芯片形状的电子元件及所述金属细线被树脂一体化地模封装的封装树脂，其特征在于：
所述各个引脚，具有被模封装在所述封装树脂中的内部引脚部和突出在该封装树脂外部的外部引脚部，所述第1垫片被设置在比所述引脚的所述内部引脚部和所述外部引脚部的交界处更低的位置，所述芯片形状的电子元件比所述第1半导体芯片形状更小，所述第2垫片通过将至少一个所述内部引脚部的至少一部分加宽而形成，在与配置所述第1垫片的所述第1半导体芯片的面相同侧的面上配置所述芯片形状的电子元件。
2.如权利要求1所述的半导体装置，其特征在于：所述芯片形状的电子元件的厚度是所述第1半导体芯片的厚度的大约一半。
3.如权利要求1所述的半导体装置，其特征在于：所述芯片形状的电子元件为芯片电容器或者第2半导体芯片。
4.如权利要求1所述的半导体装置，其特征在于：在所述第1半导体芯片中形成开关元件以及该开关元件的控制电路，所述芯片形状的电子元件是二极管单体芯片。
5.如权利要求1所述的半导体装置，其特征在于：所述封装树脂的厚度在1mm以下。
6.如权利要求1所述的半导体装置，其特征在于：所述第1垫片的与配置所述第1半导体芯片的面的相反侧的面从所述封装树脂露出。
7.如权利要求1所述的半导体装置，其特征在于：所述第2垫片被设置在比所述引脚的所述内部引脚部和所述外部引脚部的交界处更下方的位置。
CNB031362842A 2002-05-22 2003-05-20 半导体装置 Expired - Fee Related CN1202565C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002147416 2002-05-22
JP2002147416 2002-05-22

Publications (2)

Publication Number Publication Date
CN1461051A true CN1461051A (zh) 2003-12-10
CN1202565C CN1202565C (zh) 2005-05-18

Family

ID=29545180

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031362842A Expired - Fee Related CN1202565C (zh) 2002-05-22 2003-05-20 半导体装置

Country Status (2)

Country Link
US (1) US7145223B2 (zh)
CN (1) CN1202565C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412211A (zh) * 2010-09-17 2012-04-11 英飞凌科技股份有限公司 电子器件
CN108321151A (zh) * 2018-01-24 2018-07-24 矽力杰半导体技术(杭州)有限公司 芯片封装组件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063565A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
TW200743187A (en) * 2006-05-11 2007-11-16 Delta Electronics Inc Packaged electronic component
US20100019362A1 (en) * 2008-07-23 2010-01-28 Manolito Galera Isolated stacked die semiconductor packages
CN101814480B (zh) * 2010-04-16 2011-08-31 杭州矽力杰半导体技术有限公司 一种芯片封装结构及其封装方法
US11380631B2 (en) * 2019-11-27 2022-07-05 Texas Instruments Incorporated Lead frame for multi-chip modules with integrated surge protection

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671061B2 (ja) * 1989-05-22 1994-09-07 株式会社東芝 樹脂封止型半導体装置
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2695736B2 (ja) * 1992-12-11 1998-01-14 三菱電機株式会社 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法
JPH06216307A (ja) * 1993-01-13 1994-08-05 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH08279590A (ja) 1995-04-04 1996-10-22 Toshiba Corp マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
JP3338063B2 (ja) * 1996-11-28 2002-10-28 三菱電機株式会社 半導体装置
JP3770763B2 (ja) * 1999-12-07 2006-04-26 ローム株式会社 電気機器駆動装置
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
TW488045B (en) * 2001-04-12 2002-05-21 Siliconware Precision Industries Co Ltd Semiconductor package with dislocated multi-chips
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
US20040094826A1 (en) * 2002-09-20 2004-05-20 Yang Chin An Leadframe pakaging apparatus and packaging method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412211A (zh) * 2010-09-17 2012-04-11 英飞凌科技股份有限公司 电子器件
CN108321151A (zh) * 2018-01-24 2018-07-24 矽力杰半导体技术(杭州)有限公司 芯片封装组件及其制造方法
US10950528B2 (en) 2018-01-24 2021-03-16 Silergy Semiconductor Technology (Hangzhou) Ltd Chip package assembly and method for manufacturing the same
TWI744562B (zh) * 2018-01-24 2021-11-01 大陸商矽力杰半導體技術（杭州）有限公司 晶片封裝組件及其製造方法
US11605578B2 (en) 2018-01-24 2023-03-14 Silergy Semiconductor Technology (Hangzhou) Ltd Chip package assembly and method for manufacturing the same

Also Published As

Publication number Publication date
CN1202565C (zh) 2005-05-18
US7145223B2 (en) 2006-12-05
US20030218241A1 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
CN1127764C (zh) 布线部件和备有该布线部件的引线框
CN1266764C (zh) 半导体器件及其制造方法
US6060729A (en) Light-emitting device
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN1127761C (zh) 半导体装置
CN1820367A (zh) 表面安装多片器件
US20090096081A1 (en) Semiconductor device
CN1945817A (zh) 半导体器件及其制造方法
WO2012050110A1 (ja) Ｌｅｄモジュール
CN1571151A (zh) 双规引线框
CN1685498A (zh) 用于整体成型组件的热增强封装
CN1467828A (zh) 半导体器件
CN1744309A (zh) 半导体器件及用于其的引线键合芯片尺寸封装
CN1531075A (zh) 电子装置及其制造方法
CN1498063A (zh) 电路装置的制造方法
CN1729568A (zh) 具有连接外部元件的引片的半导体装置
CN1828888A (zh) 半导体装置及其制造方法
CN1581482A (zh) 电路模块
CN1474453A (zh) 集成电路和分层引线框封装
CN1722422A (zh) 半导体封装
CN1197290A (zh) 半导体器件
CN1202565C (zh) 半导体装置
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
US6091142A (en) Assembly for dissipating heat from a stacked semiconductor package
CN1309066C (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KELAIBO INNOVATION CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141204

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141204

Address after: American California

Patentee after: Craib Innovations Ltd

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050518

Termination date: 20160520