CN1820367A - 表面安装多片器件 - Google Patents

表面安装多片器件 Download PDF

Info

Publication number
CN1820367A
CN1820367A CNA2004800197279A CN200480019727A CN1820367A CN 1820367 A CN1820367 A CN 1820367A CN A2004800197279 A CNA2004800197279 A CN A2004800197279A CN 200480019727 A CN200480019727 A CN 200480019727A CN 1820367 A CN1820367 A CN 1820367A
Authority
CN
China
Prior art keywords
small pieces
lead frame
mountable device
electric contact
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800197279A
Other languages
English (en)
Other versions
CN100418214C (zh
Inventor
帕迪·奥谢
埃蒙·梅德利
芬巴尔·奥多诺霍
加里·霍斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Semiconductor Inc
Original Assignee
General Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Semiconductor Inc filed Critical General Semiconductor Inc
Publication of CN1820367A publication Critical patent/CN1820367A/zh
Application granted granted Critical
Publication of CN100418214C publication Critical patent/CN100418214C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/916—Narrow band gap semiconductor material, <<1ev

Abstract

提供了可表面安装的多片器件(100)，其包括第一和第二引线框部分(120，121)和至少两个小片(110A，110B)。引线框部分每个都包括端板区(120A，121A)和引线区(120B，121B)。有利地，第一和第二引线框部分的端板区，以至少一个半导体小片被放置在每个端板区上的方式，处于共同的平面内。导电部件链接(130)被放置在两个小片之上，以电并且机械相互连接小片。

Description

表面安装多片器件
技术领域
本发明涉及双引线表面安装多片器件。本发明例如在高压二极管和低电容高功率瞬变电压抑制器(TVS)器件的制造中有用。
背景技术
图1是包含二极管片10的已知表面安装结构的示意截面图。二极管片10布置在显示了轮廓的封装40之内。该结构包含上引线框20和下引线框21。引线框、包含引线的导电框以及未封装小片能够连接的端板(header)，在半导体工业中是众所周知的。引线框20、21具有端板区20A、21A(也被称为“小片焊盘”或“芯片焊盘”)，其与二极管10电接触，并且通常配备有凹坑(未显示)以增强电接触。引线框20、21还具有延伸超过封装40的引线区20B、21B。通过围绕封装40的下面缠绕引线区20B、21B(成为所谓的“J弯曲”构造)，或者通过向下并向外弯曲引线区20B、21B(成为所谓的“鸥型翼”构造)，能够将该结构容易地表面安装在诸如电路板之类的别的结构上。
在许多应用中，例如在垂直空间非常珍贵的膝上型计算机的电路板中，具有薄封装的表面安装器件是所希望的。本发明通过提供多片表面安装器件而同时避免在器件之内需要将小片堆叠在彼此之上来应对这些以及其他需求。
发明内容
根据本发明的第一方面，提供一种可表面安装的器件，其包含：(a)第一小片，包含下电触点和上电触点；(b)第二小片，包含下电触点和上电触点；(c)第一引线框部分，包含端板区和引线区，其中第一小片的下触点和第一引线框部分的端板区电并且机械连接；(d)第二引线框部分，包含端板区和引线区，其中第二小片的下触点和第二引线框部分的端板区电并且机械连接；(e)(一个或多个)导电部件，布置在第一小片的上电触点和第二小片的上电触点之间，并且与它们电且机械连接；以及(f)封装材料，其封装以下每一个的至少一部分：第一和第二小片、第一和第二引线框部分的端板区以及导电部件。典型地，下电触点和上电触点在第一和第二小片的相对表面上。
第一和第二引线框部分的引线区从封装材料中延伸，并且适合于允许器件用别的电气组件进行表面安装。第一和第二小片并不在封装器件之内堆叠在彼此之上。
可表面安装的器件能够是例如TVS器件，例如低电容和/或高电压TVS器件。在某些实施例中，第一和第二小片对应于二极管，例如整流二极管和/或雪崩击穿二极管。作为特定的例子，第一小片能够对应于雪崩击穿二极管，而第二小片则能够对应于具有比雪崩击穿二极管的电容低的电容的整流二极管。在其他实施例中，第一小片能够对应于晶闸管浪涌抑制器，而第二小片则能够对应于具有比晶闸管浪涌抑制器的电容低的电容的整流二极管。
用于可表面安装的器件的示范性导电部件包括导线和通常平面的部件(如果希望的话，其能够配备有用于改善电接触的凹坑)。在某些实施例中，多个导电部件(例如导线接头)布置在第一小片的上电触点和第二小片的上电触点之间，并且与它们电且机械连接。
典型地，第一和第二引线框部分的端板区并不在器件之内相互重叠，并且更加典型地在器件之内共面。
在许多实施例中，第一和第二引线框部分每个都将包含一个或多个分离区，其对应于从前体(precursor)引线框分离的位置。
根据本发明的另一个方面，提供了制造上面的可表面安装的器件的方法。该方法包含：(a)提供前体引线框，其包含第一引线框部分、第二引线框部分和可分离部分；(b)放置和第一引线框部分的端板区电并且机械连接的第一小片的下触点；(c)放置和第二引线框部分的端板区电并且机械连接的第二小片的下触点；(d)放置和第一小片的上电触点与第二小片的上电触点电并且机械连接的一个或多个导电部件；(e)将第一和第二小片、第一和第二引线框部分的端板区以及导电部件的至少一部分封装在封装材料中；以及(f)将第一和第二引线框部分从前体引线框的可分离部分分开。
在另一个实施例中，上面的可表面安装的器件进一步包含第三小片，其具有下电触点和上电触点，其中，第三小片的下触点和第二引线框部分的端板区电并且机械连接，而第三小片的上触点则和(一个或多个)导电部件电并且机械连接。如上面那样，下电触点和上电触点典型地在第一、第二和第三小片的相对表面上。
可表面安装的器件能够是例如TVS器件(例如低电容和/或高电压TVS器件)。在某些实施例中，第一小片对应于双向雪崩击穿二极管，而第二和第三小片则对应于整流二极管(例如具有阴极侧向上的一个整流器和具有阴极侧向下的另一个整流器——在本领域中被称作“反并联”的布置)，其每一个都具有比双向雪崩击穿二极管的电容低的电容。
在其他的实施例中，第一小片对应于双向晶闸管浪涌抑制器，而第二和第三小片则对应于整流二极管(例如相互反并联地布置)，其每一个都具有比双向晶闸管浪涌抑制器的电容低的电容。
在其他的实施例中，第二和第三小片能够由具有两个活动区域的单个小片替换(例如，具有阴极在上表面上并且阳极在下表面上的一个活动区域，以及具有阳极在上表面上并且阴极在下表面上的另一个活动区域——亦即，呈反并联布置)。
在某些实施例中，提供了多个导电部件，其以下述方式布置在第一小片的上电触点、第二小片的上电触点以及第三小片的上电触点之间，并且和它们电且机械连接，所述方式为：第一、第二和第三小片的上电触点短接在一起。
在本发明的另一个实施例中，上面的可表面安装的器件包括与第一引线框部分的端板区电并且机械连接的两个或多个小片以及与第二引线框部分的端板区电并且机械连接的两个或多个小片，同时(一个或多个)导电部件与每个小片电并且机械连接。
如典型的那样，“上”和“下”等等，当这些术语涉及方向时，仅仅指示相对方向，并且不必和例如地球的重力场施加的力的方向相关联。
本发明的优点在于，能够提供表面安装多片器件而不堆叠小片。通过消除堆叠小片的需要，本发明能够提供较薄的封装，这在例如如上所述的膝上型计算机的无数应用中证明是非常宝贵的。
本发明的其他优点是：(a)能够构造表面安装多片器件，其包含串联的小片，并且如果希望的话，包含并联(例如反并联)的小片；以及(b)能够构造表面安装多片器件，其包含变化尺寸的小片。这些特征用堆叠的小片设计目前是不可得到的。
本发明的另一个优点在于，能够提供表面安装多片器件，其具有相对于相当的堆叠小片结构的较低的热阻，这改善了器件的功率使用容量。
本发明的还一个优点是，能够提供双引线、多片、低电容、高功率、双向TVS器件(例如雪崩型或晶闸管型TVS器件)。
一旦查看随后的详细说明和权利要求，对本领域技术人员而言，本发明的这些和其他实施例与优点将立刻变得明显。
附图说明
图1是已知的双引线表面安装器件的示意性截面图；
图2A是根据本发明的实施例的双引线表面安装多片器件的示意性截面图；
图2B是显示器件的小片和引线框部分的图2A的器件的示意性局部平面图；
图2C是显示器件的导电链接、小片以及引线框部分的图2A的器件的示意性局部平面图；
图3A、3B和4是根据本发明的其他实施例的双引线表面安装多片器件的示意性截面图；
图5A是根据本发明的实施例的双引线表面安装多片器件的示意性截面图；
图5B是显示器件的小片和引线框部分的图5A的器件的示意性局部平面图；
图5C是显示器件的导电链接、小片以及引线框部分的图5A的器件的示意性局部平面图；
图6是显示根据本发明的实施例的双引线多片器件的导电链接、小片以及引线框部分的示意性局部平面图；
图7是根据本发明的实施例的双引线表面安装多片器件的示意性截面图；
图8是根据本发明的实施例的前体引线框的示意性平面图。
具体实施方式
参考显示了本发明的优选实施例的附图，现在来更加充分地在下文中说明本发明。然而，可以以不同的形式体现本发明，并且本发明不应当被解释为限制到在此阐述的实施例。
在图2A的截面图中示意性显示了根据本发明的多片结构的一个实施例。如显示的那样，第一小片110A放置在第一引线框部分120的端板区120A(在本领域中也被称作“小片焊盘”或“芯片焊盘”)，并且第二小片110B放置在第二引线框部分121的端板区121A。
在显示的实施例中，第一和第二引线框部分120、121的端板区120A、121A在器件之内基本上彼此共面。第一和第二引线框部分120、121之间的间隙应当足够大，以防止相互间电弧放电。另一方面，间隙典型地保持得小到实际上可以使器件的宽度最小化。确保第一和第二引线框部分120、121彼此共面并且维持适当的间隙尺寸的一个方法是，最初在单个前体引线框之内提供第一和第二引线框部分120、121，然后在生产过程期间，典型地在成型之后，将它们分开。下面更加详细地讨论本发明的这个特征。
图2A的封装结构进一步配备了导电部件，其提供第一和第二小片110A、110B之间的电连接。在显示的实施例中，导电部件是有凹坑的链接部件130，其被放置到上覆并接触每个小片110A、110B的位置，以便机械并且电串联连接小片。可选择地有凹坑的链接130能够例如如本领域中已知的那样选择和放置。
在图2A中显示的实施例的链接130中提供凹坑，以避免小片110A、110B上存在的钝化接触。对于在两面上都具有钝化的器件，希望在链接和引线框部分的端板区上都提供凹坑。当然，在其他实施例中，诸如使用导线接头的那些，不存在对于凹坑的需要。
尽管显示了基本上平面的有凹坑的链接130，但是其他导电部件，例如非平面的导电片(“片”在这里被规定为这样的物体，其厚度显著小于其长度和宽度)或导线，同样能够用于电连接小片110A和小片110B。
完成的结构包括外壳140，其完全封装了小片110A、110B。引线框部分120、121的端板区120A、121A也被封装。另一方面，引线区120B、121B从器件外壳140向外横向延伸，以允许电连接到器件。在显示的实施例中，引线区120B、121B在共同的平面中从器件在相反的方向上延伸，但是这决不是必须的。
图2B是图2A的结构的示意性局部平面图，其中仅显示了第一和第二小片110A、110B以及引线框部分120、121。在显示的特定设计中，使用矩形的小片110A、110B以增加表面积，并从而增加封装结构的使用功率。图2B中的虚线对应于引线框部分120、121中的弯曲，这在图2A中能够清楚地看见。图2C和图2B类似，除了图2C进一步显示了链接130相对于小片110A、110B的位置之外。链接130上的虚线对应于先前讨论的凹坑。
尽管下面在图3A-B、4、5A-C、6、7和8中未显示，但是如果希望的话，能够结合这些实施例清楚地提供凹坑。
大量构造是可用的，所述构造能够将图2A中显示的结构100转换成表面安装结构。例如，图3A显示了一种构造，其中围绕外壳140将引线框部分120、121的引线区120B、121B弯曲呈“J弯曲”构造。在图3B中显示了另一种构造，其中将引线框部分120、121的引线区120B、121B向下并向外弯曲呈“鸥型翼”构造。
如图2A中显示的那样的封装结构能够容纳若干不同类型的小片110A、110B。作为一个例子，小片110A和110B能够对应于两个二极管，例如一对整流二极管或一对雪崩击穿二极管(可以是单向或双向的)。通过在结构之内串联地放置两个二极管(亦即一个二极管阳极侧向上，而另一个二极管则阴极侧向上)，二极管的反向电压范围能够扩大(亦即加倍)。
作为另一个例子，通过使小片110A对应于高电容单向雪崩击穿二极管，并且使小片110B对应于具有比雪崩击穿二极管的击穿电压高的击穿电压的低电容整流二极管，能够构造低电容单向瞬变电压抑制器(TVS)器件。在这个实施例中，两个二极管被相反地施加偏压(亦即连接呈阴极对阴极或阳极对阳极构造)。因为低电容整流二极管和高电容雪崩击穿二极管串联，所以最后的电容为Cnet＝(CAD×CRD)/(CAD+CRD)，其中CAD是单向雪崩击穿二极管的电容，而CRD则是整流二极管的电容。通过检查这个公式，能够看出，如果CAD远大于CRD，则器件的最后电容近似等于CRD(亦即Cnet≈CRD，其中CAD＞＞CRD)。因为这个原因，所以本发明的TVS器件例行地为低电容器件。
器件能够使用的峰值浪涌电流I是额定功率P除以电压V(亦即I＝P/V)。例如，具有100V的箝位电压的600W雪崩击穿二极管能够使用6安培的峰值浪涌电流(注意：在反向偏压中使用雪崩型TVS二极管)。因为整流二极管被正向偏压，所以能够合理地假设正向电压在6安培下为大约1V。因此，这个例子中的整流二极管只需要大约6W的正向额定功率，以使用和600W、100V雪崩击穿二极管相同的浪涌电流。
额定功率一般和小片尺寸成比例(亦即小片越大，则热阻越低，并且额定功率越高)。因此，在许多实施例中，整流二极管能够远小于雪崩型二极管。(然而，注意，如果希望整流器和TVS尺寸相同，则仍然会显著减少电容，因为反向击穿电压和电容成反比。)为了容纳小片尺寸的这种不同，能够将引线框部分120的端板120A制造得相对于引线框部分121的端板121A不对称(例如见图4)。用这种方法，增加了能够装配在封装器件之内的雪崩击穿二极管小片110A的尺寸，并且使使用功率最大化。
尽管通过堆叠雪崩击穿二极管小片和整流二极管小片，也能够实现上述结构的功能，但是这会需要较厚的封装，这有悖于更薄器件方向的半导体工业中的趋势。同样，堆叠方法导致较高的热阻，这限制了器件的功率使用容量。进而，在堆叠的表面安装封装中使较小尺寸的整流二极管小片和较大尺寸的雪崩击穿二极管小片对准会非常困难，因为较小的小片在焊接时会转移位置。
通过使小片110A对应于高电容单向晶闸管浪涌抑制器，并且使小片110B对应于具有比晶闸管浪涌抑制器的击穿电压高的击穿电压的低电容整流二极管，能够构造低电容TVS器件的另一个例子。
在这个连接中，注意，晶闸管浪涌抑制器显示了通常被称为“消弧效应”(crowbar effect)的现象(并且因此这种类型的TVS通常被称作“消弧型TVS”)。这时意味着，一旦器件在其转折电压(VBO)和转折电流(IBO)下箝位高压浪涌，它就切换到低压(亦即典型地＜10V)低阻抗状态(亦即接通状态)。由于IBO在毫安范围内，所以器件只需在低压下使用高电流。这允许晶闸管浪涌抑制器使用比具有相同额定功率的雪崩击穿二极管大得多的电流。因此，整流二极管一般在尺寸方面相对接近于晶闸管浪涌抑制器，以使用浪涌电流(但是如果希望的话，能够较小)。然而，因为整流二极管具有反向击穿电压，其典型地基本上高于晶闸管浪涌抑制器的反向击穿电压，所以它的电容较低，并且器件的最后电容减少。
上面的TVS器件是表面安装、低电容、高功率器件。这些特征使得它们有益于许多应用。例如，这些器件在保护高速数据线免受功率浪涌的影响方面是有用的，因为它们的低电容和泄漏电流致使它们对于它们被设计用来在正常操作期间进行保护的电路基本上是透明的。
注意，图2A-4显示了封装结构100，其中将第一引线框部分120上的(a)一个小片110A和第二引线框部分121上的(b)一个小片110B串联放置。然而，更加广泛地，本发明的封装结构允许第一引线框部分上的1、2、3或更多的小片和第二引线框部分上的1、2、3或更多的小片串联连接。在单个引线框部分上放置多个小片的地方，它们相互电并联(例如反并联)。
例如，图5A-5C显示了封装结构100，其中，第一引线框部分120上的(a)一个小片110Z和第二引线框部分121上的相互反并联的(b)两个小片110X、110Y串联放置。(如上面讨论的那样，在某些实施例中，两个小片110X、110Y能够用具有两个活动区域的单个小片替换。)
更加具体地，图5A-5C中显示的器件类似于图2A-2C的器件之处在于，其包括：第一引线框部分120，具有端板区120A和引线区120B；第二引线框部分121，具有端板区121A和引线区121B；链接130；以及封装140。然而，图2A-2C的器件只包含相互串联的第一和第二小片110A、110B，而图5A-5C的器件则包含第一和第二小片110X、110Y，它们相互电并联(例如反并联)，并且它们进一步和第三小片110Z串联。
如图2C中的那样，有凹坑的链接130能够用于相互连接图5C中的小片110X、110Y和110Z。然而，同样能够使用各种连接方案。例如，导线接头131A、131B能够用于将小片110X、110Y和110Z短接在一起，如图6所示。
图5A-5C的结构能够容纳若干不同类型的小片110X、110Y、110Z。例如，通过使小片110Z对应于高电容双向雪崩击穿二极管，并且通过使小片110X和110Y对应于两个相反偏压的低电容整流二极管，其中整流二极管中的每一个都具有比适当偏压下的雪崩击穿二极管的击穿电压高的击穿电压，能够构造双引线、低电容、双向瞬变电压抑制器器件。
如上面的那样，因为低电容整流二极管和高电容雪崩击穿二极管串联，所以器件的最后电容很低。此外，因为整流二极管中的一个在雪崩击穿二极管的击穿期间将被施加正向偏压，所以整流二极管的额定功率能够远远低于雪崩击穿二极管的额定功率，尤其是在较高的额定电压下。因此，在许多实施例中，整流二极管能够比雪崩击穿二极管小得多，在所述情况下，第一和第二引线框部分可以相对于彼此不对称(例如见图7)。通过使第一和第二引线框部分不对称，增加了将要装配在封装器件之内的雪崩击穿二极管小片110Z的尺寸。
例如通过使小片110Z对应于高电容双向晶闸管浪涌抑制器，并且通过使小片110X和110Y对应于两个相反偏压的低电容整流二极管，能够构造双引线、低电容、双向瞬变电压抑制器器件。整流二极管中的每一个都具有比适当偏压下的双向晶闸管浪涌抑制器的击穿电压高的击穿电压。如上面的那样，因为较低电容的整流二极管和较高电容的晶闸管浪涌抑制器串联，所以器件的最后电容降低。
雪崩或晶闸管种类的低电容、双引线、双向TVS器件，目前在轴向或表面安装封装中都是不可得到的，这或许是由于下述事实：通过在轴向封装或表面安装封装中堆叠小片来复制图5A-5C中显示的结构的功能，如果不是不可能的话，也是很困难的。
现在转到本发明的另一个方面，如果希望的话，在制造过程的早期阶段，能够在单个前体引线框之内提供上面附图中的第一和第二引线框部分120、121。在图8中显示了这样的前体引线框200的一个例子的局部平面图。前体引线框200典型地包含例如铜的金属的构图片。使用已知的工艺，例如通过冲压工艺，或者通过光刻工艺，能够形成前体引线框200。
前体引线框200包括由侧栏126A、126B、顶栏126C和底栏126D(仅局部显示)组成的围栏组件。第一和第二引线框部分120、121(其包括端板区120A、121A和引线区120B、121B)经由连接部件124连接到围栏组件的顶栏和底栏126C、126D。注意，第一和第二引线框部分120、121保持在相同的平面中，并且由连接部件124相互精确对准。
左右侧栏126A、126B配备有开口128，借此能够为了精确穿过各种工作点而安装引线框。与引线框连接的用于精确标引和执行各种过程的各种设备，在半导体工业中是众所周知的，因此不在这里显示。如果希望的话，能够沿着垂直的虚线弯曲引线框部分120、121，以得到如图2A中显示的那样的外形。
在制造期间，小片(未显示)典型地被焊接到引线框120、121的端板区120A、121A。然后能够向每个小片的未粘着的上表面提供一层焊料。然后能够在小片之上放置诸如上述有凹坑的链接之类的导电部件(未显示)，并且能够加热所得到的组件，以将链接焊接到半导体小片。例如，能够加热链接，以将小片上的焊料一直升高到适当的熔化温度。作为另一个例子，小片上表面上使用的焊料能够具有比小片下表面上使用的焊料更低的熔化温度。这将有助于防止用于小片上表面粘接的加热免于软化先前进行的小片下表面粘接。
根据使用引线框的器件的制造中使用的已知技术能够执行随后的过程。例如，能够将所得到的组件放置在模具中，并且能够在压力下将例如环氧树脂的封装材料压入模具。材料将四处流动，并且完全封装每个小片以及第一和第二引线框部分120、121的端板区120A、120B。一旦树脂固化并且打开模具，器件就将包含固态树脂外壳140，其具有从其中延伸的引线区120B、121B以及连接部件124。然后例如通过切削或冲压操作，切断连接部件124，以将封装的器件从前体引线框的余部分开。例如，能够沿着图8中的水平虚线切削连接部件124。
尽管未显示，能够构造前体引线框，以便以每对最终被放置在单独的器件中的方式包括许多对的第一和第二引线框部分。这允许使用成批处理技术，如本领域中已知的那样。用这种方法，根据本发明，能够同时制造成组的相同封装结构。
尽管在此具体显示并说明了各种实施例，但是可以意识到，本发明的修改和变化由上面的教导所覆盖，并且处于附加的权利要求的范围之内，而不会背离本发明的精神和预定的范围。

Claims (25)

1.一种可表面安装的器件，包括：
(a)第一小片，包含下电触点和上电触点；
(b)第二小片，包含下电触点和上电触点；
(c)第一引线框部分，包含端板区和引线区，其中所述第一小片的所述下触点和所述第一引线框部分的所述端板区电并且机械连接；
(d)第二引线框部分，包含端板区和引线区，其中所述第二小片的所述下触点和所述第二引线框部分的所述端板区电并且机械连接；
(e)导电部件，布置在所述第一小片的所述上电触点和所述第二小片的所述上电触点之间，并且与它们电且机械连接；以及
(f)封装材料，其封装以下的至少一部分：(i)所述第一和第二小片中的每一个；(ii)所述第一和第二引线框部分的所述端板区；以及(iii)所述导电部件，
其中所述第一和第二引线框部分的所述引线区从所述封装材料延伸，并且适合于允许所述器件用别的电气组件表面安装，并且其中所述第一和第二小片并不在所述封装器件之内堆叠在彼此之上。
2.如权利要求1所述的可表面安装的器件，其中，所述第一和第二引线框部分的所述端板区不在所述器件之内相互堆叠。
3.如权利要求1所述的可表面安装的器件，其中，所述第一和第二引线框部分的所述端板区在所述器件之内基本上共面。
4.如权利要求1所述的可表面安装的器件，其中，所述第一和第二引线框部分每一个都包含分离区，其对应于从前体引线框分离的位置。
5.如权利要求1所述的可表面安装的器件，其中，所述导电部件为导线。
6.如权利要求1所述的可表面安装的器件，其中，所述导电部件为导电片。
7.如权利要求1所述的可表面安装的器件，其中，多个导电部件放置在所述第一小片的所述上电触点和所述第二小片的所述上电触点之间，并且和它们电且机械连接。
8.如权利要求1所述的可表面安装的器件，其中，所述第一和第二小片对应于二极管。
9.如权利要求8所述的可表面安装的器件，其中，所述二极管是整流二极管。
10.如权利要求8所述的可表面安装的器件，其中，所述二极管是雪崩击穿二极管。
11.如权利要求1所述的可表面安装的器件，其中所述第一小片对应于雪崩击穿二极管，并且其中所述第二小片对应于具有比所述雪崩击穿二极管更低的电容的整流二极管。
12.如权利要求1所述的可表面安装的器件，其中所述第一小片对应于晶闸管浪涌抑制器，并且其中所述第二小片对应于具有比所述晶闸管浪涌抑制器更低的电容的整流二极管。
13.如权利要求1所述的可表面安装的器件，进一步包含第三小片，其包含下电触点和上电触点，其中所述第三小片的所述下触点和所述第二引线框部分的所述端板区电并且机械连接，并且其中所述第三小片的所述上触点和所述导电部件或分开的导电部件电并且机械连接。
14.如权利要求13所述的可表面安装的器件，其中，多个导电部件放置在所述第一小片的所述上电触点、所述第二小片的所述上电触点以及所述第三小片的所述上电触点之间，并且与它们电且机械连接，以便所述第一、第二和第三小片的所述上电触点短接在一起。
15.如权利要求13所述的可表面安装的器件，其中所述第一小片对应于双向雪崩击穿二极管，并且其中所述第二和第三小片对应于具有比所述双向雪崩击穿二极管更低的电容的整流二极管。
16.如权利要求13所述的可表面安装的器件，其中所述第一小片对应于双向晶闸管浪涌抑制器，并且其中所述第二和第三小片对应于具有比所述双向晶闸管浪涌抑制器更低的电容的整流二极管。
17.如权利要求13所述的可表面安装的器件，其中，所述导电部件是导电片。
18.如权利要求13所述的可表面安装的器件，其中，所述下电触点和上电触点在所述第一、第二和第三小片的相对表面上。
19.如权利要求13所述的可表面安装的器件，其中，所述器件是TVS器件。
20.如权利要求13所述的可表面安装的器件，其中，所述器件是低电容高电压TVS器件。
21.如权利要求1所述的可表面安装的器件，其中，所述下电触点和上电触点在所述第一和第二小片的相对表面上。
22.如权利要求1所述的可表面安装的器件，其中，所述器件是TVS器件。
23.如权利要求1所述的可表面安装的器件，其中，所述器件是低电容高电压TVS器件。
24.如权利要求1所述的可表面安装的器件，其中两个或多个小片和所述第一引线框部分的所述端板区电并且机械连接，其中两个或多个小片和所述第二引线框部分的所述端板区电并且机械连接，并且其中所述导电部件和每个小片电且机械连接。
25.一种制造如权利要求1所述的可表面安装的器件的方法，包含：
(a)提供前体引线框，其包含所述第一引线框部分、所述第二引线框部分和可分离部分；
(b)放置和所述第一引线框部分的所述端板区电并且机械连接的所述第一小片的所述下触点，并且放置和所述第二引线框部分的所述端板区电并且机械连接的所述第二小片的所述下触点；
(c)放置和所述第一小片的所述上电触点与所述第二小片的所述上电触点电并且机械连接的所述导电部件；
(d)将以下的至少一部分封装在所述封装材料中：(i)所述第一和第二小片；(ii)所述第一和第二引线框部分的所述端板区；以及(iii)所述导电部件；以及
(e)将所述第一和第二引线框部分从所述前体引线框的所述可分离部分分开。
CNB2004800197279A 2003-07-10 2004-07-12 表面安装多片器件及其制造方法 Active CN100418214C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/617,343 2003-07-10
US10/617,343 US6919625B2 (en) 2003-07-10 2003-07-10 Surface mount multichip devices

Publications (2)

Publication Number Publication Date
CN1820367A true CN1820367A (zh) 2006-08-16
CN100418214C CN100418214C (zh) 2008-09-10

Family

ID=33564944

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800197279A Active CN100418214C (zh) 2003-07-10 2004-07-12 表面安装多片器件及其制造方法

Country Status (4)

Country Link
US (3) US6919625B2 (zh)
CN (1) CN100418214C (zh)
TW (1) TWI349356B (zh)
WO (1) WO2005008728A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465632A (zh) * 2014-07-21 2015-03-25 孙巍巍 一种新型tvs晶片封装方法
CN106783782A (zh) * 2017-01-11 2017-05-31 广东百圳君耀电子有限公司 多引脚贴片元件及其制作方法
CN107316859A (zh) * 2017-08-07 2017-11-03 捷捷半导体有限公司 一种双芯片横向串联型的二极管封装结构和制造方法
CN108092133A (zh) * 2017-12-12 2018-05-29 湖南艾华集团股份有限公司 过电压与突波保护元件
CN108155129A (zh) * 2017-12-29 2018-06-12 山东才聚电子科技有限公司 一种焊接模循环使用的合片机构

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992250B2 (en) * 2004-02-26 2006-01-31 Kyocera Corporation Electronic component housing package and electronic apparatus
JP2005294494A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 光半導体装置及びその製造方法
US20050224925A1 (en) * 2004-04-01 2005-10-13 Peter Chou Lead frame having a tilt flap for locking molding compound and semiconductor device having the same
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
JP4471967B2 (ja) * 2006-12-28 2010-06-02 株式会社ルネサステクノロジ 双方向スイッチモジュール
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
EP2581937B1 (en) * 2010-06-11 2017-09-06 Panasonic Intellectual Property Management Co., Ltd. Resin-sealed semiconductor device and method for manufacturing same
US8638535B2 (en) * 2011-01-10 2014-01-28 Hamilton Sundstrand Corporation Vertical mount transient voltage suppressor array
CN102693952B (zh) * 2011-03-24 2015-12-09 比亚迪股份有限公司 一种tvs二极管的封装结构及制作方法
US8966868B2 (en) * 2011-05-09 2015-03-03 Abbott Cardiovascular Systems Inc. Methods of stabilizing molecular weight of polymer stents after sterilization
US8835976B2 (en) 2012-03-14 2014-09-16 General Electric Company Method and system for ultra miniaturized packages for transient voltage suppressors
US9042072B2 (en) 2012-03-30 2015-05-26 General Electric Company Method and system for lightning protection with distributed transient voltage suppression
US9041188B2 (en) * 2012-11-10 2015-05-26 Vishay General Semiconductor Llc Axial semiconductor package
KR101407273B1 (ko) * 2012-12-18 2014-06-13 (주) 알에프세미 서지 보호용 반도체 장치 및 그 제조방법
CN103137646A (zh) * 2013-03-15 2013-06-05 中国科学院微电子研究所 用于双极型阻变存储器交叉阵列集成方式的选通器件单元
US8987858B2 (en) 2013-03-18 2015-03-24 General Electric Company Method and system for transient voltage suppression
CN104124222B (zh) * 2013-04-24 2017-04-05 太仓天宇电子有限公司 一种微型超薄单向整流桥器件及其加工工艺
CA2914014A1 (en) * 2014-12-04 2016-06-04 Rehrig Pacific Company Beverage crate
TWI564997B (zh) * 2015-06-12 2017-01-01 萬國半導體股份有限公司 功率半導體裝置及其製備方法
CN109565175B (zh) * 2016-09-05 2021-06-11 力特半导体（无锡）有限公司 具有嵌入式熔断器的浪涌保护装置
CN108878270A (zh) * 2017-11-09 2018-11-23 上海长园维安微电子有限公司 一种高功率密度tvs器件及其制造方法
CN108417566A (zh) * 2017-12-21 2018-08-17 上海长园维安微电子有限公司 一种两通路tvs器件及其制备方法
US11349021B2 (en) * 2020-03-24 2022-05-31 Littelfuse, Inc. Thyristor assembly

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US4794431A (en) * 1986-04-21 1988-12-27 International Rectifier Corporation Package for photoactivated semiconductor device
US5084753A (en) 1989-01-23 1992-01-28 Analog Devices, Inc. Packaging for multiple chips on a single leadframe
US5150271A (en) * 1990-08-21 1992-09-22 Texas Instruments Incorporated Telecommunication equipment protector
JP2850606B2 (ja) * 1991-11-25 1999-01-27 富士電機株式会社 トランジスタモジュール
US5337216A (en) * 1992-05-18 1994-08-09 Square D Company Multichip semiconductor small outline integrated circuit package structure
US5386627A (en) * 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
US5252632A (en) * 1992-11-19 1993-10-12 Savin Roland R Low cost cathodic and conductive coating compositions comprising lightweight hollow glass microspheres and a conductive phase
US5484097A (en) 1994-07-12 1996-01-16 General Instrument Corp. Fabrication of hybrid semiconductor devices
US5506174A (en) 1994-07-12 1996-04-09 General Instrument Corp. Automated assembly of semiconductor devices using a pair of lead frames
US5489800A (en) * 1994-08-31 1996-02-06 Motorola, Inc. Dual channel small outline optocoupler package and method thereof
US5814884C1 (en) * 1996-10-24 2002-01-29 Int Rectifier Corp Commonly housed diverse semiconductor die
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
JP3654116B2 (ja) * 2000-03-10 2005-06-02 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6717260B2 (en) * 2001-01-22 2004-04-06 International Rectifier Corporation Clip-type lead frame for source mounted die
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
DE10216008A1 (de) * 2001-04-12 2002-10-24 Toyoda Gosei Kk LED-Lampe
JP2003110077A (ja) * 2001-10-02 2003-04-11 Mitsubishi Electric Corp 半導体装置
GB0213094D0 (en) * 2002-06-07 2002-07-17 Power Innovations Ltd Lead frame
US6747341B2 (en) * 2002-06-27 2004-06-08 Semiconductor Components Industries, L.L.C. Integrated circuit and laminated leadframe package
US6747342B1 (en) * 2002-08-09 2004-06-08 Lovoltech, Inc. Flip-chip packaging
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
TWI257181B (en) * 2003-07-28 2006-06-21 Rohm Co Ltd Semiconductor module
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465632A (zh) * 2014-07-21 2015-03-25 孙巍巍 一种新型tvs晶片封装方法
CN106783782A (zh) * 2017-01-11 2017-05-31 广东百圳君耀电子有限公司 多引脚贴片元件及其制作方法
CN107316859A (zh) * 2017-08-07 2017-11-03 捷捷半导体有限公司 一种双芯片横向串联型的二极管封装结构和制造方法
CN108092133A (zh) * 2017-12-12 2018-05-29 湖南艾华集团股份有限公司 过电压与突波保护元件
CN108155129A (zh) * 2017-12-29 2018-06-12 山东才聚电子科技有限公司 一种焊接模循环使用的合片机构

Also Published As

Publication number Publication date
CN100418214C (zh) 2008-09-10
US20080017959A1 (en) 2008-01-24
US20050006731A1 (en) 2005-01-13
US7242078B2 (en) 2007-07-10
TW200512921A (en) 2005-04-01
WO2005008728A2 (en) 2005-01-27
US6919625B2 (en) 2005-07-19
US7525183B2 (en) 2009-04-28
TWI349356B (en) 2011-09-21
WO2005008728A3 (en) 2005-09-01
US20050248007A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
CN100418214C (zh) 表面安装多片器件及其制造方法
CN1204623C (zh) 半导体装置
CN1127764C (zh) 布线部件和备有该布线部件的引线框
JP5163055B2 (ja) 電力半導体モジュール
CN1467828A (zh) 半导体器件
CN1314708A (zh) 半导体装置
CN1675765A (zh) 高功率mcm封装
KR20090093880A (ko) 반도체 장치
CN1574348A (zh) 半导体装置及开关元件
CN101030570A (zh) 半导体装置
CN1870256A (zh) 连接主装置元件的带自动键合封装
CN1095197C (zh) 半导体晶片
CN102593108A (zh) 功率半导体封装结构及其制造方法
US10600727B2 (en) Molded intelligent power module for motors
CN1917199A (zh) 半导体部件及其制造方法
CN1147930C (zh) 半导体封装结构及其制造方法
CN1828888A (zh) 半导体装置及其制造方法
CN1729568A (zh) 具有连接外部元件的引片的半导体装置
TWI596728B (zh) 具有單列直插引線模塊的半導體功率器件及其製備方法
CN1474453A (zh) 集成电路和分层引线框封装
CN1655354A (zh) 绝缘栅双极型晶体管模块
CN1202565C (zh) 半导体装置
CN1284239C (zh) 半导体器件
CN1521841A (zh) 半导体器件
US20220157682A1 (en) Package with electrically insulated carrier and at least one step on encapsulant

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant