CN108878270A - 一种高功率密度tvs器件及其制造方法 - Google Patents
一种高功率密度tvs器件及其制造方法 Download PDFInfo
- Publication number
- CN108878270A CN108878270A CN201711108346.3A CN201711108346A CN108878270A CN 108878270 A CN108878270 A CN 108878270A CN 201711108346 A CN201711108346 A CN 201711108346A CN 108878270 A CN108878270 A CN 108878270A
- Authority
- CN
- China
- Prior art keywords
- chip
- type
- power density
- high power
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000005476 soldering Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000001994 activation Methods 0.000 claims description 5
- 238000011109 contamination Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 claims description 2
- 238000003851 corona treatment Methods 0.000 claims description 2
- 239000006071 cream Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 238000010025 steaming Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims 2
- 230000008030 elimination Effects 0.000 claims 1
- 238000003379 elimination reaction Methods 0.000 claims 1
- 238000000227 grinding Methods 0.000 claims 1
- 238000001465 metallisation Methods 0.000 claims 1
- 238000000465 moulding Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 210000004243 sweat Anatomy 0.000 abstract description 3
- 230000009977 dual effect Effects 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 21
- 238000012360 testing method Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 238000000018 DNA microarray Methods 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002493 microarray Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Products (AREA)
Abstract
本发明公开了一种小型化高功率密度TVS器件及其制造方法，其包括：所述器件包括两个完全相同的TVS芯片，且该两个芯片按照轴对称且晶向对准的方式键合在一起，键合后芯片上下两面金属化且通过锡焊连接固定框架。本发明两个芯片通过Bonding设备实现预键合，高温N2氛围下退火，进一步强化键合强度，从而实现小型化大功率密度TVS器件，满足户外更高浪涌能量的冲击要求。改善现有双芯片叠片工艺的低良率、芯片偏移、倾斜、电压单边不良、漏电流偏大、锡珠等异常。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种小型化高功率密度 TVS(TransientVoltage Suppressors)器件及其制造方法。
背景技术
TVS是电源口防护方案必选的器件，由于室内的测试等级相对室外更低，一些小功率的TVS就可以满足应用要求，但对于室外更高等级的测试要求，比如8/20&1.2/50组合波测试要求通过1000V甚至更高的电压等级，就需要更大功率的TVS来防护，相应TVS的封装尺寸也就越来越大，不能满足现有电路设计小型化的需求。
目前有一些TVS采用双叠片的工艺实现小封装小型化高功率密度，但现有的双叠片工艺两个芯片中间采用锡膏或焊锡条实现，封装良率相对较低，出现芯片偏移、倾斜、电压单边不良、漏电流偏大、锡珠等异常。本发明主要解决的技术问题是提供一种小型化高功率密度TVS器件及其制造方法，解决传统上述传统工艺的异常。
发明内容
为解决上述技术问题，本发明中两芯片的结合是通过硅硅键合工艺实现，实现小型化高功率密度TVS，可以达到更高的良率，避免了芯片芯片偏移、倾斜、电压单边不良、漏电流偏大、锡珠等异常，解决了大批量量产的问题。
本发明采用的技术方案是：
一种小型化高功率密度TVS器件，包括两个完全相同的TVS芯片，且该两个芯片按照轴对称且晶向对准的方式键合在一起，上下两面金属化且通过锡焊连接固定框架。
所述TVS芯片为P型或N型双面抛光硅衬底片，其正面和反面经氧化处理且均有N型和P型掺杂区域，正面的氧化膜保留且开有接触孔，便于后续接触孔内金属化处理，反面的氧化膜去除且经表面活化处理。
上述小型化高功率密度TVS器件的制造方法，包括：
步骤A：在P型或N型双面抛光硅衬底片上，正面和背面同时生长薄氧化层并去除，用于去除表面应力及沾污；
步骤B：在P型或N型硅衬底片上，正面和背面同时生长厚氧化层，用于后续掩模；
步骤C：芯片正面用光刻胶掩模开出N型或P型掺杂区域窗口；
步骤D：芯片背面用光刻胶掩膜开出N型或P型掺杂区域窗口；
步骤E：去除芯片正反面掺杂区域窗口内的氧化层；
步骤F：采用扩散或离子注入进行掺杂的N型或P型元素掺杂；
步骤G：芯片正面用光刻胶掩模开出P型或N型掺杂区域窗口；
步骤H：芯片背面用光刻胶掩膜开出P型或N掺杂区域窗口；
步骤I：同时去除芯片正反面掺杂区域窗口内的氧化层；
步骤J：采用扩散或离子注入进行掺杂的N型或P型元素掺杂；
步骤K：在SiC炉中进行高温推阱；
步骤L：用光刻胶掩膜，打开正面接触孔区域窗口；
步骤M：湿法刻蚀去除正面窗口及芯片反面的氧化层；
步骤N：芯片反面表面活化处理；
步骤O：预键合，芯片02反转，芯片01和芯片02实现晶向对准、加热、抽真空，完成两芯片的预键合；
步骤P：室温下真空环境静置24h，然后高温退火固化；
步骤Q：键合芯片正反面金属化；
步骤R：固定框架，凸台上点锡膏；
步骤S：固定芯片到框架；
步骤T：固定另一个框架到芯片；
步骤U：过回流焊炉；
步骤V：塑封；
步骤W：切筋成型。
步骤A中，P型衬底或N型衬底电阻率根据器件的工作电压进行选择，双面抛光硅片，要求CMP开始采用粗抛，后面细抛，采用 2000目的磨具，细模厚度控制在20μm—40μm，这样保证抛光面的平整程度，平整度是影响后续键合质量的关键，生长的牺牲氧化层厚度范围是0.01～0.05μm，消除研磨中产生的机械应力。
步骤B中，厚氧化层的厚度控制在1μm-2.5μm。
步骤K中，高温推阱的温度控制在1150℃以上，推结的时间根据TVS实际的浪涌能力和击穿电压要求进行设定。
步骤N中，芯片反面的活化需要Ar气等离子体处理，处理时间控制在10-30min，促使硅表面产生大量的OH团。
步骤O中，两芯片必须沿晶向对准，加热温度控制在300-400℃，压强控制在1.3Mpa—2Mpa。
步骤P中，预键合后芯片必须在真空环境中静置24小时以上， N2环境下高温退火，温度控制在800-1000℃，时间控制在8-10小时，期间硅界面化学键重组，键合更稳定。
步骤Q中，键合芯片采用冷蒸工艺实现。
本发明的有益效果是：本发明是一种小型化高功率密度TVS器件及其制造方法，采用P型或N型双面抛光衬底片，薄氧去除表面应力及沾污，双面同时扩散，形成N+/P衬底/N+结构或P+/N衬底/P+ 结构；两个芯片通过设备实现预键合，高温N2氛围下退火，进一步强化键合强度，从而实现小型化大功率密度TVS器件，满足户外更高浪涌能量的冲击要求。
附图说明
图1是本发明的小型化高功率密度TVS器件的制造方法步骤A 的状态示意图。
图2是本发明的小型化高功率密度TVS器件的制造方法步骤B 的状态示意图。
图3是本发明的小型化高功率密度TVS器件的制造方法步骤C 的状态示意图。
图4是本发明的小型化高功率密度TVS器件的制造方法步骤D 的状态示意图。
图5是本发明的小型化高功率密度TVS器件的制造方法步骤E 的状态示意图。
图6是本发明的小型化高功率密度TVS器件的制造方法步骤F 的状态示意图。
图7是本发明的小型化高功率密度TVS器件的制造方法步骤G 的状态示意图。
图8是本发明的小型化高功率密度TVS器件的制造方法步骤H 的状态示意图。
图9是本发明的小型化高功率密度TVS器件的制造方法步骤I 的状态示意图。
图10是本发明的小型化高功率密度TVS器件的制造方法步骤J 的状态示意图。
图11是本发明的小型化高功率密度TVS器件的制造方法步骤K 的状态示意图。
图12是本发明的小型化高功率密度TVS器件的制造方法步骤L 的状态示意图。
图13是本发明的小型化高功率密度TVS器件的制造方法步骤M 的状态示意图。
图14是本发明的小型化高功率密度TVS器件的制造方法步骤N 的状态示意图。
图15是本发明的小型化高功率密度TVS器件的制造方法步骤O 的状态示意图。
图16是本发明的小型化高功率密度TVS器件的制造方法步骤P 的状态示意图。
图17是本发明的小型化高功率密度TVS器件的制造方法步骤Q 的状态示意图。
图18是本发明的小型化高功率密度TVS器件的制造方法步骤R 的状态示意图。
图19是本发明的小型化高功率密度TVS器件的制造方法步骤S 的状态示意图。
图20是本发明的小型化高功率密度TVS器件的制造方法步骤T 的状态示意图。
图21是本发明的小型化高功率密度TVS器件结构示意图。
图中01和02为TVS芯片，0102为键合面，03为锡焊，04和 05为框架，11和21为氧化膜，12和22为N型掺杂区域，13和23 为P型掺杂区域，14和24为金属凸台。
具体实施方式
下面结合附图和实施例对本发明进行进一步的说明。
如图1-20所示：
步骤A：在P型双面抛光硅衬底片上，正面和背面同时生长薄氧化层并去除，用于去除表面应力及沾污；双面抛光的P型衬底，电阻率0.0765Ω·cm，2000目抛光的厚度为20μm，剩余衬底总厚度为 200μm，生长的氧化层厚度范围是0.03μm；
步骤B：在P型硅衬底片上，正面和背面同时生长厚氧化层，用于后续掩模；生长的氧化层厚度范围是2μm；
步骤C：芯片正面用光刻胶掩模开出N型掺杂区域窗口；
步骤D：芯片背面用光刻胶掩膜开出N型掺杂区域窗口；
步骤E：使用湿法刻蚀的方法去除芯片正反面掺杂区域窗口内的氧化层；
步骤F：采用扩散或离子注入进行掺杂的N型元素掺杂；芯片正反面N型掺杂的电阻率控制在0.0318Ω·cm；
步骤G：芯片正面用光刻胶掩模开出P型掺杂区域窗口；
步骤H：芯片背面用光刻胶掩膜开出P型掺杂区域窗口；
步骤I：同时去除芯片正反面掺杂区域窗口内的氧化层；
步骤J：采用扩散或离子注入进行掺杂的N型或P型元素掺杂；芯片正反面P型掺杂的浓度是1×1020cm-3；
步骤K：在SiC炉中进行高温推阱；高温推阱的温度控制在 1250℃，推结时间380min；
步骤L：用光刻胶掩膜，打开正面接触孔区域窗口；
步骤M：湿法刻蚀去除正面窗口及芯片反面的氧化层；
步骤N：芯片反面表面活化处理；芯片反面的活化需要Ar气等离子体处理30min，表面产生大量的OH团；
步骤O：预键合，芯片02反转，芯片01和芯片02实现晶向对准、加热、抽真空，完成两芯片的预键合；芯片01和芯片02必须沿 <111>晶向对准，加热温度控制在400℃，压强控制在1.3Mpa；
步骤P：预键合后芯片必须在真空N2环境中静置24小时,N2环境下高温退火，温度控制在900度，时间控制在8小时；
步骤Q：键合芯片正反面金属化；键合芯片采用冷蒸工艺实现，温度控制在180℃,蒸发时间6小时；
步骤R：固定框架，凸台上点锡膏；
步骤S：固定芯片到框架；
步骤T：固定另一个框架到芯片；
步骤U：过回流焊炉；
步骤V：塑封；
步骤W：切筋成型。
如图21所示，本发明的小型化高功率密度TVS器件，包括两个完全相同的TVS芯片01、02，且该两个芯片按照轴对称且晶向对准的方式键合在一起，上下两面金属化且通过锡03连接固定框架04、 05；TVS芯片为P型或N型双面抛光硅衬底片，其正面和反面经氧化处理且均有N型和P型掺杂区域，正面的氧化膜保留且开有接触孔，接触孔内金属化处理，反面的氧化膜去除且经表面活化处理。
以上已将本发明做详细说明，但以上所述，仅为本发明的较好的实施例，不应当限定本发明实施的范围。即，凡是根据本发明申请范围所作的等效变化与修饰等，都应仍然属于本发明的专利涵盖范围内。
Claims (10)
1.一种高功率密度TVS器件，其特征在于，包括两个完全相同的TVS芯片，且该两个芯片按照轴对称且晶向对准的方式键合在一起，键合后芯片上下两面金属化且通过锡焊连接固定框架。
2.根据权利要求1所述的高功率密度TVS器件，其特征在于，所述TVS芯片为P型或N型双面抛光硅衬底片，其正面和反面经氧化处理且均有N型和P型掺杂区域，正面的氧化膜保留且开有接触孔，便于后续接触孔内金属化处理，反面的氧化膜去除且经表面活化处理。
3.根据权利要求1或2所述的高功率密度TVS器件的制造方法，其特征在于，包括：
步骤A：在P型或N型双面抛光硅衬底片上，正面和背面同时生长薄氧化层并去除，用于去除表面应力及沾污；
步骤B：在P型或N型硅衬底片上，正面和背面同时生长厚氧化层，用于后续掩模；
步骤C：芯片正面用光刻胶掩模开出N型或P型掺杂区域窗口；
步骤D：芯片背面用光刻胶掩膜开出N型或P型掺杂区域窗口；
步骤E：去除芯片正反面掺杂区域窗口内的氧化层；
步骤F：采用扩散或离子注入进行掺杂的N型或P型元素掺杂；
步骤G：芯片正面用光刻胶掩模开出P型或N型掺杂区域窗口；
步骤H：芯片背面用光刻胶掩膜开出P型或N掺杂区域窗口；
步骤I：同时去除芯片正反面掺杂区域窗口内的氧化层；
步骤J：采用扩散或离子注入进行掺杂的N型或P型元素掺杂；
步骤K：在SiC炉中进行高温推阱；
步骤L：用光刻胶掩膜，打开正面接触孔区域窗口；
步骤M：湿法刻蚀去除正面窗口及芯片反面的氧化层；
步骤N：芯片反面表面活化处理；
步骤O：预键合，芯片02反转，芯片01和芯片02实现晶向对准、加热、抽真空，完成两芯片的预键合；
步骤P：室温下真空环境静置24h，然后高温退火固化；
步骤Q：键合芯片正反面金属化；
步骤R：固定框架，凸台上点锡膏；
步骤S：固定芯片到框架；
步骤T：固定另一个框架到芯片；
步骤U：过回流焊炉；
步骤V：塑封；
步骤W：切筋成型。
4.根据权利要求3所述的高功率密度TVS器件的制造方法，其特征在于，步骤A中，P型衬底或N型衬底电阻率根据器件的工作电压进行选择，双面抛光硅片，要求CMP开始采用粗抛，后面细抛，采用2000目的磨具，细模厚度控制在20μm—40μm，这样保证抛光面的平整程度，平整度是影响后续键合质量的关键，生长的牺牲氧化层厚度范围是0.01～0.05μm，消除研磨中产生的机械应力。
5.根据权利要求3所述的高功率密度TVS器件的制造方法，其特征在于，步骤B中，厚氧化层的厚度控制在1μm-2.5μm。
6.根据权利要求3所述的高功率密度TVS器件的制造方法，其特征在于，步骤K中，高温推阱的温度控制在1150℃以上，推结的时间根据TVS实际的浪涌能力和击穿电压要求进行设定。
7.根据权利要求3所述的高功率密度TVS器件的制造方法，其特征在于，步骤N中，芯片反面的活化需要Ar气等离子体处理，处理时间控制在10-30min，促使硅表面产生大量的OH团。
8.根据权利要求3所述的高功率密度TVS器件的制造方法，其特征在于，步骤O中，两芯片必须沿晶向对准，加热温度控制在300-400℃，压强控制在1.3Mpa—2Mpa。
9.根据权利要求3所述的高功率密度TVS器件的制造方法，其特征在于，步骤P中，预键合后芯片必须在真空环境中静置24小时以上，N2环境下高温退火，温度控制在800-1000℃，时间控制在8-10小时，期间硅界面化学键重组，键合更稳定。
10.根据权利要求3所述的高功率密度TVS器件的制造方法，其特征在于，步骤Q中，键合芯片采用冷蒸工艺实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711108346.3A CN108878270A (zh) | 2017-11-09 | 2017-11-09 | 一种高功率密度tvs器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711108346.3A CN108878270A (zh) | 2017-11-09 | 2017-11-09 | 一种高功率密度tvs器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108878270A true CN108878270A (zh) | 2018-11-23 |
Family
ID=64325756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711108346.3A Pending CN108878270A (zh) | 2017-11-09 | 2017-11-09 | 一种高功率密度tvs器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108878270A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1086926A (zh) * | 1992-11-10 | 1994-05-18 | 东南大学 | 硅片直接键合方法 |
| US20050006731A1 (en) * | 2003-07-10 | 2005-01-13 | General Semiconductor, Inc. | Surface mount multichip devices |
| TW200642048A (en) * | 2005-05-19 | 2006-12-01 | Concord Semiconductor Corp | Package structure of bipolar transient voltage suppressor |
| CN201181701Y (zh) * | 2008-04-18 | 2009-01-14 | 苏州固锝电子股份有限公司 | 轴向多晶粒柔性焊接的瞬态电压抑制器 |
| CN101916786A (zh) * | 2010-06-22 | 2010-12-15 | 南通明芯微电子有限公司 | 一种大功率平面结双向tvs二极管芯片及其生产方法 |
| CN102610657A (zh) * | 2011-01-20 | 2012-07-25 | 上海华虹Nec电子有限公司 | 钳位二极管结构及其制备方法 |
| US20160240510A1 (en) * | 2015-02-17 | 2016-08-18 | Sfi Electronics Technology Inc. | Multi-function miniaturized surface-mount device and process for producing the same |
| US20160293592A1 (en) * | 2015-03-31 | 2016-10-06 | Vishay General Semiconductor Llc | Thin bi-directional transient voltage suppressor (tvs) or zener diode |
| US20170207214A1 (en) * | 2015-03-09 | 2017-07-20 | Monolithic 3D Inc. | 3d semiconductor device and structure |
| CN207602520U (zh) * | 2017-11-09 | 2018-07-10 | 上海长园维安微电子有限公司 | 一种高功率密度tvs器件 |
-
2017
- 2017-11-09 CN CN201711108346.3A patent/CN108878270A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1086926A (zh) * | 1992-11-10 | 1994-05-18 | 东南大学 | 硅片直接键合方法 |
| US20050006731A1 (en) * | 2003-07-10 | 2005-01-13 | General Semiconductor, Inc. | Surface mount multichip devices |
| TW200642048A (en) * | 2005-05-19 | 2006-12-01 | Concord Semiconductor Corp | Package structure of bipolar transient voltage suppressor |
| CN201181701Y (zh) * | 2008-04-18 | 2009-01-14 | 苏州固锝电子股份有限公司 | 轴向多晶粒柔性焊接的瞬态电压抑制器 |
| CN101916786A (zh) * | 2010-06-22 | 2010-12-15 | 南通明芯微电子有限公司 | 一种大功率平面结双向tvs二极管芯片及其生产方法 |
| CN102610657A (zh) * | 2011-01-20 | 2012-07-25 | 上海华虹Nec电子有限公司 | 钳位二极管结构及其制备方法 |
| US20160240510A1 (en) * | 2015-02-17 | 2016-08-18 | Sfi Electronics Technology Inc. | Multi-function miniaturized surface-mount device and process for producing the same |
| US20170207214A1 (en) * | 2015-03-09 | 2017-07-20 | Monolithic 3D Inc. | 3d semiconductor device and structure |
| US20160293592A1 (en) * | 2015-03-31 | 2016-10-06 | Vishay General Semiconductor Llc | Thin bi-directional transient voltage suppressor (tvs) or zener diode |
| CN207602520U (zh) * | 2017-11-09 | 2018-07-10 | 上海长园维安微电子有限公司 | 一种高功率密度tvs器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207602520U (zh) | 一种高功率密度tvs器件 | |
| US9818615B2 (en) | Systems and methods for bidirectional device fabrication | |
| JP6179530B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP2018526835A (ja) | 局部バックコンタクト太陽電池の製造方法 | |
| JPWO2005074033A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| US11637016B2 (en) | Systems and methods for bidirectional device fabrication | |
| CN106409649B (zh) | 一种多层soi材料及其制备方法 | |
| CN105845582A (zh) | 一种igbt封装用陶瓷基板的制备方法 | |
| JP2010278160A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| TW201546875A (zh) | 貼合式晶圓的製造方法 | |
| CN107564805A (zh) | 一种超薄碳化硅芯片的制作方法 | |
| CN104966760A (zh) | 一种太阳能电池生产工艺 | |
| CN107534064A (zh) | 太阳能电池钝化层 | |
| JP2011253906A (ja) | 貼り合わせウェーハの製造方法 | |
| WO2018061523A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| CN108878270A (zh) | 一种高功率密度tvs器件及其制造方法 | |
| JP5292810B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
| CN108470778A (zh) | 太阳能电池钝化膜与背面钝化太阳能电池及其制备方法 | |
| JP5644670B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP5339785B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2011238846A (ja) | 太陽電池セルの製造方法 | |
| JP5710429B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP3864886B2 (ja) | Ｓｏｉウエーハ | |
| CN204045615U (zh) | 一种蓝宝石绝缘层上覆硅衬底 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001 Applicant after: Shanghai Wei'an Semiconductor Co.,Ltd. Address before: 201202 Shanghai city Pudong New Area Town Road No. 1001 to seven Shiwan Building 2 Applicant before: SHANGHAI CHANGYUAN WAYON MICROELECTRONICS Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181123 |
|
| WD01 | Invention patent application deemed withdrawn after publication |