JPS63128656A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS63128656A
JPS63128656A JP61274639A JP27463986A JPS63128656A JP S63128656 A JPS63128656 A JP S63128656A JP 61274639 A JP61274639 A JP 61274639A JP 27463986 A JP27463986 A JP 27463986A JP S63128656 A JPS63128656 A JP S63128656A
Authority
JP
Japan
Prior art keywords
detection resistor
current
resistance
conductive path
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61274639A
Other languages
English (en)
Inventor
Hisashi Shimizu
清水 永
Katsumi Okawa
克実 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61274639A priority Critical patent/JPS63128656A/ja
Publication of JPS63128656A publication Critical patent/JPS63128656A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (り産業上の利用分野 本発明は混成集積回路に関し、特に銅箔から成る低抵抗
値の検出抵抗を用いて電流検出を行う混成集積回路の改
良に関する。
(ロ)従来の技術 従来、電流検出を行う手段の1つとしてブリッジ回路が
ある。この電流検出用のブリッジ回路は周知の如く、ブ
リッジの平衡条件を利用して電流検出を行うものであり
、その回路について簡単に説明すると(第8図参照)、
電流検出用の抵抗R、(21)にある電流1.が流れて
いるとする。この電流1.の最大値が抵抗Re(21)
に流れたときにブリッジが平衡となる様に各抵抗R+(
22) 、 R1(23) 、 R5(25) 、 R
a(24)を設定する。このブリッジ回路の抵抗R,(
21)に電流工。の最大値以下の電流が流れたとすると
コンパレータ(26)から「L」レベルの信号が出力さ
れ、抵抗R,(21)に電流1.の最大値以上の電流が
流れたとするとコンパレータ(26)への入力の電圧が
逆転しrH,レベルの信号が出力され電流1.を遮断し
回路を保護する。
この様なブリッジ回路は特開昭53−97470号公報
に記載きれている。
上述のブリッジ回路を厚膜ICに用いた場合、電流1.
を検出する抵抗R0の抵抗体にNiメッキが主として用
いられた。しかしながら、Niメッキは溶断電流が小さ
いので小さい電流の検出は行えるが、大電流の検出を行
う際には溶断電流を大とするために抵抗体面積を大きく
するか、あるいは厚みを厚くしなければならないので、
基板実装面積の縮小、メッキ処理時間が長くないという
問題があり、例えば4OAという大電流を検出するのは
略不可能とされていた。
新出の問題を解消するために、電流検出抵抗R0の抵抗
体に溶断電流の大きい銅箔あるいはAgペーストを用い
ることにより解消することができる。
(ハ)発明が解決しようとする問題点 溶断電流の大きいAgペーストあるいは銅箔を用いるこ
とで大電流を検出することは可能である。
確しかに銅箔の比抵抗が0.5mΩ、Agペーストの比
抵抗37mΩと小きいので大量流を流すことができる。
しかしながら、Agペーストはペースト材にAgの粉末
を混入しスクリーン印刷等の印刷により形成するために
抵抗面積が大きくなる問題点があった。また銅箔をプリ
ント基板上に形成し大を流を流すと熱によりプリント基
板が変形する問題点があった。更に銅箔はエツチング時
のサイドエツチング及び圧延工程での厚みのバラツキに
より一定した抵抗が得られないので従来検出抵抗として
用いられなかった。
し)問題点を解決するための手段 本発明は上述した問題点に鑑みて成されたものであり、
第1図及び第2図に示す如く、金属基板(1)上に形成
された絶縁薄層(5)上に導電路(2)を形成し、その
導電路(2)上に固着されたパワー半導体素子(3)の
近傍の導電路(2)の一部を電流検出用の検出抵抗(4
)として用い、その検出抵抗(4)の近傍にトリミング
手段(16)を設けて検出抵抗(4)の抵抗の微調整を
行い解決する。
(ホ)作用 本発明に依れば、金属基板(1)上の絶縁薄M(5)上
に形成された導電路(2)から成る電流検出用の検出抵
抗(4)の近傍にトリミング手段(16)を設けること
により、低抵抗の銅箔から成る検出抵抗(4)の抵抗を
微調整することができる。また検出抵抗(4)に大電流
を流すことができ、検出抵抗(4)が大電流により発熱
したとしても十分な放熱が行えると共に基板の変形が生
じない。
(へ)実施例 以下に第1図乃至第6図に基づいて本発明の一実施例を
詳細に説明する。
第1図及び第2図に示す如く、本発明の混成集積回路は
金属基板(1)と、金属基板(1)上に形成された絶縁
薄層(5)と、絶縁薄層(5)上に形成された導電路(
2)と、導電路(2)上に固着されたパワー半導体素子
(3)と、パワー半導体素子(3)の近傍に形成された
導電路(2)の一部分を用いた検出抵抗R0(4)と、
検出抵抗Re(4)の近傍に形成されたトリミング手段
(16)とから構成される。
金属基板(1)はアルミニウム基板が用いられ、その表
面は陽極酸化により酸化アルミニウム膜が形成される。
酸化アルミニウム膜が形成された金属基板(1)の−主
面にはエポキシ樹脂あるいはポリイミド樹脂等の樹脂で
絶縁薄層(5)が形成される。ここでは酸化アルミニウ
ム膜を形成したが金属基板(1)上に直接ポリイミド樹
脂等の絶縁薄層(5)を形成することも可能である。
導電路(2)は金属基板(1)上の絶縁薄層(5)を介
して厚さ35μの銅箔が貼着され、ブリッジ回路をmむ
様な所定のパターンにエツチング形成きれた後、ボンデ
ィングを行う部分にNiメッキが施される。
導電路(2)上にはパワー半導体素子(3)や他の回路
素子例えばチップ抵抗、チップコンデンサー、モノリシ
ックIC等が固着形成され、ブリッジ回路を構成する導
電路(2)上には抵抗R+(6)、Rt(7) 、 R
n(g) 、 R4(9) 、ダイオード(10)及び
集積IC(コンパレータ) (11)が固着形成される
。抵抗Rt、Rt、Rs、R4は抵抗ペーストのスクリ
ーン印刷で形成され、ダイオード(10)はチップ部品
が用いられ、ブリッジ回路を構成する如く、近傍の導電
路(2)上に超音波ボンディング等でボンディング接続
される。
ここでニブリッジ回路の構成を具体的に説明すると、第
3図の如く、検出抵抗R6(4)と、検出抵抗R@(4
)と直列に接続された第3の抵抗R,(8)と、第1の
抵抗R,(6)と、第2の抵抗R1(7)と、第2の抵
抗R,(7)と直列に接続されたダイオードD (10
)と、第4の抵抗R4(9)と、第1及び第2の抵抗R
1(6) 、 R1(7)の接続点と第3及び第4の抵
抗R5(8) 、 Ra(9)の接続点とに接続された
コンパレータ(11)とから構成され、コンパレータか
ら「L」レベルの信号が出力されたとき、パワー半導体
素子(3)に検出抵抗R,(4)を介して流れる大電流
を遮断制御する制御回路が構成される。
ここで第5図は金属基板(アルミニウム)とプリント基
板上に導体を形成した際の導体幅と溶断電流との関係を
表わす特性図であり、今、厚さ35μ、導体幅1mmの
ときの溶断電流について見てみると金属基板の溶断電流
が約47Aに対しプリント基板の溶断電流は約12Aで
ある。プリント基板は放熱性が悪<3OA以上の大電流
を流す導体を形成するには厚みと幅を大きく形成しなけ
ればならずたとえ形成したとしても大電流を流すことに
よりその熱によっ℃基板が変形する。それに対して本発
明は放熱良好な金属基板(1)上に導電路(2)を形成
し、その導電路(2)の一部分を検出抵抗R,(4)に
用いるため約40Aの大電流を流し発熱したとしても即
座に熱が放出きれる。
即ち、本発明の特徴は大電流を流し得る導電路(2)の
一部分を検出抵抗R,(4)として用い且つその検出抵
抗R6(4)の近傍にトリミング手段(16)を設ける
ところにある。
検出抵抗Re(4)は第1図からも明らかな如く、パワ
ー半導体素子(3)の近傍の導電路(2)の点a−b間
が用いられ、検出抵抗R6(4)の近傍には電流検出を
行うためのブリッジ回路が形成される。更に検出抵抗R
1(4)の近傍には検出抵抗R6(4)の抵抗を調整す
るためのトリミング手段(16)が設けられる。
トリミング手段(16)は検出抵抗R6(4)の抵抗を
微調整できる形状であればその形状は任意であり、ここ
では検出抵抗R,(4)の端部にカギ状の突出部(12
)を設け、そのカギ状の突出部(12)と検出抵抗Re
(4)とをNiメッキで接続し、そのNiメッキ(13
)を所定の長さにレーザトリミングすることにより検出
抵抗R,(4)の抵抗が微調整される。
即ち、Niメッキ(13)で接続された部分の検出抵抗
RO(4>の内部抵抗は幅が広い為に略無視できる超低
抵抗となり、検出抵抗R6(4)全体の抵抗はNiメッ
キ(13)で接続された距離、即ち、突出部(12)!
、の任意点!Xから点aまでの内部抵抗と任意点f/、
Xから点すまでの超低抵抗値の内部抵抗の和である。従
って検出抵抗R6(4)の突出部(12)j!tにおけ
る任意点lxを変化させることで検出抵抗Rゆ(4)の
抵抗を調整することができる。即ち、Niメッキ(13
)のトリミ゛ングスリット(14)の距離で任意点lx
が定まり点aから任意点1xまでの距離の内部抵抗が検
出抵抗R6(4)の抵抗値となり微調整が行える。
例えば第5図に示す如く、厚みが35μ、幅2m1長さ
15+1111の検出抵抗R6(4)の内部抵抗が7■
Ωであり、トリミング手段(16)となる突出部(12
)の長さが5■Ωで、突出部(12)と検出抵抗R@(
4)間にNiメッキ(13)が設けられているとする。
このNiメッキを今、長き約21TIIIでトリミング
すると突出部(12>i、における任意点lxが変化す
る。即ち、検出抵抗R,(4)の長さが長くなり抵抗値
を7.7■Ωに調整することができる。即ち、トリミン
グ距離を長くすれば検出抵抗R1(4)の抵抗を大きく
することができる。
また第6図の如く、トリミング手段(16)となる突出
部(12)を検出抵抗R6(4)の点aまで延在させる
ことで0■Ωから検出抵抗R,(4)の抵抗を調整する
ことができる。
他の実施例として第7図に示す如く、トリミング手段(
16)のNiメッキに代ってワイヤ(15)を用いて突
出部(12)の所定の位置と検出抵抗R1(4)とをボ
ンディング接続して任意点lxを変化させて検出抵抗R
6(4)の抵抗を調整することができる。
(ト)発明の効果 以上に詳述した如く、本発明に依れば金属基板に形成さ
れた導電路の一部分を電流検出抵抗として用いることに
より、大電流の検出を行うことができる。またパワー半
導体素子に流れる大電流を直接検出することができパワ
ー半導体素子の破壊を防止することができる。
更に本発明は大電流を流しても金属基板によって十分熱
が放熱され基板の変形は全く生じ無い。
更に本発明は検出抵抗の端部に突出部を設けることで従
来行えなかった銅箔の抵抗の微調整が行え電流検出を行
うためのブリッジ回路が容易に形成することができる。
【図面の簡単な説明】
第1図は本発明の実施例を示す平面図、第2図は第1図
のIF−IF断面図、第3図は本発明に用いるブリッジ
回路図、第4図は導体幅と溶断電流に関する特性図、第
5図及び第6図は検出抵抗の要部拡大平面図、第7図は
他の実施例を示す平面図、第8図は従来のブリッジ回路
図である。 (1)・・・金属基板、 (2)・・・導電路、 (3
)・・・パワー半導体素子、 (4)・・・検出抵抗、
 (5)・・・絶縁薄層、 (6)(7)(8)(9)
・・・第1.第2.第3.第4の抵抗、(10)・・・
ダイオード、(11)・・・コンパレータ、  (12
)・・・突出部、  (13)・・・Niメッキ、(1
4)・・・スリット、 (15)・・・ワイヤ、 (1
6)・・・トリミング手段。 第2図 第3図 第4図 瘍 コ迦トイオ(Ii組mm) 第5図 第6図 第8図

Claims (1)

    【特許請求の範囲】
  1. (1)良熱伝導性の金属基板と、前記金属基板上に設け
    られた絶縁薄層と、前記絶縁薄層上に銅箔より形成され
    た所望形状の導電路と、前記導電路上に固着され負荷へ
    の電源の供給を制御するためのパワー半導体素子と、前
    記導電路のうち前記パワー半導体素子の近傍に延在され
    た前記導電路の一部を用いて形成した低抵抗値の検出抵
    抗と、前記検出抵抗の近傍にトリミング手段とを備えた
    ことを特徴とする混成集積回路。
JP61274639A 1986-11-18 1986-11-18 混成集積回路 Pending JPS63128656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61274639A JPS63128656A (ja) 1986-11-18 1986-11-18 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61274639A JPS63128656A (ja) 1986-11-18 1986-11-18 混成集積回路

Publications (1)

Publication Number Publication Date
JPS63128656A true JPS63128656A (ja) 1988-06-01

Family

ID=17544504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61274639A Pending JPS63128656A (ja) 1986-11-18 1986-11-18 混成集積回路

Country Status (1)

Country Link
JP (1) JPS63128656A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984031A (en) * 1987-05-02 1991-01-08 Telefunken Electronic Gmbh Integrated circuit arrangement
JPH04162489A (ja) * 1990-10-24 1992-06-05 Sanyo Electric Co Ltd 混成集積回路
JPH04162488A (ja) * 1990-10-24 1992-06-05 Sanyo Electric Co Ltd 混成集積回路
JP2012028511A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5875306A (ja) * 1981-10-29 1983-05-07 Nec Corp 集積回路
JPS5994441A (ja) * 1982-11-19 1984-05-31 Nippon Denso Co Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5875306A (ja) * 1981-10-29 1983-05-07 Nec Corp 集積回路
JPS5994441A (ja) * 1982-11-19 1984-05-31 Nippon Denso Co Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984031A (en) * 1987-05-02 1991-01-08 Telefunken Electronic Gmbh Integrated circuit arrangement
JPH04162489A (ja) * 1990-10-24 1992-06-05 Sanyo Electric Co Ltd 混成集積回路
JPH04162488A (ja) * 1990-10-24 1992-06-05 Sanyo Electric Co Ltd 混成集積回路
JP2012028511A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔

Similar Documents

Publication Publication Date Title
US6489881B1 (en) High current sense resistor and process for its manufacture
JPH09210802A (ja) 表面実装用温度検出素子
US5469131A (en) Hybrid integrated circuit device
JP3758331B2 (ja) 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置
JPS63128656A (ja) 混成集積回路
JPH07191059A (ja) 電流検出器
JP2562652B2 (ja) インバータパワーicの保護回路及びその保護回路を集積化した混成集積回路
JP2680684B2 (ja) 混成集積回路
JPS63127559A (ja) 混成集積回路
JP2989390B2 (ja) 混成集積回路装置
JP2846776B2 (ja) 混成集積回路装置
JP2975778B2 (ja) 混成集積回路装置
JPH033262A (ja) 半導体装置
JP3670593B2 (ja) 抵抗器を用いる電子部品及びその使用方法
JP2962945B2 (ja) 混成集積回路装置
JP3203157B2 (ja) 混成集積回路装置
JP2869261B2 (ja) 混成集積回路装置
JPS63128657A (ja) 混成集積回路
JPS63128267A (ja) 電流検出用ブリツジ回路
JP2500773Y2 (ja) 半導体装置
TWI249750B (en) Thick film thermistor chip and the manufacturing method thereof
JPH0727649Y2 (ja) 放熱基板に取り付けられた抵抗体を備えた印刷配線板
JP3477002B2 (ja) 半導体装置
JPH06260730A (ja) プリント配線基板
JP2902871B2 (ja) 混成集積回路装置