JP2989390B2 - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JP2989390B2
JP2989390B2 JP4258379A JP25837992A JP2989390B2 JP 2989390 B2 JP2989390 B2 JP 2989390B2 JP 4258379 A JP4258379 A JP 4258379A JP 25837992 A JP25837992 A JP 25837992A JP 2989390 B2 JP2989390 B2 JP 2989390B2
Authority
JP
Japan
Prior art keywords
resistor
resistance
integrated circuit
current
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4258379A
Other languages
English (en)
Other versions
JPH06109772A (ja
Inventor
良一 高橋
優助 五十嵐
克実 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP4258379A priority Critical patent/JP2989390B2/ja
Priority to KR1019930016750A priority patent/KR100223504B1/ko
Priority to US08/114,329 priority patent/US5469131A/en
Publication of JPH06109772A publication Critical patent/JPH06109772A/ja
Application granted granted Critical
Publication of JP2989390B2 publication Critical patent/JP2989390B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は混成集積回路装置に関
し、特に抵抗温度係数が極めて低い合金材よりなる抵抗
体部品を混成集積回路基板上にフェイスダウン接続する
混成集積回路装置に関する。
【0002】
【従来の技術】従来、電流検出を行う手段の1としてブ
リッジ回路がある。この電流検出用のブリッジ回路は周
知の如く、ブリッジの平衡条件を利用して電流検出を行
うものであり、その回路について簡単に説明すると(図
4参照)、電流検出用の抵抗R 0(21)にある電流I0
が流れているとする。この電流I0の最大値が抵抗R
0(21)に流れたときにブリッジが平衡となる様に各
抵抗R1(22),R2(23),R3(25),R4(2
4)を設定する。このブリッジ回路の抵抗R0(21)
に電流I0の最大値以下の電流が流れたとするとコンパ
レータ(26)から「L」レベルの信号が出力され、抵
抗R0(21)に電流I0の最大値以上の電流が流れたと
するとコンパレータ(26)への入力の電圧が逆転し
「H」レベルの信号が出力され電流I0を遮断し回路を
保護する。
【0003】この様なブリッジ回路は特開昭53−97
470号公報に記載されている。上述のブリッジ回路を
混成集積回路基板上に搭載形成した場合、電流I0を検
出する電流検出抵抗R0の抵抗体としては、Niメッキ
抵抗が主として用いられている。しかしながら、Niメ
ッキは溶断電流が小さいので小さい電流の検出は行える
が大電流の検出を行う際には溶断電流を大とするために
抵抗体面積を大きくするかあるいは厚みを厚くしなけれ
ばならないので、基板実装面積の縮小、メッキ処理時間
が長くなるという問題があり、例えば40Aという大電
流を検出するのは略不可能とされていた。
【0004】斯上の問題を解消するために電流検出抵抗
0の抵抗体溶断電流の大きい銅箔あるいはAgペース
トを用いることにより解消することができる。
【0005】
【発明が解決しようとする課題】溶断電流の大きいAg
ペーストあるいは銅箔を用いることで大電流を検出する
ことは可能である。確かに銅箔の比抵抗が0.5mΩ,
Agペーストの比抵抗37mΩと小さいので大電流を流
すことができる。しかしながら、Agペーストはペース
ト材にAgの粉末を混入しスクリーン印刷等により形成
するために抵抗面積が大きくなる問題があり、更に銅箔
をプリント基板上に形成し大電流を流すと熱によりプリ
ント基板が変形する問題点があった。
【0006】また銅箔はエッチング時のサイドエッチン
グ及び銅箔の圧延工程での厚みのバラツキにより一定し
た抵抗が得られないので検出抵抗として用いることがで
きない問題点がある。更に銅箔及びAgペーストのTC
R(抵抗温度係数)が3800±200ppm及び21
50±150ppmと非常に高いので基板温度の変化に
対して抵抗のバラツキが極めて大きいため電流を正確に
検出することが行えない問題がある。かかる問題を解決
するためには別途温度補正用の補正回路が必要となり、
電流検出回路が複雑となる新たな問題が発生する。
【0007】更に、銅箔を検出抵抗として用いる場合に
は、トリミング調整が困難であり、精度の優れた検出抵
抗を提供することが困難である。この発明は、上述した
課題に鑑みて為されたもので、この発明の目的は、抵抗
トリミング調整が容易で且つ温度変化に対しても極めて
安定した電流検出ができる抵抗体部品を容易に実装した
混成集積回路装置を提供することを目的とする。
【0008】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路装
置は、金属基板上に絶縁樹脂層を介して銅箔により形成
された所望形状の導電路に電流検出用抵抗素子を含む複
数の回路素子が接続された混成集積回路装置の電流検出
用抵抗素子は、金属片の一主面上に絶縁樹脂膜を介して
抵抗温度係数が約1ppm〜500ppmの合金材より
なる所望形状の抵抗パターンが形成され、その抵抗パタ
ーンの延長線上に少なくとも2以上の電流用および電圧
検出用のパッドを有した抵抗体部品であって、その抵抗
体部品を基板上に表面実装し、抵抗体部品を熱伝導性の
良好な絶縁性樹脂で被覆したことを特徴としている。
【0009】
【作用】以上のように構成される混成集積回路装置にお
いては、電流検出用抵抗体が部品となっているために、
抵抗体のトリミング調整を精度よく調整することができ
る。また、抵抗体部品に形成される抵抗パターンは抵抗
温度係数が約1ppm〜500ppmという極めて低い
合金材により形成されるために、温度変化に対して抵抗
値の変動がなく安定した電流検出を行うことができる。
【0010】さらに、抵抗体部品が導電路上に半田等の
ろう材を介してフェイスダウン実装されるために両者の
接続による信頼性を低下させることなく容易に接続実装
することができる。さらに、抵抗体部品が熱伝導性の優
れた樹脂で被覆されているため、フェイスダウン実装で
あっても、抵抗体部品に発生する熱を放散することがで
きる。
【0011】
【実施例】以下に、図1に示した実施例に基づいて、本
発明の混成集積回路装置について詳述する。本発明の混
成集積回路装置は、図1に示す如く、金属基板(1)
と、その基板(1)上に貼着された絶縁樹脂層(2)
と、その樹脂層(2)上に形成された所望形状の導電路
(3)と、その導電路(3)に接続されたパワー半導体
素子(4)と、そのパワー半導体素子(4)に流れる電
流を検出する電流検出抵抗素子(5)とから構成され
る。
【0012】金属基板(1)はアルミニウム、銅等の基
板が用いられ、この実施例においては、アルミニウム基
板が用いられている。このアルミニウム基板の表面に
は、図示されないが、酸化アルミニウム膜が形成されて
いる。尚、この酸化膜は形成しなくとも別に支障はな
い。この金属基板(1)の一主面上にエポキシ樹脂ある
いはポリイミド樹脂と銅箔とが一体化されたクラッド材
をホットプレス等の加圧手段を用いて貼着する。そし
て、銅箔を所望形状にエッチングし所望形状の導電路
(3)が形成される。この実施例で形成される導電路
(3)は図1からでは明らかにされないが、図2に示す
インバータ回路が形成されている。
【0013】ところで、このインバータ回路は、インバ
ータ回路の負荷となるモータMの回転速度、回転方向等
のデータDIN並びに後述する過電流検出回路の信号を入
力してインバータ制御信号を生成する制御回路(11)
と、この制御回路(11)の信号出力および過電流検出
回路の信号入力のためのバッファ(12)と、インバー
タ回路を形成するスイッチング素子Q11〜Q16と、この
スイッチング素子Q11〜Q16をオン・オフ制御するドラ
イバ(13)と、慣流ダイオードD11〜D16と、電流検
出抵抗R0と、その抵抗R0の両端に接続された過電流検
出回路(14)とから構成される。
【0014】その動作について簡単に説明する。マイク
ロコンピュータあるいはDSPにより構成される制御回
路(11)はD INとして入力される回転速度設定信号に
応じた周波数であって、それぞれ120度の位相差を有
する3つのパルス幅化正弦波とこのパルス幅化正弦波に
対してそれぞれ180度位相が遅れた3つのパルスを生
成する。
【0015】それぞれ120度の位相差を有する3つの
パルス幅化正弦波はバッファ(12)、ホトカプラPC
11〜PCinおよびドライバ(13)を介してインバータ
回路を形成する上側アームのスイッチング素子Q11,Q
13,Q15の制御電極に入力され、これらをオン・オフ制
御する。また、このパルス幅化正弦波に対してそれぞれ
180度位相が遅れたパルスは同様に下側アームのスイ
ッチング素子Q12,Q 14,Q16をオン・オフ制御する。
【0016】従って、それぞれ120度の位相差を有す
る3つのパルス幅化正弦波とこのパルス幅化正弦波に対
してそれぞれ180度位相が遅れた3つのパルスにより
オン・オフ制御されるインバータ回路の出力端子、即ち
スイッチング素子Q11とQ12、スイッチング素子Q13
14、スイッチング素子Q15、Q16の接続点には3相の
パルス幅化正弦波電圧が得られ、モータMに流れる負荷
電流は正弦波に近似したものとなる。
【0017】モータの過負荷、直列スイッチング素子の
同時導通、その他に起因する過電流は抵抗R0および過
電流検出回路(14)により検出され、ホトカプラPC
10、バッファ(12)を介して制御回路(11)に入力
される。制御回路(11)はこの過電流検出信号に基づ
いて一定期間パルス出力を停止する等の保護動作を行
う。
【0018】上記インバータ回路のスイッチング素子と
しては、例えばパワートランジスタ、パワーMOSある
いはIGBT等の半導体素子(4)が用いられる。その
半導体素子(4)は銅等のヒートシンク材(6)を介し
て導電路(3)上に半田等のろう材により固着され、そ
の周辺に延在された導電路(3)と半導体素子(4)と
がワイヤー線によって接続される。そして、その周辺に
は制御回路(11)、ドライバ(13)および過電流検
出回路(14)等を構成するためにトランジスタ、チッ
プ抵抗等の複数の回路素子(7)が搭載され、図2に示
すインバータ回路が構成される。
【0019】この発明の特徴とするところは、例えば上
記インバータ回路を構成するスイッチング素子に流れる
過電流を検出するための電流検出抵抗素子(5)にあ
る。即ち、電流検出用抵抗素子(5)を従来の如く、銅
箔又はNiメッキ、Agペースト等の金属箔あるいはメ
ッキでなく個別単体部品の抵抗体部品を用いるところに
ある。更に、述べると、この抵抗体部品(5)は図3に
示す如く、銅等の金属片の一主面上に所望の抵抗パター
ン(5A)が形成される。具体的に述べると、金属片
(5B)はその厚みが約0.5〜2mm厚で、長さが約
10〜15mmサイズの銅材が用いられ、その表面は銅
の酸化を防止するためにニッケルメッキ処理が施されて
いる。そして、その一主面上には接着剤付きのポリイミ
ド樹脂層(5C)を介して所望形状の抵抗パターン(5
A)が形成される。
【0020】この抵抗パターン(5A)を構成する導電
材料は過電流検出を温度変化に関係することなく安定し
た状態で行うために、温度係数が極めて低い金属材料が
用いられている。温度変化に関係することなく安定した
電流検出を行うためには、抵抗パターン(5A)の抵抗
温度係数を少なくとも1ppm〜500ppmの範囲内
の金属材料を用いることが好ましい。例えば、銅−ニッ
ケル合金でCu55%、Ni45%の合金の抵抗温度係
数は15ppmとなり、Cu58%、Ni42%の合金
の抵抗温度係数は略ゼロである。又、銅−マンガン合金
でCu50〜85%、Mn12〜30%、Ni2〜16
%の合金では抵抗温度係数は1ppmである。その他、
抵抗温度係数の低い合金としてはニッケル−クロム合金
がある。本実施例では、抵抗パターン(5A)の材料と
して、上記した銅−マンガン合金が用いられている。
【0021】金属片(5B)上に形成される抵抗パター
ン(5A)の抵抗値はパターン形状およびその膜厚によ
って所定の値に設定することができ、金属片(5B)の
サイズが5〜10mm×0.5〜2mm×10〜15m
mでは約1mΩ〜50mΩの抵抗値を有する抵抗パター
ン(5A)を金属片(5B)上に形成することができ
る。金属片(5B)の一主面全面には、ポリイミド樹脂
層を介して、所定の膜厚の上記した銅−マンガン合金が
貼着されており、その銅−マンガン合金を所望の形状に
エッチングすることで上記した抵抗値を有した抵抗パタ
ーン(5A)を形成することができる。
【0022】抵抗パターン(5A)が延在される所定位
置には、電流用パッド(5D)と電圧検出用パッド(5
E)がそれぞれ2個づつ形成される。そして、両パッド
(5D)(5E)は抵抗体部品(5)がフェイスダウン
接続されることから接続時の安定性を考慮して金属片
(5B)のコーナー部に形成されている。このようにし
て形成された個別部品である抵抗体部品(5)は、導電
路(3)上に、半田等のろう材により固着接続される。
即ち、抵抗体部品(5)の固着搭載領域内に延在された
パワー用導電路(3A)および小信号用導電路(3B)
の先端部のパッドと抵抗体部品(5)のパッド(5D)
(5E)とが当接するようにフェイスダウン固着する。
図1及び図2からでは明らかにされないが電流用パッド
(5D)および電圧検出用パッド(5E)上には両導電
路(3A)(3B)と接続するための半田バンプ電極が
形成されている。上述したように抵抗体部品(5)は導
電路(3A)(3B)上に半田によって接続されるため
に接続信頼性をあまり低下することがない。
【0023】ところで、抵抗体部品(5)は上述したよ
うに基板(1)上にフェイスダウン実装されるために、
抵抗体部品(5)に電流が流れた際に生じる熱を効率よ
く放散できなくなる不具合が発生する。即ち、抵抗体部
品(5)に生じる熱が放散されないと部品(5)が加熱
され、抵抗パターン(5A)の抵抗値が温度上昇によっ
て変動する。本願発明では、抵抗パターン(5A)のT
CRを約1ppm〜500ppmという極めて低い合金
材を用いているために温度上昇による影響はそれほどで
はないが、温度上昇によって抵抗値が変化することはさ
けられず検出精度の優れた電流検出が行えなくなる。
【0024】そこで、本発明では、フェイスダウン実装
された抵抗体部品(5)を熱伝導性の優れた絶縁性樹脂
(8)で被覆保護を行って抵抗体部品(5)の発熱によ
る効率よく放出している。絶縁性樹脂(8)としては、
例えば、エポキシ系樹脂中に約57重量比の熱伝導性の
優れた無機フィラー(シリカ等)を混入させたものを用
いる。そして抵抗体部品(5)を樹脂(8)で完全被覆
することにより、抵抗体部品(5)の発熱を抑制するこ
とができる。
【0025】ところで小信号用の導電路(3B)は図1
からでは明らかにされないが過電流検出回路の一部に延
在接続され、スイッチング素子に過電流が流れた場合に
過電流検出回路に所定の電圧信号が印加され、スイッチ
ング素子破壊を防止することができる。
【0026】
【発明の効果】以上に詳述した如く、本発明に依れば、
抵抗体部品に形成される抵抗パターンの抵抗温度係数が
1ppm〜500ppmの範囲内の合金を用いているこ
とにより、温度変化が発生した場合であっても抵抗パタ
ーンの被抵抗値が温度変化にあまり影響されないために
極めて安定した電流検出を行うことが可能となる。その
結果、極めて信頼性のある混成集積回路装置を提供する
ことができ、そのメリットは大である。
【0027】また、本発明に依れば、抵抗体部品がフェ
イスダウン実装されることにより、接続信頼性を低下さ
せることなく且つ容易に基板上に実装することができ
る。さらに、本発明では、抵抗体部品が熱伝導性の優れ
た樹脂によって完全に被覆されることにより、熱によっ
て生じる温度上昇の悪影響を最小限に抑制することがで
きる。
【0028】さらに、本発明に依れば、温度補正回路が
不要であるために温度に関係なく安定に制御することが
できる。
【図面の簡単な説明】
【図1】本発明の混成集積回路装置を示す斜視拡大図で
ある。
【図2】本実施例で用いられるインバータ回路を示す図
である。
【図3】本実施例で用いられる抵抗体部品を示す斜視図
である。
【図4】電流検出用ブリッジ回路図である。
【符号の説明】
(1) 金属基板 (2) 絶縁樹脂層 (3) 導電路 (4) パワー素子 (5) 電流検出用抵抗体
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−235362(JP,A) 特開 平4−18701(JP,A) 特開 平4−99051(JP,A) 実開 昭61−90204(JP,U) (58)調査した分野(Int.Cl.6,DB名) G01R 15/00 H01C 7/00 H05K 1/05

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 金属基板上に絶縁樹脂層を介して銅箔に
    より形成された所望形状の導電路に抵抗素子を含む複数
    の回路素子が接続された混成集積回路装置に於いて、 前記抵抗素子は、金属片の一主面上に絶縁樹脂を介して
    抵抗パターンが形成され、前記抵抗体パターンに少なく
    とも2以上の固着パッドを有した抵抗体部品であり、 前記抵抗体部品の固着パッドを前記金属基板上の導電路
    とロウ材を介してフェイスダウン実装し、 前記抵抗体部品を熱伝導良好な絶縁樹脂で被覆すると共
    に前記抵抗体部品周囲に被覆された熱伝導良好な絶縁樹
    脂を前記金属基板に当接させて成る事を特徴とした混成
    集積回路装置。
  2. 【請求項2】 前記熱伝導良好な絶縁樹脂は、無機フィ
    ラーが混入されている請求項1に記載の混成集積回路装
    置。
JP4258379A 1992-08-28 1992-09-28 混成集積回路装置 Expired - Fee Related JP2989390B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4258379A JP2989390B2 (ja) 1992-09-28 1992-09-28 混成集積回路装置
KR1019930016750A KR100223504B1 (ko) 1992-08-28 1993-08-27 혼성 집적 회로 장치
US08/114,329 US5469131A (en) 1992-08-28 1993-08-30 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4258379A JP2989390B2 (ja) 1992-09-28 1992-09-28 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH06109772A JPH06109772A (ja) 1994-04-22
JP2989390B2 true JP2989390B2 (ja) 1999-12-13

Family

ID=17319428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4258379A Expired - Fee Related JP2989390B2 (ja) 1992-08-28 1992-09-28 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP2989390B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5354144B2 (ja) * 2007-10-22 2013-11-27 東芝キヤリア株式会社 インバータ
DE102013010301A1 (de) * 2013-06-19 2014-12-24 Isabellenhütte Heusler Gmbh & Co. Kg Widerstandslegierung, daraus hergestelltes Bauelement und Herstellungsverfahren dafür
KR20220011000A (ko) * 2020-07-20 2022-01-27 삼성전자주식회사 레지스터를 포함하는 인쇄 회로 기판 조립체 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
JPH06109772A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
KR100223504B1 (ko) 혼성 집적 회로 장치
JP2989390B2 (ja) 混成集積回路装置
US6529115B2 (en) Surface mounted resistor
JP3758331B2 (ja) 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置
JP2005530478A (ja) 多重負荷の保護及び制御装置
JP2975778B2 (ja) 混成集積回路装置
JP2846776B2 (ja) 混成集積回路装置
JP2962945B2 (ja) 混成集積回路装置
JP2869261B2 (ja) 混成集積回路装置
JP2902871B2 (ja) 混成集積回路装置
JP2002184601A (ja) 抵抗器
JPH06112614A (ja) 混成集積回路装置
JP2680684B2 (ja) 混成集積回路
JP2562652B2 (ja) インバータパワーicの保護回路及びその保護回路を集積化した混成集積回路
JPS63128656A (ja) 混成集積回路
JPH033262A (ja) 半導体装置
US6664630B2 (en) Semiconductor device
JPH06260730A (ja) プリント配線基板
JPH04344120A (ja) 過熱保護装置
JPH05109919A (ja) 混成集積回路
JP2001358283A (ja) 電流シャント及びそれを使用した複合半導体装置
JPS63127559A (ja) 混成集積回路
JPH0727649Y2 (ja) 放熱基板に取り付けられた抵抗体を備えた印刷配線板
JPH06260538A (ja) 半導体装置
JPS63128657A (ja) 混成集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees