CN219457613U - 封装结构 - Google Patents

Abstract

本申请公开了一种封装结构，该封装结构包括：基体，具有导电性且具有上表面，基体包括由上表面内凹的至少一个凹部；至少一个无源元件，位于至少一个凹部内；至少一个电性接触件，位于至少一个无源元件与基体之间，可以在电性连接的条件下补偿无源元件与基体间的公差，其中，在竖直截面中电性接触件具有扁平形状。上述技术方案，至少能够减小封装结构的厚度，降低成本，提升良率。在一些实施例中，基体可以是导线架。在一些实施例中，可以在无源元件的端子和引线之间设置引线接触件，通过设置引线接触件可以提高端子与无源元件的接合强度。

Description

封装结构

技术领域

本申请涉及半导体技术领域，更具体地，涉及一种封装结构。

背景技术

系统级封装(SiP)的主要概念是将无源元件(passives device)和芯片组装到基板上，且借由封装层封装。但大多数无源元件(如电容器、电阻器和电感器)都非常大且是直接设置于基板上(突出于基板)，因此封装后的SiP结构很难做得更薄更小。虽然目前基板供应商已经在基板中开发了内埋式无源元件(例如内埋式功率集成(Power integration))，但由于需要透过多种异质材料整合(例如：填补无源元件所在空腔的介电层、线路层的介电层等)，因此制程良率低而无法量产。此外，虽然组件供应商开发了将许多无源元件集成到一个芯片上的IPD(Integrated Passive Device，集成无源元件)，但是成本却相当高。

实用新型内容

针对以上问题，本申请提出一种封装结构，至少能够减小封装结构的厚度，降低成本，提高良率。

本申请的技术方案是这样实现的：

根据本申请的一个方面，提供了一种封装结构，包括：基体，具有导电性且具有上表面，基体包括由上表面内凹的至少一个凹部；至少一个无源元件，位于至少一个凹部内；至少一个电性接触件，位于至少一个无源元件与基体之间，其中，在竖直截面中电性接触件具有扁平形状。

在一些实施例中，基体还包括孔，孔由上表面贯穿至基体的下表面，其中，电性接触件延伸至孔的内侧壁上。

在一些实施例中，电性接触件与无源元件在水平方向上部分地重叠。

在一些实施例中，无源元件的上表面不超过基体的上表面。

在一些实施例中，无源元件的上表面低于基体的上表面。

在一些实施例中，多个无源元件分别设置在多个凹部内，多个电性接触件分别位于多个无源元件与基体之间，多个接触件具有不同的厚度。

在一些实施例中，多个无源元件的上表面彼此对齐。

在一些实施例中，封装结构还包括芯片，芯片位于基体上方并与无源元件电性连接。

在一些实施例中，芯片通过引线与无源元件电性连接。

在一些实施例中，基体为导线架。

在上述封装结构中，通过将无源元件嵌入在基体的凹部中，减小了封装结构的厚度；并且，通过在基体和凹部内的无源元件之间设置扁平形状的电性接触件，可以补偿不同凹部间的公差，提升了共面性。通过在无源元件的端子和引线之间设置引线接触件，可以提高端子与无源元件的接合强度。利用单一材料的封装层来形成封装结构，与现有在基板中开发内埋式无源元件需要透过多种异质材料整合相比，可避免因异质材料整合导致良率低的问题，提高了良率且降低了成本。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本申请的一个实施例的封装结构的截面示意图。

图2A至图2D是根据本申请的实施例形成图1所示的封装结构的制造过程中多个步骤处的截面示意图。

图3是根据本申请的另一个实施例的封装结构的截面示意图。

图4A至图4C是根据本申请的实施例形成图3所示的封装结构的制造过程中多个步骤处的截面示意图。

图5A是根据本申请的另一个实施例的封装结构的截面示意图。

图5B至图5G是根据本申请的实施例形成图5A所示的封装结构的制造过程中多个步骤处的截面示意图。

图6A是根据本申请的另一个实施例的封装结构的截面示意图。

图6B至图6G是根据本申请的实施例形成图6A所示的封装结构的制造过程中多个步骤处的截面示意图。

图7A是根据本申请的另一个实施例的封装结构的截面示意图。

图7B至图7G是根据本申请的实施例形成图7A所示的封装结构的制造过程中多个步骤处的截面示意图。

图8A是根据本申请的另一个实施例的封装结构的截面示意图。

图8B至图8G是根据本申请的实施例形成图8A所示的封装结构的制造过程中多个步骤处的截面示意图。

图9A是根据本申请的另一个实施例的封装结构的截面示意图。

图9B至图9G是根据本申请的实施例形成图9A所示的封装结构的制造过程中多个步骤处的截面示意图。

图10A是根据本申请的另一个实施例的封装结构的截面示意图。

图10B至图10G是根据本申请的实施例形成图10A所示的封装结构的制造过程中多个步骤处的截面示意图。

图11A是根据本申请的另一个实施例的封装结构的截面示意图。

图11B至图11G是根据本申请的实施例形成图11A所示的封装结构的制造过程中多个步骤处的截面示意图。

图12A是根据本申请的另一个实施例的封装结构的截面示意图。

图12B至图12G是根据本申请的实施例形成图12A所示的封装结构的制造过程中多个步骤处的截面示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本实用新型。当然这些仅仅是实例并不旨在限定本实用新型。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本实用新型在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

另外，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

本申请提供了封装结构的多个实施例。以下结合对应的附图对各个实施例分别进行描述。应理解，各个附图中使用相同附图标号的部件是彼此相同或类似的，并且在后续描述中将省略对于相同部件的重复描述。

图1是根据本申请的一个实施例的封装结构100的截面示意图。参考图1所示，封装结构100包括具有导电性的基体110。基体110具有第一表面112(图1中的上表面)，基体110包括由第一表面112内凹的至少一个凹部120，图1中示出了三个凹部120。封装结构100还包括分别位于三个凹部120内的三个无源元件130。在其他实施例中，封装结构100可以包括更多或更少数量的凹部120和无源元件130。无源元件130可以是电阻器、电容器、电感器等元件。

电性接触件140位于每个无源元件130与基体110之间，以电性连接每个无源元件130与基体110。在图1所示的实施例中，每个无源元件130具有相对设置且用于电性连接的两个端子131。端子131也可以称为焊接端子。每个端子131与基体110之间分别设置有一个电性接触件140。在本实施例中，每个无源元件130的两个端子131沿着水平方向设置。

其中，电性接触件140在水平方向上具有宽度W，并且在竖直方向上且在对应的无源元件与基体110之间具有厚度H。电性接触件140的宽度W大于其厚度H，即，在图1所示的竖直截面图中电性接触件140具有扁平形状。电性接触件140至少填充在每个无源元件130的端子131与基体110之间。在一些实施例中，电性接触件140是金属料膏(paste)，例如电性接触件140可以是Ag(银)料膏或Cu(铜)料膏。

在一些实施例中，基体110为导线架(Lead Frame)。导线架可以是由导电材料(例如Cu)形成且被图案化为包括适当图案的金属片结构。在这样的实施例中，封装结构100可以是方形扁平无引脚封装(QFN，Quad Flat No-leads Package)结构。在其他实施例中，基体110可以是封装结构100中其他适用于形成容纳无源元件130的凹部120的导电结构。

在上述封装结构100中，通过将无源元件130嵌入在基体110的凹部120中，减小了封装结构100的厚度。此外，由于在基体110中形成凹部120公差通常较大，会导致多个无源元件130之间、和/或无源元件130与基体110之间的共面性可能具有挑战性，通过在基体110和凹部120内的无源元件130之间设置扁平形状的电性接触件140，可以补偿不同凹部120间的公差，提升了多个无源元件130之间、和/或多个无源元件130与基体110之间的共面性。

在一些实施例中，多个无源元件130的下表面与基体110接合，多个无源元件130的上表面彼此对齐。具体的，无源元件130的端子131的上表面为对应无源元件130的上表面。在一些实施例中，无源元件130的上表面不超过基体110的第一表面112。多个无源元件130的上表面与基体110的第一表面112可以彼此对齐，即共平面。无源元件130的上表面也可以低于基体110的第一表面112。由于不同凹部120间的公差，为了使多个无源元件130的上表面具有共面性，多个电性140接触件可以具有不同的厚度H，以补偿不同凹部120间的公差。

基体110还可以包括至少一个孔160，孔160由基体110的第一表面112贯穿至基体110的第二表面114(图1中的下表面)。孔160可以位于凹部120下方，并且孔160可以邻近无源元件130的端子131设置。每个端子131可以与至少一个孔160邻近。

为了使得多个无源元件130的上表面齐平，电性接触件140会被挤压至孔160的内侧壁上或无源元件130的侧面上。具体的，电性接触件140可以从无源元件130的端子131和基体110之间延伸至孔160的内侧壁上，例如图1中的虚线框S1处所示。在一些实施例中，电性接触件140还可以延伸到无源元件130的侧面(如端子131的侧面)上，从而电性接触件140可以与无源元件130在水平方向上部分地重叠，例如图1中的虚线框S2处所示。

图2A至图2D是根据本申请的实施例形成图1所示的封装结构100的制造过程中多个步骤处的截面示意图。参考图2A所示，提供基体110，并从基体110的第一表面112蚀刻多个凹部120。此外，还可以蚀刻出穿过基体110的多个孔160。在凹部120中的基体110上分配多块金属料膏140’。金属料膏140’可以例如是Ag料膏或Cu料膏。在一些实施例中，每块金属料膏140’可以与至少一个孔160相邻。

参考图2B所示，将多个无源元件130分别放置在多个凹部120中的金属料膏140’上方，使得无源元件130的端子131连接在对应的金属料膏140’上。

参考图2C所示，使用热模压(heat coining)工具190按压各个无源元件130。热模压工具190具有平坦的底面，将热模压工具190的底面朝向各个无源元件130进行按压，以使得各个无源元件130的上表面彼此对齐。在一些实施例中，可以将各个无源元件130的上表面按压至与基体110的第一表面112对齐。由于受到压力，各个凹部120中的金属料膏140’会发生形变，金属料膏140’会被压扁为扁平形状，以通过按压使得多个无源元件130的上表面齐平。并且，由于按压金属料膏140’可进一步往两侧延伸，而延伸到孔160的内侧壁上或无源元件130的侧面上，这样形成了电性接触件140。由于不同凹部120间的公差，不同无源元件130下方的电性接触件140的厚度可能不同。

然后，参考图2D所示，移除图2C中的热模压工具190。在移除热模压工具190之后，各个无源元件130的上表面可以与基体110的第一表面112对齐。得到了封装结构100。

通过蚀刻制程在基体110中形成凹部120，再将无源元件130嵌入在基体110的凹部120中，减小了封装结构100的厚度。通过利用电性接触件140接合基体110和凹部120内的无源元件130，可以提升多个无源元件130之间、和/或多个无源元件130与基体110之间的共面性。

图3是根据本申请的另一个实施例的封装结构200的截面示意图。相比于图1所示的封装结构100，封装结构200还包括芯片210。在本实施例中，芯片210通过多个引线220与无源元件130和基体110电性连接。芯片210可以通过附接层216设置在基体110的第一表面112上。在本实施例中，每个无源元件130的两个端子131沿着水平方向设置。芯片210上方还可以连接有另外的电子元件230。电子元件230可以例如是适用类型的芯片或IPD等。

此外，封装结构200还包括位于引线230与无源元件130之间的引线接触件240。在一些实施例中，引线接触件240的材料可以是铜料膏或银料膏。引线接触件240也可以是其他适用金属材料的金属料膏。在引线拉力测试中发现，如果在无源元件130的端子131上直接接合引线220可能会有较高的风险。通过在无源元件130的端子131和引线220之间设置引线接触件240，可以提高端子131与无源元件130的接合强度。

图4A至图4C是根据本申请的实施例形成图3所示的封装结构200的制造过程中多个步骤处的截面示意图。首先参考图4A所示，提供基体110，并从基体110的第一表面112蚀刻多个凹部120。此外，还可以蚀刻出穿过基体110的多个孔160。在每个凹部120中分别接合无源元件130。每个无源元件130的两个端子131沿着水平方向设置。

参考图4B所示，在无源元件130的要与引线220连接的端子131上分配金属料膏240’(如铜料膏或银料膏)。

参考图4C所示，在基体110上放置芯片210。可以通过附接层216将芯片210设置在基体110的第一表面112上。然后将电子元件230连接在芯片210上。然后，形成连接引线220。随后，可以对金属料膏240’进行热固化以形成引线接触件240。其中，一些引线220电性连接芯片210和无源元件130的端子131上的引线接触件240。一些引线220电性连接芯片210和基体110。通过在无源元件130的端子131上分配金属料膏240’而形成连接引线220和端子131的引线接触件240，可以提高引线220与无源元件130的接合强度。

图5A是根据本申请的另一个实施例的封装结构300的截面示意图。在图5A的封装结构300中，芯片310位于基体110上方并与无源元件130电性连接。在本实施例中，每个无源元件130的两个端子131沿着水平方向设置。芯片310具有多个连接件312。其中一些连接件312可以连接至对应的无源元件130的端子131。一些连接件312可以连接至基体110的第一表面112。在一些实施例中，与连接件312连接的基体110的第一表面112可以与无源元件130的端子131的上表面对齐。多个无源元件130可以具有不同的尺寸。例如，位于芯片310正下方的无源元件130的尺寸小于另外的两个无源元件130。位于芯片310正下方的无源元件130的上表面可以低于基体110的第一表面112，也可以低于另外的两个无源元件130的上表面。

在封装结构300中，多个无源元件130和芯片310均位于基体110的同一侧，即上侧。基体110、多个无源元件130和芯片310由封装层170封装。封装层170填充在各个凹部120内以及各个孔160内。在一些实施例中，封装层170为单一材料。在一些实施例中，封装层170的材料可以是模塑料(Molding Compound)，例如环氧树酯模塑料(EMC，Epoxy MoldingCompound)。利用单一材料的封装层170来形成封装结构300，与现有在基板中开发内埋式无源元件需要透过多种异质材料整合相比，可避免因异质材料整合导致良率低的问题，提高了良率且降低了成本。

此外，基体110还具有从其侧壁和第二表面114内凹的凹槽118。在一些实施例中，封装结构300可以用于汽车应用，并且这种带凹槽118的侧壁形成可爬附侧翼(wettableflanks)，其可用于检查接合基体110的焊料以确保基体110与要接合的结构之间的接合质量。

图5B至图5G是根据本申请的实施例形成图5A所示的封装结构300的制造过程中多个步骤处的截面示意图。参考图5B所示，提供基体110。

参考图5C所示，从基体110的第一表面112蚀刻多个凹部120。此外，还可以蚀刻出穿过基体110的多个孔160。参考图5D所示，将多个无源元件130分别放置在多个凹部120中，使得无源元件130与基体110连接。

参考图5E所示，将芯片310连接在基体110上和对应的无源元件130的端子131上。具体的，可以通过焊料将芯片310的连接件312与基体110和对应的端子131接合在一起。

参考图5F所示，利用模塑料形成封装层170，以封装基体110、各个无源元件130和芯片310。参考图5G所示，通过蚀刻制程在基体110的相对于第一表面112的第二表面114形成凹槽118。然后可以在凹槽118处对基体110和封装层170进行切割，而得到封装结构300。通过在切割封装结构300之前蚀刻凹槽118而形成可爬附侧翼，可以用于确保基体110与要接合的结构之间的接合质量。

此处，虽然图5A至图5G中未示出以上关于图1至图2D描述的电性接触件140，但是无源元件130(例如尺寸较大的两个无源元件130)与基体110之间可以设置有上述电性接触件140，并且可以采用以上参考图2A至图2D描述的方式(如使用电性接触件140及使用热模压工具按压等)来接合多个无源元件130。

图6A是根据本申请的另一个实施例的封装结构400的截面示意图。在本实施例中，芯片410位于基体110上方并与无源元件130和基体110电性连接。在本实施例中，每个无源元件130的两个端子131沿着水平方向设置。芯片410通过引线420与基体110及无源元件130的对应端子131电性连接。芯片410与每个无源元件130之间可以设置有穿过基体110的孔160。芯片410通过附接层412设置在基体110的第一表面112上。芯片410上方还可以连接有另外的电子元件430。无源元件130分别位于基体110的凹部120内，而芯片410不在凹部120内，因此芯片410的水平高度高于无源元件130的水平高度。

多个无源元件130和芯片410均位于基体110的上侧。基体110、多个无源元件130和芯片410由封装层170封装。封装层170填充在各个凹部120内以及各个孔160内。在一些实施例中，封装层170为单一材料。在一些实施例中，封装层170的材料可以是模塑料。基体110具有从其侧壁及第二表面114内凹的凹槽118，其可用于检查接合基体110的焊料以确保基体110与要接合的结构之间的接合质量。

图6B至图6G是根据本申请的实施例形成图6A所示的封装结构400的制造过程中多个步骤处的截面示意图。参考图6B所示，提供基体110。

参考图6C所示，从基体110的第一表面112蚀刻凹部120，在本实施例中形成了两个凹部120。此外，还可以蚀刻出穿过基体110的孔160。孔160可以形成在凹部120下方，还可以在要形成芯片410的位置周边形成孔160。

参考图6D所示，将无源元件130分别放置在两个凹部120中，使得无源元件130与基体110连接。参考图6E所示，通过附接层412在基体110的第一表面112上设置芯片410，在芯片410上再接合电子元件430。然后，形成引线420。一些引线420可以连接芯片410和无源元件130，一些引线420还可以连接芯片410和基体110。

参考图6F所示，利用模塑料形成封装层170，以封装基体110、各个无源元件130、引线420、电子元件430和芯片410。参考图6G所示，通过蚀刻制程在基体110的相对于第一表面112的第二表面114形成凹槽118。然后可以在凹槽118处对基体110和封装层170进行切割，而得到封装结构400。

此处，虽然图6A至图6G中未示出以上关于图1至图2D描述的电性接触件140，但是无源元件130与基体110之间可以设置有上述电性接触件140，并且可以采用以上参考图2A至图2D描述的方式(如使用电性接触件140及使用热模压工具按压等)来接合多个无源元件130。虽然图6A至图6G中未示出以上关于图3至图4C描述的引线接触件240，但是引线420与无源元件130的对应端子131之间可以设置有上述引线接触件240，并且可以采用以上参考图4A至图4C描述的方式(如使用引线接触件240)来接合引线420与无源元件130。

图7A是根据本申请的另一个实施例的封装结构500的截面示意图。在图7A的封装结构500中，包括两个无源元件130a和两个无源元件130b。两个无源元件130a分别设置在两个凹部120a中。两个无源元件130b设置在同一凹部120b中。无源元件130a的两个端子沿着水平方向设置。无源元件130b的两个端子沿着竖直方向设置。无源元件130a、130b的端子的上表面可以与基体110的第一表面112对齐。

芯片510位于基体110上方，且位于无源元件130b上方。芯片510的一些连接件512连接至无源元件130b的端子，一些连接件512连接至基体110的第一表面112。无源元件130b连接在芯片510和基体110之间。

芯片510下方还可以连接有电子元件530，电子元件530例如是IPD。电子元件530可以在水平方向上位于两个无源元件130b之间。无源元件130a、130b均位于基体110的对应凹部120a、120b内，而芯片510不在凹部120a、120b内，因此芯片510的水平高度高于无源元件130的水平高度。

多个无源元件130a、130b和芯片510均位于基体110的同一侧，即上侧。基体110，多个无源元件130a、130b以及芯片510由封装层170封装。封装层170填充在各个凹部120a、12b内以及各个孔160内。在一些实施例中，封装层170为单一材料。此外，基体110具有从其侧壁及第二表面114内凹的凹槽118。

图7B至图7G是根据本申请的实施例形成图7A所示的封装结构500的制造过程中多个步骤处的截面示意图。参考图7B所示，提供基体110。

参考图7C所示，从基体110的第一表面112蚀刻两个凹部120a和一个凹部120b。此外，还可以蚀刻出穿过基体110的多个孔160。具体的，要放置一个无源元件的每个凹部120a下方分别形成了一个孔160，要放置两个无源元件的凹部120b下方形成了三个孔160。

参考图7D所示，在每个凹部120a中分别放置一个无源元件130a，无源元件130a的端子沿着水平方向布置。在凹部120b中放置两个无源元件130b，无源元件130b的端子沿着竖直方向布置。

参考图7E所示，将芯片510连接在无源元件130b和基体110上。芯片510下方可以连接有电子元件530。可以通过焊料将芯片510的连接件512与无源元件130b和基体110接合在一起。

参考图7F所示，利用模塑料形成封装层170，以封装基体110、各个无源元件130a、130b及芯片510等。参考图7G所示，通过蚀刻制程在基体110的第二表面114形成凹槽118。然后可以在凹槽118处对基体110和封装层170进行切割，而得到封装结构500。

此处，虽然图7A至图7G中未示出以上关于图1至图2D描述的电性接触件140，但是每个无源元件130a、130b与基体110之间可以设置有上述电性接触件140，并且可以采用以上参考图2A至图2D描述的方式(如使用电性接触件140及使用热模压工具按压等)来接合多个无源元件130。

图8A是根据本申请的另一个实施例的封装结构600的截面示意图。在图8A的封装结构600中，包括两个芯片，即第一芯片610和第二芯片620。多个无源元件130a、13b和第一芯片610位于基体110的同一凹部120中。第二芯片620位于基体110的第一表面110上方，并连接在无源元件130a、130b和第一芯片610上方。第一芯片610通过附接层612设置在凹部120中。无源元件130a的两个端子沿着水平方向设置。无源元件130b的两个端子沿着竖直方向设置。无源元件130a、130b的上表面与第一芯片610的上表面可以彼此对齐。无源元件130a、130b的上表面、第一芯片610的上表面可以与基体110的第一表面112对齐。第一芯片610的上表面可以是第一芯片的有源表面。第二芯片620的各个连接件622连接至对应的无源元件130a、130b的端子或第一芯片610的上表面。

多个无源元件130a、130b以及第一芯片610和第二芯片620均位于基体110的同一侧(上侧)。基体110，多个无源元件130a、130b，第一芯片610和第二芯片620由封装层170封装。封装层170填充在各个凹部120内以及各个孔160内。在一些实施例中，封装层170为单一材料。此外，基体110具有从其侧壁和第二表面114内凹的凹槽118。

图8B至图8G是根据本申请的实施例形成图8A所示的封装结构600的制造过程中多个步骤处的截面示意图。参考图8B所示，提供基体110。

参考图8C所示，从基体110的第一表面112蚀刻一个凹部120。此外，还可以蚀刻出穿过基体110的多个孔160。参考图8D所示，将多个无源元件130a、130b及芯片610放置在同一凹部120中。其中，无源元件130a的两个端子沿着水平方向设置，无源元件130b的两个端子沿着竖直方向设置。第一芯片610可通过附接层612放置在凹部120中。第一芯片610例如放置在两个无源元件130b之间。

参考图8E所示，将第二芯片620连接在无源元件130a、130b以及第一芯片610上。可以通过焊料将第二芯片620的各个连接件622连接至对应的无源元件130a、130b的端子和第一芯片610的上表面。

参考图8F所示，利用模塑料形成封装层170，以封装基体110、各个无源元件130a、130b以及第一芯片610和第二芯片620。参考图8G所示，通过蚀刻制程在基体110的第二表面114形成凹槽118。然后可以在凹槽118处对基体110和封装层170进行切割，而得到封装结构600。

此处，虽然图8A至图8G中未示出以上关于图1至图2D描述的电性接触件140，但是每个无源元件130与基体110之间可以设置有上述电性接触件140，并且可以采用以上参考图2A至图2D描述的方式(如使用电性接触件140及使用热模压工具按压等)来接合多个无源元件130。

图9A是根据本申请的另一个实施例的封装结构700的截面示意图。在图9A的封装结构700中，基体110包括由第一表面112内凹的三个凹部120。每个凹部120中分别容纳有一个无源元件130。在本实施例中，每个无源元件130的两个端子沿着水平方向设置。芯片710位于基体110的与第一表面112相对的第二表面114上方，并与基体110电性连接。也就是说，多个无源元件130与芯片710位于基体110的相对侧。其中，可以通过焊料将芯片710的多个连接件712接合至基体110的第二表面114。多个无源元件130的尺寸可以不同。在一些实施例中，多个无源元件130的表面均不超过基体110的第一表面112。

基体110还具有穿过基体110的多个孔160。可以在芯片710的每相邻的两个连接件712之间设置一个孔160。无源元件130的每个端子可以与至少一个孔160邻近。

基体110、多个无源元件130和芯片710由封装层170封装。在一些实施例中，封装层170为单一材料。在一些实施例中，封装层170的材料可以是模塑料，例如EMC。此外，基体110还具有从其侧壁和第一表面112内凹的凹槽118，其可用于检查接合基体110的焊料以确保基体110与要接合的结构之间的接合质量。

图9B至图9G是根据本申请的实施例形成图9A所示的封装结构700的制造过程中多个步骤处的截面示意图。参考图9B所示，提供基体110。

参考图9C所示，从基体110的第一表面112蚀刻多个凹部120。此外，还可以蚀刻出穿过基体110的多个孔160。参考图9D所示，将多个无源元件130分别放置在多个凹部120中，使得无源元件130与基体110连接。

将图9D所得的结构倒置，如图9E所示，然后通过焊料将芯片710的各个连接件712接合在基体110的第二表面114上。

参考图9F所示，利用模塑料形成封装层170，以封装基体110、各个无源元件130和芯片710。参考图9G所示，通过蚀刻制程从基体110的第一表面112形成凹槽118。然后可以在凹槽118处对基体110和封装层170进行切割，而得到封装结构700。通过在切割封装结构700之前蚀刻凹槽118而形成可爬附侧翼，可以用于确保基体110与要接合的结构之间的接合质量。

此处，虽然图9A至图9G中未示出以上关于图1至图2D描述的电性接触件140，但是无源元件130(例如尺寸较大的两个无源元件130)与基体110之间可以设置有上述电性接触件140，并且可以采用以上参考图2A至图2D描述的方式(如使用电性接触件140及使用热模压工具按压等)来接合多个无源元件130。

图10A是根据本申请的另一个实施例的封装结构800的截面示意图。在图10A的封装结构800中，基体110包括由第一表面112内凹的两个凹部120。每个凹部120中分别容纳有一个无源元件130。在本实施例中，每个无源元件130的两个端子沿着水平方向设置。每个无源元件130的表面不超过基体110的第一表面112。基体110还具有穿过基体110的多个孔160。

芯片810位于基体110的第二表面114上方。芯片810通过多个引线820与基体110的第二表面电性连接。芯片810与基体110之间可以设置有附接层812。

基体110、多个无源元件130、引线820和芯片810由封装层170封装。在一些实施例中，封装层170为单一材料。在一些实施例中，封装层170的材料可以是模塑料。基体110具有从其侧壁和第一表面112内凹的凹槽118。

图10B至图10G是根据本申请的实施例形成图10A所示的封装结构800的制造过程中多个步骤处的截面示意图。参考图10B所示，提供基体110。

参考图10C所示，从基体110的第一表面112蚀刻凹部120，在本实施例中形成了两个凹部120。此外，还可以蚀刻出穿过基体110的孔160。参考图10D所示，在每个凹部120中分别接合一个无源元件130。

将图10D所得的结构倒置，如图10E所示，然后通过附接层812在基体110的第二表面114上设置芯片810。随后，形成连接芯片810和基体110的第二表面114的多个引线820。

参考图10F所示，利用模塑料形成封装层170，以封装基体110、各个无源元件130和芯片810。参考图10G所示，通过蚀刻制程从基体110的第二表面114形成凹槽118。然后可以在凹槽118处对基体110和封装层170进行切割，而得到封装结构800。

图11A是根据本申请的另一个实施例的封装结构900的截面示意图。在图11A的封装结构900中，基体110包括由第一表面112内凹的两个凹部120。每个凹部120中分别容纳有一个无源元件130。每个无源元件130的两个端子沿着水平方向设置。芯片910与多个无源元件130位于基体110的相对侧。在本实施例中，基体110包括由第二表面114内凹的凹部124。芯片910位于该凹部124内。芯片910与基体110之间可以设置有附接层912。通过将芯片910设置在凹部124内，可以进一步减小封装结构900的厚度。

芯片910通过多个引线920连接至基体110的第二表面114。基体110、多个无源元件130、引线920和芯片910由封装层170封装。在一些实施例中，封装层170为单一材料。在一些实施例中，封装层170的材料可以是模塑料。基体110具有从其侧壁和第一表面112内凹的凹槽118。

图11B至图11G是根据本申请的实施例形成图11A所示的封装结构900的制造过程中多个步骤处的截面示意图。参考图11B所示，提供基体110。

参考图11C所示，从基体110的第一表面112蚀刻凹部120并且从第二表面114蚀刻凹部124。在本实施例中，从第一表面112成了两个凹部120而从第二表面114形成了一个凹部124。此外，还可以蚀刻出穿过基体110的多个孔160。孔160可以位于凹部120下方。参考图11D所示，在每个凹部120中分别接合一个无源元件130。

将图11D所得的结构倒置，如图11E所示，然后通过附接层912在第二表面114的凹部124内设置芯片910。随后，形成连接芯片910和基体110的第二表面114的多个引线920。

参考图11F所示，利用模塑料形成封装层170，以封装基体110、各个无源元件130、引线920和芯片910。参考图11G所示，通过蚀刻制程从基体110的第二表面114形成凹槽118。然后可以在凹槽118处对基体110和封装层170进行切割，而得到封装结构900。

图12A是根据本申请的另一个实施例的封装结构1000的截面示意图。图12A的封装结构1000与图11A的封装结构900的不同之处在于，芯片910的远离基体110的表面上还可以连接另外的电子元件930。该电子元件930可以是适用类型的芯片、IPD等。

图12B至图12G是根据本申请的实施例形成图12A所示的封装结构1000的制造过程中多个步骤处的截面示意图。参考图12B所示，提供基体110。

参考图12C所示，从基体110的第一表面112蚀刻两个凹部120，并从第二表面114蚀刻一个凹部120。此外，还可以蚀刻出穿过基体110的多个孔160。参考图12D所示，在每个凹部120中分别接合一个无源元件130。

将图12D所得的结构倒置，如图12E所示，然后通过附接层912在第二表面114的凹部120内设置芯片910。还可以在芯片910的表面上接合电子元件930。随后，形成连接芯片910和基体110的第二表面114的多个引线920。

参考图12F所示，利用模塑料形成封装层170，以封装基体110、各个无源元件130、引线920、电子元件930和芯片910。参考图12G所示，通过蚀刻制程从基体110的第二表面114形成凹槽118。然后可以在凹槽118处对基体110和封装层170进行切割，而得到封装结构1000。

上述各种实施例的封装结构100、200、300、400、500、600、700、800、900、1000可以是SiP，并且可以应用于移动和汽车领域。然而，本申请并不限定于上述应用。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种封装结构，其特征在于，包括：

基体，具有导电性且具有上表面，所述基体包括由所述上表面内凹的至少一个凹部；

至少一个无源元件，位于所述至少一个凹部内；

至少一个电性接触件，位于所述至少一个无源元件与所述基体之间，其中，在竖直截面中所述电性接触件具有扁平形状。

2.根据权利要求1所述的封装结构，其特征在于，

所述基体还包括孔，所述孔由所述上表面贯穿至所述基体的下表面，其中，所述电性接触件延伸至所述孔的内侧壁上。

3.根据权利要求1所述的封装结构，其特征在于，

所述电性接触件与所述无源元件在水平方向上部分地重叠。

4.根据权利要求1所述的封装结构，其特征在于，

所述无源元件的上表面不超过所述基体的所述上表面。

5.根据权利要求4所述的封装结构，其特征在于，

所述无源元件的上表面低于所述基体的所述上表面。

6.根据权利要求1所述的封装结构，其特征在于，

多个所述无源元件分别设置在多个所述凹部内，多个所述电性接触件分别位于多个所述无源元件与所述基体之间，多个所述电性接触件具有不同的厚度。

7.根据权利要求6所述的封装结构，其特征在于，

多个所述无源元件的上表面彼此对齐。

8.根据权利要求1所述的封装结构，其特征在于，还包括：

芯片，位于所述基体上方并与所述无源元件电性连接。

9.根据权利要求8所述的封装结构，其特征在于，

所述芯片通过引线与所述无源元件电性连接。

10.根据权利要求1所述的封装结构，其特征在于，

所述基体为导线架。