CN102074542B - 一种双扁平短引脚ic芯片封装件及其生产方法 - Google Patents

一种双扁平短引脚ic芯片封装件及其生产方法 Download PDF

Info

Publication number
CN102074542B
CN102074542B CN2010105896737A CN201010589673A CN102074542B CN 102074542 B CN102074542 B CN 102074542B CN 2010105896737 A CN2010105896737 A CN 2010105896737A CN 201010589673 A CN201010589673 A CN 201010589673A CN 102074542 B CN102074542 B CN 102074542B
Authority
CN
China
Prior art keywords
plastic
pin
packaging
chip
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010105896737A
Other languages
English (en)
Other versions
CN102074542A (zh
Inventor
郭小伟
何文海
慕蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN2010105896737A priority Critical patent/CN102074542B/zh
Publication of CN102074542A publication Critical patent/CN102074542A/zh
Application granted granted Critical
Publication of CN102074542B publication Critical patent/CN102074542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种双扁平短引脚IC芯片封装件，包括引线框架载体、粘片胶、IC芯片、内引脚、键合线、外引脚及塑封体，内引脚向上与载体处于同一平面，外引脚外露于塑封体。所述外引脚露出塑封体0.15mm～0.35mm，并与塑封体底面处于同一个平面。所述引脚间距为0.4mm/0.5mm/0.65mm。所述所述封装件为双面封装，载体不外露。本封装件的工艺流程为：晶圆减薄→划片→上芯→压焊→塑封→后固化→电镀→打印→冲切分离→检验→包装→入库。本发明引线框架价格低，投入经费少。冲切分离方法生产相对于切割分离效率高，制造成本低。本方法生产的产品既可回流焊，也可以手工焊装配，整机生产投入小，而且维修和检测方便，更适宜于多品种、小批量装配生产，使用灵活。

Description

一种双扁平短引脚IC芯片封装件及其生产方法
技术领域
本发明涉及电子信息自动化元器件制造技术领域，尤其涉及到一种IC芯片集成电路封装，具体说是一种双扁平短引脚IC芯片封装件，本发明还包括该封装件的生产方法。
背景技术
随着电子信息产业的高速发展，电子技术的芯片制造业迈入了纳米时代。电子消费产品走向轻薄短小，满足超薄型手机、照相机等便携式电子产品的需要，DFN、QFN封装是优先选择的封装形式。但现有常规DFN和QFN生产采用蚀刻生产的引线框架生产效率低不能完全满足生产需要；引线框架（L/F）背面贴有胶膜（或UV胶膜），单个框架费用较高；在DFN制造生产中，需要全自动设备配置投资大。同时切割工艺中，切割刀、胶膜、UV膜等单位产品成本高，并且切割分离生产方法较冲切式分离生产效率低。另外 ，切割分离的产品装配时需要丝网印刷机、贴片机和回流焊炉、清洗机，整机生产设备投入费用大，并且装配维修受限制，不宜于多品种、小批量装配生产。
发明内容
本发明所要解决的技术问题是针对现有DFN和QFN采用蚀刻生产的引线框架生产效率低，单面封装，翘曲度大，工艺控制难度大等到问题，提供一种双扁平短引脚的IC芯片封装件，本发明还提供该封装件的生产方法。
本发明采用下述技术方案解决其技术问题：
一种双扁平短引脚IC芯片封装件，包括引线框架载体、粘片胶、IC芯片、内引脚、键合线、外引脚及塑封体，内引脚向上与载体处于同一平面，外引脚外露于塑封体。
所述外引脚露出塑封体0.15mm～0.35mm，并与塑封体底面处于同一个平面。
所述引脚间距为0.4 mm/0.5mm/0.65mm。
所述所述封装件为双面封装，载体不外露。
上述一种双扁平短引脚IC芯片封装件的生产方法，其工艺流程如下：
晶圆减薄→划片→上芯→压焊→塑封→后固化→电镀→ 打印→冲切分离→检验→包装→入库，其中：减薄、划片、压焊、后固化、电镀、打印、包装同常规DFN封装生产工艺；
所述上芯：采用冲压制造引线框架，芯片厚度180μm±10μm，上芯设备为AD828或AD829粘片机，使用环保型导电胶8352L，根据芯片尺寸选择相配套的点胶头和吸嘴，设备自动送料到粘片机的中央，先在框架载体上点上8352L导电胶，然后自动吸取芯片放置到已点的导电胶上，依同样方法粘完全部芯片，自动收料到传递夹后送固化，使用ESPEC烘箱，175℃±5℃，采用防离层烘烤工艺；
所述塑封：  
a　采用DFL专用MGP模具和已压焊的DFL框架，自动排片于上料架，手工送入塑封模中，合模压力为90 kgf/cm～110 kgf/cm2，调整设定塑封参数：模温170℃～180℃，注塑压力39 kgf/cm2～45 kgf/cm2，注塑速度为8 Sec ～14 Sec；预固化时间为80 Sec ～120 Sec，到时间后自动开模，手持上料架下料；
b　试封，进行首件检验：  
b1　X-Ray透视机透视，检查塑封后金线变形情况，金线变形率<5%；
b2　10倍显微镜下观察塑封体外观质量，应无气孔、沙眼和包封未满现象；
c　正式封装并确保塑封后的半成品无气孔、沙眼和包封未满现象；
所述冲切分离:
将产品放入冲切分离专用弹夹上，自动进入冲切分离轨道进行冲切分离，产品外引脚（6）的外露尺寸为0.15mm～0.35mm。 
本发明IC封装件的特点如下：
①  特殊的产品结构，引脚外露0.15mm～0.35mm，内引脚向上与不外露的载体（PAD）处于同一平面。封装产品的引脚间距为0.4 mm/0.5mm/0.65mm，引脚外露检测维修使用方便、灵活，既可回流焊装配，又可手工焊装配；
②  封装用引线框架（L/）F是冲压制作的，不贴保护胶膜，制造生产效率高，单位框架成本低；
③  DFL冲切分离法生产，设备投入低于DFN切割分离方法，但生产效率高于切割分离方法；
④  该封装属于双面封装，比单面封装的DFN翘曲度小，生产效率较DFN高，制造成本也较DFN低。
本发明采用冲压方式引线框架（L/F），不仅单只引线框架价格低，生产中投入的MGP模具和塑封机及分离系统（含模具），相对于全自动系统投入经费少。而且，冲切分离方法生产相对于切割分离效率高，制造成本相对低。其次，本方法生产的产品既可回流焊，也可以手工焊装配，整机生产投入小，而且维修和检测方便，更适宜于多品种、小批量装配生产，使用灵活。并且DFL封装是属于双面封装，翘曲度小于DFN。
本发明不仅可以推广到DFN双面引脚封装形式，替代SOP/SSOP/TSSOP/MSOP封装，而且还可以推广到QFN四面引脚封装形式，替代QFP/LQFP/eLQFP，将产生良好的经济效益和社会效益。
附图说明
图1为本发明结构示意图；
图2本发明剖面示意图。
具体实施方式
下面结合附图对本发明做进一步详细叙述：
本封装件结构包括引线框架载体1、粘接材料2、IC芯片3、键合线5、内引线脚4、塑封体7、外引线脚6。本封装件为双面封装，载体不外露。载体1上是粘接材料2，粘接材料2上是IC芯片3，IC芯片3上的焊盘通过键合线5与载体1或内引脚4相连，内引脚4向上与载体1处于同一平面。塑封体7包围了引线框架载体1、粘接材料2、IC芯片3、键合线5、内引脚4和外引脚6表面和侧面构成了电路整体，并且对IC芯片3和键合线5起到了支撑和保护作用，外引脚6外露于塑封体7为0.15mm～0.35mm，并与塑封体7底面处于同一个平面。本封装件引脚间距为0.4 mm/0.5mm/0.65mm。
本发明的生产工艺流程如下：
晶圆减薄→划片→上芯→压焊→塑封→后固化→电镀→ 打印→冲切分离→检验→包装→入库。
其中的减薄、划片、压焊、后固化、电镀、打印、包装与常规DFN封装生产相同。
其余工序操作工艺流程如下：
1、前期准备
a 引线框架制作
由天水华天科技股份有限公司设计出DFL引线框架单元图纸，载体和内引脚向上反打并处于同一平面，经内部评审确定的引线框架单元图纸和框架相关尺寸要求发引线框架制造商设计，制造商设计好的DFL框架图纸发华天评审，华天评审后提出来修改意见反馈给制造商，经双方反复交流改进后确定图纸。制造商按确认图纸制作出样品发华天检验试验，检验试验合格生产正式产品，不合格改进直至合格，并且引线框架背面不贴胶膜。
b塑封MGP模具制作
通过招标选择供应商制造MGP模具，配自动排片机。
c冲切分离模具、系统制作
通过招标选择供应商制造冲切分离模具、系统，发合格框架空封和带芯片压焊线的模塑半成品供客户试验，满足产品外露引脚0.15mm～0.35mm尺寸要求。
2、上芯
采用冲压方法制造的DFL专用引线框架，上芯设备工艺同DFN生产；
3、塑封
⑴　采用DFL专用MGP模具和已压焊的DFL框架，自动排片于上料架手工送入塑封模中，合模压力为90 kgf/cm～110 kgf/cm2下自动合模，调整设定塑封参数：模温170℃～180℃，注塑压力39 kgf/cm2～45 kgf/cm2，注塑速度为8 Sec ～14 Sec；预固化时间为80 Sec ～120 Sec，到时间后自动开模，手持上料架下料。
⑵　试封，进行首件检验：
①　X-Ray透视机透视，检查塑封后金线变形情况，金线变形率<5%；
②　10倍显微镜下观察塑封体外观质量，应无气孔、沙眼和包封未满现象；
⑶　正式封装并确保塑封后的半成品无气孔、沙眼和包封未满现象；
4、冲切分离
将产品放入冲切分离专用弹夹上，自动进入冲切分离轨道进行冲切分离，保证产品外露引脚0.15mm～0.35mm尺寸要求。
实施例1
晶圆减薄→划片→上芯→压焊→塑封→后固化→电镀→ 打印→冲切分离→检验→包装→入库。
1、晶圆减薄、划片
本封装产品的厚度是0.75mm,晶圆最终减薄厚度是芯片厚度220μm，使用VG502mkⅡ8B全自动减薄机，常规粗磨和细磨工艺。
划片使用DAD321划片机，正常划片工艺。
2、上芯
采用冲压制造的DFL专用引线框架，芯片厚度220μm，上芯设备为AD828或AD829粘片机，使用环保型导电胶8352L，选择与芯片尺寸相配套的点胶头和吸嘴，设备自动送料到粘片机的中央，先在框架载体上点上8352L导电胶，然后自动吸取芯片放置到已点的导电胶上，依同样方法粘完全部芯片，自动收料到传递夹后送固化，使用ESPEC烘箱，175℃±5℃，采用防离层烘烤工艺。
3、压焊
使用Egle60或W3100键合机，采用一般低弧度压焊工艺，弧度控制在150μm以内。
4、塑封
⑴　采用DFL专用MGP模具和已压焊的DFL框架，自动排片于上料架手工送入塑封模中，合模压力为90 kgf/ cm2下自动合模，调整设定塑封参数：模温170℃，注塑压力45 kgf/cm2，注塑速度为14 Sec；预固化时间为120 Sec，到时间后自动开模，手持上料架下料。
⑵　试封，进行首件检验：
①　X-Ray透视机透视，检查塑封后金线变形情况，金线变形率<5%；
②　10倍显微镜下观察塑封体外观质量，无气孔、沙眼和包封未满现象；
⑶　正式封装，塑封后的半成品无气孔、沙眼和包封未满现象。
5、后固化
   同常规DFN封装生产方法。
6、电镀
  同常规DFN封装生产方法。
7、打印
  同常规DFN封装生产方法。
8、冲切分离
将产品放入冲切分离专用弹夹上，自动进入冲切分离轨道进行冲切分离，产品外露引脚0.15mm尺寸。
9、检验
检测外形尺寸和印字质量，并在40×～100×倍显微下检查塑封体无开裂现象。
10、包装、入库
抽真空包装后，签单入库。
实施例2
1、晶圆减薄、划片
本封装产品的厚度是0.75mm,晶圆最终减薄厚度是芯片厚度180μm，使用VG502mkⅡ8B全自动减薄机，常规粗磨和细磨工艺。
划片使用DAD321划片机，正常划片工艺。
2、上芯
采用冲压制造的DFL专用引线框架，芯片厚度180μm，上芯设备为AD828或AD829粘片机，使用环保型导电胶8352L，选择与芯片尺寸相配套的点胶头和吸嘴，设备自动送料到粘片机的中央，先在框架载体上点上8352L导电胶，然后自动吸取芯片放置到已点的导电胶上，依同样方法粘完全部芯片，自动收料到传递夹后送固化，使用ESPEC烘箱，175℃±5℃，采用防离层烘烤工艺。
3、压焊
压焊同实施例1。
4、塑封
⑴　采用DFL专用MGP模具和已压焊的DFL框架，自动排片于上料架手工送入塑封模中，合模压力为110kgf/ cm2下自动合模，调整设定塑封参数：模温180℃，注塑压力39 kgf/cm2，注塑速度为8 Sec；预固化时间为80 Sec，到时间后自动开模，手持上料架下料。
⑵　试封，进行首件检验：
①　X-Ray透视机透视，检查塑封后金线变形情况，金线变形率<5%；
②　10倍显微镜下观察塑封体外观质量，无气孔、沙眼和包封未满现象；
⑶　正式封装并确保塑封后的半成品无气孔、沙眼和包封未满现象；
5、后固化
同实施例1。
6、电镀
同实施例1。
7、打印
同实施例1。
8、冲切分离
将产品放入冲切分离专用弹夹上，自动进入冲切分离轨道进行冲切，保证产品外露引脚0.35mm尺寸要求。
9、检验
同实施例1。
10、包装、入库
同实施例1。

Claims (5)

1. 一种双扁平短引脚IC芯片封装件，包括引线框架载体、粘片胶、IC芯片、内引脚、键合线、外引脚及塑封体，其特征在于所述内引脚（4）向上与载体(1)处于同一平面，所述外引脚（6）外露于塑封体（7）。
2.根据权利要求1所述的一种双扁平短引脚IC芯片封装件，其特征在于所述外引脚(6)露出塑封体（7）0.15mm～0.35mm，并与塑封体（7）底面处于同一个平面。
3. 根据权利要求1所述的一种双扁平短引脚IC芯片封装件，其特征在于所述引脚间距为0.4 mm/0.5mm/0.65mm。
4. 根据权利要求1所述的一种双扁平短引脚IC芯片封装件，其特征在于所述封装件为双面封装，载体不外露。
5. 根据权利要求1所述一种双扁平短引脚IC芯片封装件的生产方法，其工艺流程如下：
晶圆减薄→划片→上芯→压焊→塑封→后固化→电镀→ 打印→冲切分离→检验→包装→入库，其中：减薄、划片、压焊、后固化、电镀、打印、包装同常规DFN封装生产工艺，其特征在于：
所述上芯：采用冲压制造引线框架，芯片厚度200μm±20μm；使用ESPEC烘箱，温度175℃±5℃，采用防离层烘烤工艺；
所述塑封：  
a　采用MGP模具和已压焊的DFL框架，自动排片于上料架，送入塑封模中，合模压力为90 kgf/cm～110 kgf/cm2，调整设定塑封参数：模温170℃～180℃，注塑压力39 kgf/cm2～45 kgf/cm2，注塑速度为8 Sec ～14 Sec；预固化时间为80 Sec ～120 Sec；
b　试封，进行首件检验：  
b1　检查塑封后金线变形情况，金线变形率<5%；
b2　观察塑封体外观质量：无气孔、沙眼和包封未满现象；
c　封装；
所述冲切分离:
将产品放入冲切分离专用弹夹上，自动进入冲切分离轨道进行冲切分离，产品外引脚（6）的外露尺寸为0.15mm～0.35mm。
CN2010105896737A 2010-12-15 2010-12-15 一种双扁平短引脚ic芯片封装件及其生产方法 Active CN102074542B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105896737A CN102074542B (zh) 2010-12-15 2010-12-15 一种双扁平短引脚ic芯片封装件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105896737A CN102074542B (zh) 2010-12-15 2010-12-15 一种双扁平短引脚ic芯片封装件及其生产方法

Publications (2)

Publication Number Publication Date
CN102074542A CN102074542A (zh) 2011-05-25
CN102074542B true CN102074542B (zh) 2013-04-17

Family

ID=44033019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105896737A Active CN102074542B (zh) 2010-12-15 2010-12-15 一种双扁平短引脚ic芯片封装件及其生产方法

Country Status (1)

Country Link
CN (1) CN102074542B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437141B (zh) * 2011-12-09 2015-04-01 天水华天科技股份有限公司 密节距小焊盘铜线键合单ic芯片封装件及其制备方法
TWI536524B (zh) * 2014-01-10 2016-06-01 萬國半導體股份有限公司 抑制爬電現象的半導體裝置及製備方法
CN107993945A (zh) * 2016-10-26 2018-05-04 汕尾德昌电子有限公司 一种dfn二极管的制造工艺
CN107567202A (zh) * 2017-08-28 2018-01-09 广东小天才科技有限公司 电路板组件及其制造方法

Also Published As

Publication number Publication date
CN102074542A (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
CN102074541B (zh) 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法
CN102437147B (zh) 密节距小焊盘铜线键合双ic芯片堆叠封装件及其制备方法
CN100409418C (zh) Qfn芯片封装工艺
CN101697348A (zh) 一种小载体四面扁平无引脚封装件及其制备方法
CN102074542B (zh) 一种双扁平短引脚ic芯片封装件及其生产方法
CN202259243U (zh) 一种球焊后框架贴膜封装件
CN110690189A (zh) 一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法
CN100511588C (zh) 导线架型芯片级封装方法
CN102222658B (zh) 多圈排列ic芯片封装件及其生产方法
CN102231372A (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN101694838A (zh) 一种双扁平无引脚封装件及其生产方法
CN210743964U (zh) 基于光伏模块的封装框架
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN102543931B (zh) 一种中心布线双圈排列单ic芯片封装件的制备方法
JP2013187441A (ja) 半導体装置の製造方法
CN201893334U (zh) 一种双扁平短引脚ic芯片封装件
CN204596785U (zh) 基于dip多基岛的引线框架
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN215220716U (zh) 多基岛芯片封装结构
JP2007335702A (ja) 転写基板の製造方法
CN202150453U (zh) 一种双扁平无载体无引线内引脚交错型ic芯片封装件
CN217641396U (zh) 一种微型led芯片封装结构
CN218039198U (zh) 一种超薄型led
CN201508834U (zh) 一种双扁平无引脚封装件
CN109697384A (zh) 指纹识别模组的制造方法、指纹识别模组和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant