CN110571161A - 埋入式rfid标签封装方法 - Google Patents

埋入式rfid标签封装方法 Download PDF

Info

Publication number
CN110571161A
CN110571161A CN201910862129.6A CN201910862129A CN110571161A CN 110571161 A CN110571161 A CN 110571161A CN 201910862129 A CN201910862129 A CN 201910862129A CN 110571161 A CN110571161 A CN 110571161A
Authority
CN
China
Prior art keywords
pcb
antenna
rfid chip
adhesive
rfid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910862129.6A
Other languages
English (en)
Inventor
韩顺枫
唐晓柯
李德建
关媛
李博夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
Beijing Smartchip Microelectronics Technology Co Ltd
National Network Information and Communication Industry Group Co Ltd
Original Assignee
State Grid Corp of China SGCC
Beijing Smartchip Microelectronics Technology Co Ltd
National Network Information and Communication Industry Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, Beijing Smartchip Microelectronics Technology Co Ltd, National Network Information and Communication Industry Group Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN201910862129.6A priority Critical patent/CN110571161A/zh
Publication of CN110571161A publication Critical patent/CN110571161A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772Physical layout of the record carrier
    • G06K19/07728Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明公开了一种埋入式RFID标签封装方法,包括:在PCB板上制造天线,且PCB板上开设预留槽;在引线框架上贴装RFID芯片,且将RFID芯片引线键合,并塑封RFID芯片形成RFID芯片塑封体;将RFID芯片塑封体正面朝下扣进PCB板上的预留槽,并进行固定;图形化金属线路层,从而使引线框架的引脚与天线的正负极互联,进而实现RFID芯片与天线互联;以及在天线正面,PCB板表层涂覆绿油,从而得到RFID标签。借此,本发明的埋入式RFID标签封装方法,可以满足薄型化、高可靠性封装。

Description

埋入式RFID标签封装方法
技术领域
本发明是关于RFID硬质标签制造技术领域,特别是关于一种埋入式RFID标签封装方法。
背景技术
物联网是通过二维码识读设备、射频识别(RFID)装置、红外感应器、全球定位系统和激光扫描器等信息传感设备,按约定的协议,把任何物品与互联网相连接,进行信息交换和通信,以实现智能化识别、定位、跟踪、监控和管理的一种网络。近年来随着物联网的快速发展,RFID标签产业发展迅猛,目前RFID标签封装方式主要包括COB(Chip On Board)封装、FC(Flip Chip)封装以及SMT(Surface Mount Technology)模块封装三种封装方式。
针对塑料壳异型标签,主要采用COB和SMT模块封装两种方法。COB封装RFID标签具有制造工艺简单、成本较低等优点,但是由于黑胶、PCB板以及RFID芯片的热膨胀系数(Coefficient of Thermal Expansion,CTE)匹配度很低,导致其热机械性能很差;并且黑胶的吸湿性能及可制造性很低,也直接影响COB封装RFID标签的可靠性。SMT模块RFID封装能够满足高可靠性要求,但是SMT模块封装RFID标签必须要经历回流过程(220-260℃)形成焊点,才能实现RFID模块引脚与天线实现互联,在回流过程中由于湿-热-机械应力耦合,极易出现“爆米花效应”,影响封装良率和可靠性;且SMT模块封装RFID不能满足轻薄短小化的发展需求。针对COB和SMT模块封装两种RFID标签封装方法,CTE匹配度都不是很好,导致标签热-机械性能差,受温度变化,形变量多大,从而影响RFID标签的灵敏度等性能及可靠性。
为了得到更高可靠性、高良率的RFID标签,且能够满足电子器件轻薄短小化的发展趋势,很有必要提出一种新的RFID标签封装工艺。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种埋入式RFID标签封装方法,其可以满足薄型化、高可靠性封装。
为实现上述目的,本发明提供了一种埋入式RFID标签封装方法,包括:在PCB板上制造天线,且PCB板上开设预留槽;在引线框架上贴装RFID芯片,且将RFID芯片引线键合,并塑封RFID芯片形成RFID芯片塑封体;将RFID芯片塑封体正面朝下扣进PCB板上的预留槽,并进行固定;图形化金属线路层,从而使引线框架的引脚与天线的正负极互联,进而实现RFID芯片与天线互联;以及在天线正面,PCB板表层涂覆绿油,从而得到RFID标签。
在一优选的实施方式中,在PCB板上制造天线的工艺为蚀刻、电镀或打印等,天线的材质为铜、金或铝等,且PCB板的材质为塑封料、FR4、FR5等有机树脂。
在一优选的实施方式中,在PCB板上开预留槽的工艺为光刻、磨铣或切割等。
在一优选的实施方式中,引线框架为DFN/SOT/QFN/QFP等形式,RFID芯片是通过贴片胶贴装于引线框架上,且贴片胶的材质为DM6030等导电胶或者非导电胶。
在一优选的实施方式中,预留槽铺贴有黏胶,在预留槽铺贴黏胶的方式为点涂、旋涂或棒涂等方式,黏胶的厚度为0.05mm,且黏胶的材质为银浆等耐高温胶水。
在一优选的实施方式中,图案化金属线路层的工艺为全加成镀铜工艺、半加成镀铜工艺、减成蚀刻工艺、印刷导电浆料、溅射及3D打印等。
与现有技术相比,根据本发明的埋入式RFID标签封装方法,能够实现RFID芯片埋入式封装,实现小型化封装;其次,取消SMT过程中的回流,从而摆脱“爆米花效应”等失效,实现高良率封装;最后,将RFID芯片进行塑封并埋入PCB板,能够有效保护RFID芯片,提高热机械性能、改善吸湿性能,抗振动性能以及抗弯曲能力得到提升。
附图说明
图1是根据本发明一实施方式的埋入式RFID标签封装方法的步骤流程图。
图2是根据本发明一实施方式的埋入式RFID标签封装方法的制造天线的工序示意图。
图3是根据本发明一实施方式的埋入式RFID标签封装方法的在PCB板上开预留槽的工序示意图。
图4是根据本发明一实施方式的埋入式RFID标签封装方法的在引线框架上贴装RFID芯片的工序示意图。
图5是根据本发明一实施方式的埋入式RFID标签封装方法的引线键合的工序示意图。
图6是根据本发明一实施方式的埋入式RFID标签封装方法的塑封RFID芯片的工序示意图。
图7是根据本发明一实施方式的埋入式RFID标签封装方法的预留槽铺贴黏胶的工序示意图。
图8是根据本发明一实施方式的埋入式RFID标签封装方法的在预留槽中放置RFID芯片塑封体的工序示意图。
图9是根据本发明一实施方式的埋入式RFID标签封装方法的图形化金属线路层的工序示意图。
图10是根据本发明一实施方式的埋入式RFID标签封装方法的涂覆绿油的工序示意图。
主要附图标记说明:
1-天线,2-PCB板,3-预留槽,4-RFID芯片,5-引线框架,6-贴片胶,7-键合线,8-塑封料,9-黏胶,10-金属线路层,11-绿油。
具体实施方式
下面结合附图,对本发明的具体实施方式进行详细描述,但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
如图1至图10所示,图1是根据本发明一实施方式的埋入式RFID标签封装方法的步骤流程图;图2是根据本发明一实施方式的埋入式RFID标签封装方法的在PCB板上开预留槽的工序示意图;图3是根据本发明一实施方式的埋入式RFID标签封装方法的制造天线的工序示意图;图4是根据本发明一实施方式的埋入式RFID标签封装方法的在引线框架上贴装RFID芯片的工序示意图;图5是根据本发明一实施方式的埋入式RFID标签封装方法的引线键合的工序示意图;图6是根据本发明一实施方式的埋入式RFID标签封装方法的塑封RFID芯片的工序示意图;图7是根据本发明一实施方式的埋入式RFID标签封装方法的预留槽铺贴黏胶的工序示意图;图8是根据本发明一实施方式的埋入式RFID标签封装方法的在预留槽中放置RFID芯片塑封体的工序示意图;图9是根据本发明一实施方式的埋入式RFID标签封装方法的图形化金属线路层的工序示意图;图10是根据本发明一实施方式的埋入式RFID标签封装方法的涂覆绿油的工序示意图。
根据本发明优选实施方式的一种埋入式RFID标签封装方法,包括以下步骤:
如图2所示,设计天线1,并在PCB板2上制造天线1;可选地,天线1制造的方式可以为蚀刻、电镀、打印等方式;可选地,天线1的材料可以为铜、金、铝等;可选地,PCB板2的材料为塑封料、FR4、FR5等有机树脂材料;如图3所示,在PCB板2上开预留槽3;可选地,预留槽3的尺寸根据RFID芯片4封装后尺寸选定;可选地,开预留槽3的方式可以为光刻、磨铣、切割等方式;可选地,芯片4封装可以为塑封、陶瓷封装和金属封装等,封装形式可以为DFN/SOT/QFN/QFP等。
如图4所示,在引线框架5上贴装RFID芯片4;可选地,引线框架5可以为DFN/SOT/QFN/QFP等形式;可选地,贴片胶6材料可以为DM6030等低热膨胀系数、高可靠性贴片胶6;接着如图5所示,引线键合,实现RFID芯片4与引线框架5的电气互联;可选地,键合线7材料可以为金、铜、铝等;如图6所示,塑封RFID芯片4,形成RFID芯片塑封体;可选地,塑封料8材料热膨胀系数应与引线框架5热膨胀系数相匹配。
如图7所示,在预留槽3位置铺贴黏胶9;可选地,铺贴黏胶9的方式可以为点胶、旋涂、棒涂等方式,具体置黏胶9方式根据预留槽3形状以及黏胶9特性决定;黏胶9厚度为0.05mm左右,黏胶9材料可以为银浆等耐高温胶水;接着如图8所示,将RFID塑封体装入PCB板2预留槽3中,使引线框架5底面与天线1正负极上表面平齐。
如图9所示,图形化金属线路层10,实现引线框架5引脚与天线1正负极的互联,从而实现RFID芯片4与天线1的互联;可选地,图形化金属线路层10的工艺可以为全加成镀铜工艺、半加成镀铜工艺、减成蚀刻工艺、印刷导电浆料、溅射及3D打印等方式;接着如图10所示,在天线1正面,PCB板2表层涂覆绿油11,完成RFID标签封装过程。
在实际应用中,本发明的埋入式RFID标签封装方法包括:设计天线1,并在PCB板2上制造天线1,天线1的材料为铜,PCB板2的材料为FR5;在PCB板2上开预留槽3,开预留槽3的方式为蚀刻;把RFID芯片4贴装引线框架5上,引线框架5为DFN框架,贴片胶6为银浆;引线键合,实现RFID芯片4与引线框架5的电气互联,键合线7的材料为金;塑封RFID芯片4,形成RFID芯片塑封体,塑封料8等效热膨胀系数为17左右;在预留槽3位置铺贴黏胶9;铺贴黏胶9的方式可以为点胶,黏胶9厚度为0.05mm左右;将RFID塑封体装入PCB板2预留槽3中,使引线框架5底面与天线1正负极上表面平齐;图形化金属线路层10,实现引线框架5引脚与天线1正负极的互联,从而实现RFID芯片4与天线1的互联,图形化金属线路层10工艺为半加成蚀刻工艺;在天线1正面,PCB板2表层涂覆绿油11,完成RFID标签封装过程。
总之,本发明的埋入式RFID标签封装方法,具有如下有益效果:
1、埋入式RFID标签封装方法,满足薄型化、高可靠性封装;
2、避免SMT模块封装RFID回流焊,满足高可靠性封装;
3、将RFID芯片埋入PCB板,提高热机械性能,改善吸湿性能,抗振抗弯能力提升。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式,并且很显然,根据上述教导,可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用,从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (6)

1.一种埋入式RFID标签封装方法,其特征在于,包括:
在PCB板上制造天线,且所述PCB板上开设预留槽;
在引线框架上贴装RFID芯片,且将所述RFID芯片引线键合,并塑封所述RFID芯片形成RFID芯片塑封体;
将所述RFID芯片塑封体正面朝下扣进所述PCB板上的预留槽,并进行固定;
图形化金属线路层,从而使所述引线框架的引脚与所述天线的正负极互联,进而实现所述RFID芯片与所述天线互联;以及
在所述天线正面,所述PCB板表层涂覆绿油,从而得到RFID标签。
2.如权利要求1所述的埋入式RFID标签封装方法,其特征在于,在所述PCB板上制造所述天线的工艺为蚀刻、电镀或打印等,所述天线的材质为铜、金或铝等,且所述PCB板的材质为塑封料、FR4、FR5等有机树脂。
3.如权利要求1所述的埋入式RFID标签封装方法,其特征在于,在所述PCB板上开所述预留槽的工艺为光刻、磨铣或切割等。
4.如权利要求1所述的埋入式RFID标签封装方法,其特征在于,所述引线框架为DFN/SOT/QFN/QFP等形式,所述RFID芯片是通过贴片胶贴装于所述引线框架上,且所述贴片胶的材质为DM6030等导电胶或者非导电胶。
5.如权利要求1所述的埋入式RFID标签封装方法,其特征在于,所述预留槽铺贴有黏胶,在所述预留槽铺贴所述黏胶的方式为点涂、旋涂或棒涂等方式,所述黏胶的厚度为0.05mm,且所述黏胶的材质为银浆等耐高温胶水。
6.如权利要求1所述的埋入式RFID标签封装方法,其特征在于,图案化所述金属线路层的工艺为全加成镀铜工艺、半加成镀铜工艺、减成蚀刻工艺、印刷导电浆料及溅射及3D打印等。
CN201910862129.6A 2019-09-12 2019-09-12 埋入式rfid标签封装方法 Pending CN110571161A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910862129.6A CN110571161A (zh) 2019-09-12 2019-09-12 埋入式rfid标签封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910862129.6A CN110571161A (zh) 2019-09-12 2019-09-12 埋入式rfid标签封装方法

Publications (1)

Publication Number Publication Date
CN110571161A true CN110571161A (zh) 2019-12-13

Family

ID=68779453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910862129.6A Pending CN110571161A (zh) 2019-09-12 2019-09-12 埋入式rfid标签封装方法

Country Status (1)

Country Link
CN (1) CN110571161A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838016A (zh) * 2021-01-16 2021-05-25 北京工业大学 一种埋入基板的芯片增厚方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017534A (zh) * 2006-02-10 2007-08-15 富士通株式会社 Rfid标签制造方法和rfid标签
CN101256637A (zh) * 2008-01-17 2008-09-03 北京德鑫泉科技发展有限公司 射频识别装置及其生产方法
CN101567351A (zh) * 2008-04-25 2009-10-28 上海长丰智能卡有限公司 一种微型射频模块及其封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017534A (zh) * 2006-02-10 2007-08-15 富士通株式会社 Rfid标签制造方法和rfid标签
CN101256637A (zh) * 2008-01-17 2008-09-03 北京德鑫泉科技发展有限公司 射频识别装置及其生产方法
CN101567351A (zh) * 2008-04-25 2009-10-28 上海长丰智能卡有限公司 一种微型射频模块及其封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838016A (zh) * 2021-01-16 2021-05-25 北京工业大学 一种埋入基板的芯片增厚方法

Similar Documents

Publication Publication Date Title
KR100395188B1 (ko) 반도체장치 및 그 제조방법과 전자기기
CN102244057B (zh) 半导体封装及其制造方法
KR100400629B1 (ko) 회로 장치 및 그 제조 방법
US20150016116A1 (en) Flexible led light bar and manufacturing method thereof
US8393076B2 (en) Electrical connection of components
TWI403234B (zh) 安裝基板及使用該基板之薄型發光裝置的製造方法
JP6901207B2 (ja) チップカードモジュール及びチップカードを製造するための方法
CN105321973A (zh) 一种覆晶摄像头及其制作方法
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
CN105789065B (zh) 一种芯片封装结构、终端设备及方法
CN110571161A (zh) 埋入式rfid标签封装方法
CN100481420C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
US20110189824A1 (en) Method for manufacturing an electronic device
US7084499B2 (en) Semiconductor package and method for making the same
CN104769712A (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
CN100470748C (zh) 晶圆级封装方法
JP2005056221A (ja) 半導体モジュール及びその製造方法
CN207993846U (zh) 一种支架式电子标签的封装结构
CN1316607C (zh) 具有高散热效能的半导体封装件及其制法
JP2009080843A (ja) 半導体装置
JP2589093B2 (ja) Icカードの製造方法
CN104916600A (zh) 系统级封装模块及其制造方法
CN108172552A (zh) 一种支架式电子标签的封装结构及其封装方法
JP4471926B2 (ja) 半導体装置
JP2018124902A (ja) デュアルインターフェースカード用アンテナおよびデュアルインターフェースカード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191213

RJ01 Rejection of invention patent application after publication