JP2001203296A - Icカード用icチップ実装基板 - Google Patents
Icカード用icチップ実装基板Info
- Publication number
- JP2001203296A JP2001203296A JP2000009788A JP2000009788A JP2001203296A JP 2001203296 A JP2001203296 A JP 2001203296A JP 2000009788 A JP2000009788 A JP 2000009788A JP 2000009788 A JP2000009788 A JP 2000009788A JP 2001203296 A JP2001203296 A JP 2001203296A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- metal layer
- card
- terminal
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
- Credit Cards Or The Like (AREA)
Abstract
チップ上の各接触端子と基板の外部端子を接続するワイ
ヤが非接触端子と接触することが無く、不良率が極めて
低いICカード実装基板を提供するものである。 【解決手段】絶縁層の一方の面に金属層Aからなる外部
端子が、前記絶縁層の他方の面にICチップ、および、
金属層Bからなるパターン層が設けられ、絶縁層と金属
層Bに開けられた複数のスルーホールを通して、前記金
属層B側の絶縁層上に接着されたICチップの端子と前
記金属層Aの絶縁層側とがワイヤボンディングされるI
Cカード用ICチップ実装基板において、前記絶縁層に
開けられた複数のスルーホールの前記金属層B側周辺部
が絶縁部になっていることを特徴とする。
Description
チップ実装基板に関し、更に詳しくは接触、非接触両方
式に動作する通称コンビチップ用のICカードに搭載す
るICチップ実装基板に関する。
る。ICカード用のICチップ実装基板には、片側、又
は、両側に電気回路を形成した絶縁層を複数積層した多
層基板と、一枚の絶縁層の片側に電気回路を形成した一
層基板がある。通常の接触型ICカードは絶縁層の片面
に金属層が図3のように形成され、その裏側には図2に
示すようにチップが接着剤で固定され、チップ面に形成
された接続端子とICカードの外部端子を形成する金属
層Aの裏側が図2、図3に示すスルーホール22を通し
てワイヤで配線されている。一方接触・非接触両方式で
動作する通称コンビカードにおいては、前記接触型IC
カードとして機能すると同時にカード本体側に形成され
たアンテナからの信号を受信して動作しなければならず
したがってカード本体側に形成されたアンテナと基板に
搭載されたICチップに配線された端子を接続するため
の接続端子を基板上に形成する必要が生じる。
基板は、通常図1に示すような形状をしている。まず、
接触型ICカードとして機能させるために、チップ側の
端子42から絶縁層2に開けられたスルーホール22を
通して直接金属層Aに金属製のワイヤ5で接続するが、
前記コンビチップ上に形成されたアンテナ端子41の位
置は、チップメーカーによって一定していないために、
アンテナ端子41から配線されたワイヤが、前記接触型
ICカードのための複数のボンディングワイヤと交差し
たり、接触することなく極力距離が近いところに接地す
る必要である。そのために、ICチップの端子が形成さ
れているチップの両サイドに平行に、非接触端子3を帯
状に形成している。一方従来のコンビチップ用基板は図
1の非接触端子3が、図4に示すように、絶縁層のスル
ーホールのエッジまで非接触端子の金属が形成されてい
るために接触型として機能させるための外部端子とチッ
プ上の端子を接続するワイヤがアンテナ接続用の非接触
端子に接触し、製品の不良率が高かった。
カード用ICチップ実装基板1においてチップ上の各接
触端子42と基板の外部端子を接続するワイヤが非接触
端子3と接触することが無く、不良率が極めて低いIC
カード実装基板を提供するものである。
に、本発明の請求項1の発明のICカード用ICチップ
実装基板は、絶縁層の一方の面に金属層Aからなる外部
端子が、前記絶縁層の他方の面にICチップ、および、
金属層Bからなるパターン層が設けられ、絶縁層と金属
層Bに開けられた複数のスルーホールを通して、前記金
属層B側の絶縁層上に接着されたICチップの端子と前
記金属層Aの絶縁層側とがワイヤボンディングされるI
Cカード用ICチップ実装基板において、前記絶縁層に
開けられた複数のスルーホールの前記金属層B側周辺部
が絶縁部になっていることを特徴とするものである。
ド用ICチップ実装基板は、請求項1において、金属層
A及び金属層Bがパターンニングされた薄板状の形状を
成していることを特徴とするものである。
ド用ICチップ実装基板は、請求項1において、パター
ン層は、非接触方式の端子であることを特徴とするもの
である。
施形態について説明する。
ップ実装基板の裏面の一実施例を説明するための裏面平
面図である。図2は接触型ICカードのICチップ実装
基板の裏面の一実施例を説明するための裏面平面図であ
る。図3は、ICチップ実装基板の表面の一実施例を示
す表面平面図である。図4は、金属層Bの一部で従来の
非接触端子の形状を説明するための平面図である。図5
は、金属層Bの一部で本発明のスルーホール周辺に絶縁
部を設けた一例を説明するための平面図である。図6
は、図4のB−B線断面図である。図7は、図5のC−
C線断面図である。図8は、図1のA−A線断面図であ
る。図9は、本発明の内容を説明するために図8のEの
部分を拡大した図である。図10は、金属層Bの一部で
本発明のスルーホール周辺の絶縁部の形状の他の一例を
示す平面図である。図11は、金属層Bの一部で本発明
のスルーホール周辺の絶縁部の形状の更に他の一例を示
す平面図である。
プ実装基板1は、図3に示すICカード実装基板表面の
外部接続端子6(金属層A)、事前にスルーホール22
が開けられた絶縁層2、及び、非接触端子3およびアン
テナ端子31(金属層B)からなる3層構成でできてい
る。
明する。絶縁フィルム2の片面全面に銅箔を接着した
後、パンチング等の方法によりスルーホール22を開
け、絶縁フィルムの残った片側に前記同様銅箔を貼り合
わせる。絶縁フィルムには、ガラスエポキシ、ガラスB
Tレジン、ポリイミド等、物理的、化学的に強く、耐熱
性の材料が一般的に使用される。前記銅箔の上に印刷法
により前記両側にパターン状のレジストを形成して、レ
ジスト以外の部分を腐食(エッチング)し、残った銅箔の
表面からレジストを除去した後、金属層Aに(必要なら
ば金属層Bにも)ニッケル、又は、金メッキが施され、
基板ができあがる。前記の他に、基板の作製方法とし
て、やはり前記同様絶縁フィルムの片側全面に銅箔を接
着した後、パンチングによりスルーホール22を開け、
その後で絶縁フィルムの別の片側に銅箔を貼り合わせ
る。両面に感光材料が塗布され、所定のパターンが焼き
付けられ、現像、腐食(エッチング)、レジスト除去の
工程を経て金属層Aに(必要ならば金属層Bにも)ニッ
ケル、金メッキを施し図1及び図2のパターンを形成す
る。
複数列帯状に並べ、ロール状に仕上げる場合と、同一の
基板を縦横に複数個並べ、シート状に仕上げる場合があ
り、これを使用する後工程の要求によって決められる。
ンディング用の接着剤が部分塗布され(図示せず)その
上にICチップ4が固定される。チップ4が固定される
と、ワイヤボンダーでチップ側アンテナ端子41、接触
用端子42と、スルーホール奥の外部接続用の端子6の
絶縁層側金属面が金、又は、アルミニウム等金属製のボ
ンデイングワイヤ5で配線される。図3に示すようにI
Cチップ搭載基板1の表面は、接点の機能別に絶縁溝6
1によって、6ないし8の独立した部分に分割されてい
る。
ード基材であるポリ塩化ビニル、ポリエステル、ABS
等のプラスチックフィルムに印刷を施し、これら印刷さ
れた基材フィルムの間にアンテナ又はコイルを挟みこ
み、透明な保護フィルムで印刷面を被覆した後、全体に
熱、圧を加えながら積層する。積層された中間製品から
1枚1枚のカードに型抜きされた後、ICチップ実装基
板を埋めこむための凹部がカードの表面に形成される。
前記凹部にはカード基材の間に埋めこまれたアンテナ又
はコイルの端子が所定の位置に形成されていて、前記図
1のアンテナ端子31の位置と前記アンテナまたはコイ
ルの端子がICチップ実装基板をカード本体に実装する
際に対向するようになっていて実装時に導電性の接着剤
などで固定される。樹脂による射出成型の場合は、カー
ドの成型時にアンテナ又はコイルを封入し、ICチップ
実装基板を実装するための凹部も同時に形成する。前記
積層方式でカードを作製したときと同様ICチップ実装
基板のアンテナ端子に対向した位置にカード本体側のア
ンテナ端子が形成されている。成型時に印刷パターンを
転写しても、ICチップ実装基板を実装した後で、表裏
印刷しても良い。
1がH状の形状でつながっているが、前記非接触端子3
及びアンテナ端子31は電気的に導通していれば良いの
で前記H状の形状にこだわるものではない。
伸びているボンディングワイヤの方向に本発明の絶縁部
が形成されていることによって、ボンディングされたワ
イヤが非接触端子に接触する危険が無いことが明確に理
解できる。また、非接触端子3が図1のように形成され
ていれば、アンテナ端子41がICチップ4の縦ライン
上のどの位置に形成されていても、最も近くに在る非接
触端子3にワイヤを飛ばすことができ、非接触端子はス
ルーホール22が並ぶライン上付近に在ることが好まし
い事がわかる。
ホールの周辺に絶縁層を設けない従来の基板の一例を図
示したものであり、図5、及び、図7は本発明の非接触
端子3のスルーホールの周辺に絶縁層を設けた場合の一
例を図示したものである。前記従来例の問題点について
は、図9で詳しく説明する。図4、図5、図6、図7に
おいて3は非接触端子で、2は絶縁層、6はICカード
外部端子、22はスルーホール、23はスルーホール周
辺絶縁部である。
ーホールの周辺に絶縁部が在る場合と無い場合につい
て、ボンディングワイヤを配線した時にどのような状態
になるかを判りやすく説明した図である。図9において
従来の非接触端子の形状では、ICチップ4から導かれ
たワイヤ5aは金属層AのICカード外部端子裏側に接
地する際に非接触端子のエッジ、すなわち金属層Bのエ
ッジ3aに接触してしまう可能性がある。更に前記接触
を避けようとすると図9で判るように、ワイヤの高さが
高くなってしまう。然るにISOの規格に基づいて造ら
れたICカードはカードの厚さが最大0.76mmプラ
ス10%、最小0.76mmマイナス10%と決まって
いるために前記ワイヤボンディングの際のワイヤの高さ
をできるだけ低く抑えることが要求される。実際には絶
縁フィルム(絶縁層)の厚さ、金属層Bの厚さは極めて
薄いので、DaとDbの差はさほど無くても効果は得ら
れるがDa=Dbの場合と較べれば格段の違いが現れ
る。
ようになったためにワイヤの高さが極めて低く設定でき
るようになったが、このような傾向の中で後述、図11
のようにワイヤの下側全部を絶縁部にすることの効果は
きわめて大きいことが判る。また、チップ及びワイヤを
保護するために樹脂で封止するが、このような際にもワ
イヤの下側は絶縁されている方がより安全で都合が良
い。
形の場合、図11は、非接触端子3の絶縁部スルーホー
ル22からチップの各端子まで配線されたワイヤの下に
当たるスルーホール周辺部分を、全て絶縁部23にした
場合について説明するための平面図である。
施例について説明する。
プ実装基板を試作しボンディングワイヤの非接触端子3
への接触トラブルによる不良率を確認した。スルーホー
ルの直径を0.7mmとし、スルーホール周辺絶縁部の
直径を1.0mmとした。まず、絶縁フィルムとして厚
さ100μmのポリイミドフィルムを選定して、エポキ
シ系の接着剤を使用して片側に35μmの銅箔を接着し
た。シルクスクリーン印刷機によって水溶性のレジスト
をパターン印刷し、非印刷面を塩化第二鉄水溶液でエッ
チングした。このようにして図1のパターンを形成し、
パンチングによってスルーホール22を開けた。次に表
側に前記同様銅箔を全面に貼りつけ、前記同様図3に示
すメッキのためのリード61を伴ったパターンを印刷し
た後エッチングを行い、表面のレジストを除去しニッケ
ル、及びその上に金メッキを施し、裏面のレジストの除
去を行った。このようにして得た試作品を500ヶ作製
し、チップボンディング、ワイヤボンディングを行い、
図1の非接触端子3のスルーホールが隠れる程度に封止
樹脂を流し込み、チップ及びワイヤを固定した。
ンを図4のパターンに変えた基板を同様の方法で500
ヶ作製し、チップボンディング、ワイヤボンディングを
行い、図1の非接触端子3のスルーホールが隠れる程度
に封止樹脂を流し込み、チップ及びワイヤを固定した。
ワイヤと非接触端子の短絡状況を調査した結果、不良枚
数は、従来方式が50枚で、本発明方式は0枚であっ
た。
施例によっても明らかな如くコンビチップ対応汎用IC
チップ実装基板において裏面の非接触端子部分のスルー
ホール周辺部を絶縁部とすることによって、ICチップ
実装時の収率を格段に高めることができることが判明し
た。
板の裏面の一実施例を説明するための裏面平面図であ
る。
の一実施例を説明するための裏面平面図である。
の表面の一実施例を示す表面平面図である。
明するための平面図である。
絶縁部を設けた一例を説明するための平面図である。
を拡大した図である。
の絶縁部の形状の他の一例を示す平面図である。
の絶縁部の形状の更に他の一例を示す平面図である。
同じ大きさである場合の金属層Bのエッジの位置 3b 絶縁層のスルーホールの孔の大きさがDaで金属
層Bのスルーホールの孔の大きさがDbの場合の金属層
Bのエッジの位置 4 IC(コンビ)チップ 41 チップ側(非接触カード)アンテナ端子 42 チップ側(接触カード)端子 5、5a、5b ボンディングワイヤ 6 金属層A(ICカード外部端子) 61 外部端子溝 62 メッキリード 7 チップボンディング用接着剤
Claims (3)
- 【請求項1】 絶縁層の一方の面に金属層Aからなる外
部端子が、前記絶縁層の他方の面にICチップ、およ
び、金属層Bからなるパターン層が設けられ、絶縁層と
金属層Bに開けられた複数のスルーホールを通して、前
記金属層B側の絶縁層上に接着されたICチップの端子
と前記金属層Aの絶縁層側とがワイヤボンディングされ
るICカード用ICチップ実装基板において、前記絶縁
層に開けられた複数のスルーホールの前記金属層B側周
辺部が絶縁部になっていることを特徴とするICカード
用ICチップ実装基板。 - 【請求項2】 前記金属層A及び前記金属層Bはパター
ンニングされた薄板状の形状を成していることを特徴と
する請求項1に記載のICカード用ICチップ実装基
板。 - 【請求項3】 前記パターン層は、非接触方式の端子で
あることを特徴とする請求項1に記載のICカード用I
Cチップ実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000009788A JP4450921B2 (ja) | 2000-01-19 | 2000-01-19 | Icカード用icチップ実装基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000009788A JP4450921B2 (ja) | 2000-01-19 | 2000-01-19 | Icカード用icチップ実装基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001203296A true JP2001203296A (ja) | 2001-07-27 |
JP4450921B2 JP4450921B2 (ja) | 2010-04-14 |
Family
ID=18537892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000009788A Expired - Lifetime JP4450921B2 (ja) | 2000-01-19 | 2000-01-19 | Icカード用icチップ実装基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4450921B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007300121A (ja) * | 2006-04-28 | 2007-11-15 | Infineon Technologies Ag | チップモジュール、チップカード、および、それらの製造方法 |
JP2010074621A (ja) * | 2008-09-19 | 2010-04-02 | Nitto Denko Corp | アイソレータ用回路基板、アイソレータおよびアイソレータの製造方法 |
CN102446868A (zh) * | 2011-12-28 | 2012-05-09 | 上海长丰智能卡有限公司 | 一种新型双界面智能卡模块及其实现方式 |
JP2013235362A (ja) * | 2012-05-08 | 2013-11-21 | Toshiba Corp | Icカード |
-
2000
- 2000-01-19 JP JP2000009788A patent/JP4450921B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007300121A (ja) * | 2006-04-28 | 2007-11-15 | Infineon Technologies Ag | チップモジュール、チップカード、および、それらの製造方法 |
JP2010074621A (ja) * | 2008-09-19 | 2010-04-02 | Nitto Denko Corp | アイソレータ用回路基板、アイソレータおよびアイソレータの製造方法 |
CN102446868A (zh) * | 2011-12-28 | 2012-05-09 | 上海长丰智能卡有限公司 | 一种新型双界面智能卡模块及其实现方式 |
JP2013235362A (ja) * | 2012-05-08 | 2013-11-21 | Toshiba Corp | Icカード |
Also Published As
Publication number | Publication date |
---|---|
JP4450921B2 (ja) | 2010-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10839282B2 (en) | RFID transponder chip modules, elements thereof, and methods | |
US9622359B2 (en) | RFID transponder chip modules | |
JP5444261B2 (ja) | チップモジュールを製造する方法 | |
KR20010020324A (ko) | 반도체 소자 탑재용 기판 및 그 제조 방법 및 반도체 장치 | |
JP2000182017A (ja) | 接触型非接触型共用icカードおよびその製造方法 | |
KR100723493B1 (ko) | 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈 | |
KR20050096851A (ko) | 회로 장치 및 그 제조 방법 | |
KR100411862B1 (ko) | 배선기판 및 반도체장치 | |
JP3559322B2 (ja) | 薄型複合icカードの製造方法 | |
JPS6347265B2 (ja) | ||
KR101961529B1 (ko) | 유전체 필름 없는 전자 모듈 및 그 제조 방법 | |
JP5011766B2 (ja) | Icカード用icモジュール | |
JP4450921B2 (ja) | Icカード用icチップ実装基板 | |
JPH0216233B2 (ja) | ||
JP4090950B2 (ja) | 複合icカード用icモジュール | |
EP3738078B1 (en) | Method for manufacturing a sim card and sim card | |
JP4736557B2 (ja) | Icカード用icモジュールとその製造方法 | |
JP2008269648A (ja) | 接触型非接触型共用icカード | |
JPH081109Y2 (ja) | 複数チップ内蔵のicモジュール | |
JP4712373B2 (ja) | 電子タグ用インレットの製造方法および電子タグ用インレット | |
JP3269506B2 (ja) | 半導体装置 | |
JP2010117833A (ja) | インレイ及びその製造方法並びに非接触型情報媒体 | |
JPH11328355A (ja) | Icカード用icモジュール | |
JP2007034786A (ja) | 複合icカードおよびその製造方法 | |
JP2002123809A (ja) | Icモジュール、および、それを用いたicカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4450921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |