JPH081109Y2 - 複数チップ内蔵のｉｃモジュール - Google Patents
複数チップ内蔵のｉｃモジュールInfo
- Publication number
- JPH081109Y2 JPH081109Y2 JP1987086951U JP8695187U JPH081109Y2 JP H081109 Y2 JPH081109 Y2 JP H081109Y2 JP 1987086951 U JP1987086951 U JP 1987086951U JP 8695187 U JP8695187 U JP 8695187U JP H081109 Y2 JPH081109 Y2 JP H081109Y2
- Authority
- JP
- Japan
- Prior art keywords
- module
- electrode pattern
- side direction
- chip
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Credit Cards Or The Like (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はICカード等に適用した場合にカード曲げによ
るチップクラックの発生を防止することのできる複数チ
ップ内蔵のICモジュールに関するものである。
るチップクラックの発生を防止することのできる複数チ
ップ内蔵のICモジュールに関するものである。
先ず、ICモジュールの製造方法および構成について説
明する。
明する。
第10図はICモジュールの断面図で、１は基材、２は電
極パターン、2aはスルーホール、３は回路パターン層、
3bは回路パターン、４は接着材層、５は封止枠層、6a、
6bはICチップ、７はボンディング部、８は導体、９はモ
ールド用樹脂である。
極パターン、2aはスルーホール、３は回路パターン層、
3bは回路パターン、４は接着材層、５は封止枠層、6a、
6bはICチップ、７はボンディング部、８は導体、９はモ
ールド用樹脂である。
図において、厚さ0.1mm程度のガラスエポキシフィル
ム（ガラス布にエポキシ樹脂を含浸させて硬化させたフ
ィルム）、BTレジンフィルム（ガラス布にビスマレイミ
ドトリアジン樹脂を含浸させて硬化させたフィルム）等
からなるICモジュール基材１の表面に40μｍの厚さの接
続端子用電極パターン２を形成する。この電極パターン
２は、ICモジュール基材１に銅箔がラミネートされたフ
ィルムを用いて所望パターンにフォトエッチングしてパ
ターニングしたのち、Ni及びAuメッキをして形成するこ
とができる。
ム（ガラス布にエポキシ樹脂を含浸させて硬化させたフ
ィルム）、BTレジンフィルム（ガラス布にビスマレイミ
ドトリアジン樹脂を含浸させて硬化させたフィルム）等
からなるICモジュール基材１の表面に40μｍの厚さの接
続端子用電極パターン２を形成する。この電極パターン
２は、ICモジュール基材１に銅箔がラミネートされたフ
ィルムを用いて所望パターンにフォトエッチングしてパ
ターニングしたのち、Ni及びAuメッキをして形成するこ
とができる。
次に、ICチップを配置するための孔及び回路パターン
が形成された回路パターン層３を用意する。この回路パ
ターン層３は、例えば約18μｍの銅箔がその表面に形成
された絶縁フィルム（例えば、BTレジンフィルム）を用
いてフォトエッチング法などにより所望の回路パターン
にパターニングして回路パターン3bを形成し、Niメッキ
およびAuメッキを行い、メッキ加工後、ICチップを設置
する部分の穴開け加工を行う。次に、このようにして準
備したICモジュール基材層と回路パターン層とを位置合
わせして各層を接着材層４を介して貼着して一体化す
る。この貼着工程は、例えば半硬化エポキシ樹脂膜を介
して熱圧着によって行うこともできる。
が形成された回路パターン層３を用意する。この回路パ
ターン層３は、例えば約18μｍの銅箔がその表面に形成
された絶縁フィルム（例えば、BTレジンフィルム）を用
いてフォトエッチング法などにより所望の回路パターン
にパターニングして回路パターン3bを形成し、Niメッキ
およびAuメッキを行い、メッキ加工後、ICチップを設置
する部分の穴開け加工を行う。次に、このようにして準
備したICモジュール基材層と回路パターン層とを位置合
わせして各層を接着材層４を介して貼着して一体化す
る。この貼着工程は、例えば半硬化エポキシ樹脂膜を介
して熱圧着によって行うこともできる。
次いで、接続端子用電極パターン２と回路パターン層
３の回路パターン3bとを導通させるために所望箇所にス
ルーホール2aを設ける。スルーホール2aの形成は、スル
ーホール加工部以外をレジストで被覆し、次いでスルー
ホール部の穴開け加工、スルーホール内部のメッキ加工
ならびにレジストの除去の順に行う。
３の回路パターン3bとを導通させるために所望箇所にス
ルーホール2aを設ける。スルーホール2aの形成は、スル
ーホール加工部以外をレジストで被覆し、次いでスルー
ホール部の穴開け加工、スルーホール内部のメッキ加工
ならびにレジストの除去の順に行う。
次いで、ICモジュールを樹脂モールドする際の樹脂の
流出を防止するための封止枠層５を用意する。この封止
枠層５は上記ICモジュール基材層、回路パターン層に用
いたと同様の材質の絶縁基板（厚さ約0.2mm）にICチッ
プ及びこれらを配線するための回路部が露出する最小限
の穴を設けることにより形成する。
流出を防止するための封止枠層５を用意する。この封止
枠層５は上記ICモジュール基材層、回路パターン層に用
いたと同様の材質の絶縁基板（厚さ約0.2mm）にICチッ
プ及びこれらを配線するための回路部が露出する最小限
の穴を設けることにより形成する。
次いで、ICモジュール基材層と回路パターン層との積
層体の回路パターン3bが形成されている面に上記封止枠
層５を接着材層４を介して貼着して一体化する。
層体の回路パターン3bが形成されている面に上記封止枠
層５を接着材層４を介して貼着して一体化する。
このようにして作成したICモジュール用回路基板に接
着剤４を用いてICチップ6a、6bをマウントする。こうし
てICチップ6a、6bは、図示するようにICモジュール基材
層１に支持された形となる。次いで、ICチップのボンデ
ィング部７と回路パターン3bとを導体８によりワイヤボ
ンディング方式等により接続する。なおこの部分は、ワ
イヤを使用しないフェイス・ボンディング方式で実施す
ることもでき、その場合はより薄いICモジュールを得る
ことができる。ICチップ6a、6bと回路パターン3bとの配
線を行った後、ICチップ、配線部を被覆するようにして
エポキシ樹脂等のモールド用樹脂９を充填してモールド
する。モールドする際には、樹脂９の表面が封止枠層５
の表面と一致するようにする。モールドを硬化させてIC
モジュールの形成が終了する。
着剤４を用いてICチップ6a、6bをマウントする。こうし
てICチップ6a、6bは、図示するようにICモジュール基材
層１に支持された形となる。次いで、ICチップのボンデ
ィング部７と回路パターン3bとを導体８によりワイヤボ
ンディング方式等により接続する。なおこの部分は、ワ
イヤを使用しないフェイス・ボンディング方式で実施す
ることもでき、その場合はより薄いICモジュールを得る
ことができる。ICチップ6a、6bと回路パターン3bとの配
線を行った後、ICチップ、配線部を被覆するようにして
エポキシ樹脂等のモールド用樹脂９を充填してモールド
する。モールドする際には、樹脂９の表面が封止枠層５
の表面と一致するようにする。モールドを硬化させてIC
モジュールの形成が終了する。
第11図はこのようなICモジュールの従来の端子パター
ンを示す図で、11a〜11hは外部接続端子電極パターン、
12a〜12hはスルーホール、13a〜13fは長辺方向電極パタ
ーン分離部、14、15は短辺方向電極パターン分離部であ
る。
ンを示す図で、11a〜11hは外部接続端子電極パターン、
12a〜12hはスルーホール、13a〜13fは長辺方向電極パタ
ーン分離部、14、15は短辺方向電極パターン分離部であ
る。
図において、電極パターン分離部13a〜13fは長辺に平
行な直線状に、電極パターン分離部14、15は短辺に平行
な直線状に形成されており、この部分は他の端子と電気
的に絶縁させるため、銅箔をエッチング等により取り除
いている。このようなICモジュールを組み込んだICカー
ドの厚みは0.84mm以下であるためどうしても曲げモール
ドが働くと変形を生じ、特に長辺方向の曲げが生じ易
い。こうしてカードに変形が生じた場合、銅箔を取り除
いて数10μｍ薄くなり、しかも金属の剛性がなくなって
いる電極パターン分離部には応力集中が生じる。第10図
から分かるように短辺方向の分離部14、15の下方にはIC
チップ6a、6bが存在しており、分離部に応力集中が生じ
た場合にはチップクラックが発生し、ICモジュールを破
損してしまう場合も生ずる。
行な直線状に、電極パターン分離部14、15は短辺に平行
な直線状に形成されており、この部分は他の端子と電気
的に絶縁させるため、銅箔をエッチング等により取り除
いている。このようなICモジュールを組み込んだICカー
ドの厚みは0.84mm以下であるためどうしても曲げモール
ドが働くと変形を生じ、特に長辺方向の曲げが生じ易
い。こうしてカードに変形が生じた場合、銅箔を取り除
いて数10μｍ薄くなり、しかも金属の剛性がなくなって
いる電極パターン分離部には応力集中が生じる。第10図
から分かるように短辺方向の分離部14、15の下方にはIC
チップ6a、6bが存在しており、分離部に応力集中が生じ
た場合にはチップクラックが発生し、ICモジュールを破
損してしまう場合も生ずる。
なお短辺方向は曲げモーメントが小さいため変形が生
じにくく、したがってチップクラックも発生しにくい。
じにくく、したがってチップクラックも発生しにくい。
本考案は上記問題点を解決するためのもので、カード
の曲げによるチップクラックの発生を防止することので
きる複数チップ内蔵のICモジュールを提供することを目
的とする。
の曲げによるチップクラックの発生を防止することので
きる複数チップ内蔵のICモジュールを提供することを目
的とする。
そのために本考案は、長辺方向の電極パターン分離部
と短辺方向の電極パターン分離部とにより複数の電極パ
ターンに分割された端子部を有し、電極パターン下部に
複数のICチップが配設されたICモジュールにおいて、IC
モジュールは、チップマウント以外すべて個々のICチッ
プをそれぞれ単独に収納する穴を有する封止枠で覆われ
るとともに、短辺方向の電極パターン分離部が各ICチッ
プにかからないように配置されていることを特徴とす
る。
と短辺方向の電極パターン分離部とにより複数の電極パ
ターンに分割された端子部を有し、電極パターン下部に
複数のICチップが配設されたICモジュールにおいて、IC
モジュールは、チップマウント以外すべて個々のICチッ
プをそれぞれ単独に収納する穴を有する封止枠で覆われ
るとともに、短辺方向の電極パターン分離部が各ICチッ
プにかからないように配置されていることを特徴とす
る。
本考案の複数チップ内蔵のICモジュールは、チップマ
ウント以外すべての個々のICチップをそれぞれ単独に収
納する穴を有する封止枠で覆い、かつ短辺方向の電極パ
ターン分離部をその下部に設けられたICチップにかから
ないように配置することにより、機械的強度を確保し、
カードの長辺方向の曲げにより短辺方向の電極パターン
分離部に応力集中が発生してもチップクラックの発生を
防止することができる。
ウント以外すべての個々のICチップをそれぞれ単独に収
納する穴を有する封止枠で覆い、かつ短辺方向の電極パ
ターン分離部をその下部に設けられたICチップにかから
ないように配置することにより、機械的強度を確保し、
カードの長辺方向の曲げにより短辺方向の電極パターン
分離部に応力集中が発生してもチップクラックの発生を
防止することができる。
以下、実施例を図面に基づき説明する。
第１図は本考案の複数チップ内蔵のICモジュールの端
子パターンを示す図、第２図はその断面図で、第10図、
第11図と同一番号は同一内容を示している。なお、16は
電極パターン分離部である。
子パターンを示す図、第２図はその断面図で、第10図、
第11図と同一番号は同一内容を示している。なお、16は
電極パターン分離部である。
図において、ICモジュールはチップマウント以外はす
べて封止枠５で覆われており、この封止枠５にあけた各
穴にICチップ6a、6bをそれぞれ単独に配置して樹脂モー
ルドし、機械的強度を確保するようにしている。短辺方
向の電極パターン分離部16は、図示するようにICチップ
6a、6bの間を通り、ICチップにかからないように配置さ
れている。このように、封止枠５にあけた各穴にICチッ
プをそれぞれ単独に設けると共に、短辺方向の電極パタ
ーン分離部をICチップにかからないように配置すること
により、長辺方向の曲げに対する強度が確保され、さら
に分離部16に応力集中が発生しても、その直下にICチッ
プが存在しないので、チップクラックは発生しない。
べて封止枠５で覆われており、この封止枠５にあけた各
穴にICチップ6a、6bをそれぞれ単独に配置して樹脂モー
ルドし、機械的強度を確保するようにしている。短辺方
向の電極パターン分離部16は、図示するようにICチップ
6a、6bの間を通り、ICチップにかからないように配置さ
れている。このように、封止枠５にあけた各穴にICチッ
プをそれぞれ単独に設けると共に、短辺方向の電極パタ
ーン分離部をICチップにかからないように配置すること
により、長辺方向の曲げに対する強度が確保され、さら
に分離部16に応力集中が発生しても、その直下にICチッ
プが存在しないので、チップクラックは発生しない。
なお、第３図に示すように封止枠５を外側へ延出させ
ることによりカード曲げに対して補強効果を持たせるこ
とができる。
ることによりカード曲げに対して補強効果を持たせるこ
とができる。
第４図は本発明による他の実施例を示す図で、２つの
ICチップにかからない電極パターン分離部16が、中心か
ら左右どちらかにずれている場合である。２つのICチッ
プの大きさが違う場合等に適用すればよい。
ICチップにかからない電極パターン分離部16が、中心か
ら左右どちらかにずれている場合である。２つのICチッ
プの大きさが違う場合等に適用すればよい。
第５図は本発明による他の実施例を示す図で、３つの
ICチップを封止枠にあけた各穴にそれぞれ単独に設けた
場合であり、短辺方向の電極パターン分離部は、各ICチ
ップにかからないように直線状分離部17と18により構成
している。
ICチップを封止枠にあけた各穴にそれぞれ単独に設けた
場合であり、短辺方向の電極パターン分離部は、各ICチ
ップにかからないように直線状分離部17と18により構成
している。
なお、上記各実施例においては短辺方向の電極パター
ン分離部を直線により構成したが、円弧状非直線状に構
成することにより長辺方向の曲げによる分離部における
応力集中の発生を緩和ないし防止することができ、その
結果チップクラックの発生を防止することができる。こ
の場合、分離部は全て曲線状である必要はなく、一部の
み曲線状とし、他は直線状、或いは一部のみ直線状とし
てももよい。
ン分離部を直線により構成したが、円弧状非直線状に構
成することにより長辺方向の曲げによる分離部における
応力集中の発生を緩和ないし防止することができ、その
結果チップクラックの発生を防止することができる。こ
の場合、分離部は全て曲線状である必要はなく、一部の
み曲線状とし、他は直線状、或いは一部のみ直線状とし
てももよい。
また、上記実施例においては８端子の例について述べ
たが、必ずしもこれに限定する必要はないことは言うま
でもない。
たが、必ずしもこれに限定する必要はないことは言うま
でもない。
次に本考案によるICモジュールを用いてICカードを作
成する方法について説明する。
成する方法について説明する。
第６図は本考案によるICモジュールを組み込んだICカ
ードの平面図、第７図は第６図のＸ−Ｘ断面図で、図
中、21はICモジュール、22は磁気記録部、31、32はセン
ターコア、33、34はオーバーシート、35は接着剤層、36
は電極パターンである。
ードの平面図、第７図は第６図のＸ−Ｘ断面図で、図
中、21はICモジュール、22は磁気記録部、31、32はセン
ターコア、33、34はオーバーシート、35は接着剤層、36
は電極パターンである。
まず、所望の印刷が施され、両面に積層用ウレタン系
接着剤がコーティングされたセンターコア31、32とオー
バーシート33の所定部分にICモジュール埋め込み用穴を
形成する。ここで、センターコア32に設けられる穴は補
強体37の形状に合わせて形成される。次に、オーバーシ
ート33、センターコア31、32をこの順序で重ね合わせる
と共に、接着剤層35が形成されたICモジュール21を補強
シート38を介して配置し、オーバーシート34を重ね、こ
の状態で熱プレス（例えば、110℃、15分間、25kg/c
m2）を行う。さらにカードサイズに打ち抜いたICカード
が完成する。なお、オーバーシート33、34には必要に応
じて磁気記録層を形成することもできる。
接着剤がコーティングされたセンターコア31、32とオー
バーシート33の所定部分にICモジュール埋め込み用穴を
形成する。ここで、センターコア32に設けられる穴は補
強体37の形状に合わせて形成される。次に、オーバーシ
ート33、センターコア31、32をこの順序で重ね合わせる
と共に、接着剤層35が形成されたICモジュール21を補強
シート38を介して配置し、オーバーシート34を重ね、こ
の状態で熱プレス（例えば、110℃、15分間、25kg/c
m2）を行う。さらにカードサイズに打ち抜いたICカード
が完成する。なお、オーバーシート33、34には必要に応
じて磁気記録層を形成することもできる。
次に、第３図（本考案）、第10図（従来）のICモジュ
ールをプレスラミネート方式によりPVCカードに埋設し
てICカードを作製し、第８図のように54mm×54mmに切断
し、第９図に示すようにモジュール裏面を山になるよう
にモジュール長辺方向に山の高さ14.5mmで100回（30回
／分）ベンディングテストを行い、動作を確認したとこ
ろ次表のような結果が得られた。
ールをプレスラミネート方式によりPVCカードに埋設し
てICカードを作製し、第８図のように54mm×54mmに切断
し、第９図に示すようにモジュール裏面を山になるよう
にモジュール長辺方向に山の高さ14.5mmで100回（30回
／分）ベンディングテストを行い、動作を確認したとこ
ろ次表のような結果が得られた。
〔考案の効果〕 以上のように本考案によれば、カード長辺方向の曲げ
による短辺方向の電極パターン分離部における応力集中
の発生によるチップクラックの発生を防止することが可
能となる。
による短辺方向の電極パターン分離部における応力集中
の発生によるチップクラックの発生を防止することが可
能となる。
第１図は本考案の複数チップ内蔵のICモジュールの端子
部を示す図、第２図は第１図のICモジュールの断面図、
第３図、第４図、第５図は本考案の他の実施例を示す
図、第６図は本考案によるICモジュールを組み込んだIC
カードを示す図、第７図は第６図のＸ−Ｘ断面図、第８
図は試験用のICカードを示す図、第９図はICカードを曲
げた状態を示す図、第10図は従来のICモジュールの断面
図、第11図は従来のICモジュールの端子部を示す図であ
る。 １……基材、２……電極パターン、2a……スルーホー
ル、３……回路パターン層、3b……回路パターン、４…
…接着材層、５……封止枠層、6a、6b……ICチップ、７
……ボンディング部、８……導体、９……モールド用樹
脂、11a〜11h……外部接続端子電極パターン、12a〜12h
……スルーホール、13a〜13f……長辺方向電極パターン
分離部、14、15、16、17、18……短辺方向電極パターン
分離部、21……ICモジュール、22……磁気記録部、31、
32……センターコア、33、34……オーバーシート、35…
…接着剤層、36……電極パターン。
部を示す図、第２図は第１図のICモジュールの断面図、
第３図、第４図、第５図は本考案の他の実施例を示す
図、第６図は本考案によるICモジュールを組み込んだIC
カードを示す図、第７図は第６図のＸ−Ｘ断面図、第８
図は試験用のICカードを示す図、第９図はICカードを曲
げた状態を示す図、第10図は従来のICモジュールの断面
図、第11図は従来のICモジュールの端子部を示す図であ
る。 １……基材、２……電極パターン、2a……スルーホー
ル、３……回路パターン層、3b……回路パターン、４…
…接着材層、５……封止枠層、6a、6b……ICチップ、７
……ボンディング部、８……導体、９……モールド用樹
脂、11a〜11h……外部接続端子電極パターン、12a〜12h
……スルーホール、13a〜13f……長辺方向電極パターン
分離部、14、15、16、17、18……短辺方向電極パターン
分離部、21……ICモジュール、22……磁気記録部、31、
32……センターコア、33、34……オーバーシート、35…
…接着剤層、36……電極パターン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/04 25/18 Ｈ０１Ｌ 25/04 Ｚ
Claims (1)
- 【請求項１】長辺方向の電極パターン分離部と短辺方向
の電極パターン分離部とにより複数の電極パターンに分
割された端子部を有し、電極パターン下部に複数のICチ
ップが配置されたICモジュールにおいて、ICモジュール
は、チップマウント以外すべて個々のICチップをそれぞ
れ単独に収納する穴を有する封止枠で覆われるととも
に、短辺方向の電極パターン分離部が各ICチップにかか
らないように配置されていることを特徴とする複数チッ
プ内蔵のICモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987086951U JPH081109Y2 (ja) | 1987-06-04 | 1987-06-04 | 複数チップ内蔵のｉｃモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987086951U JPH081109Y2 (ja) | 1987-06-04 | 1987-06-04 | 複数チップ内蔵のｉｃモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63194773U JPS63194773U (ja) | 1988-12-15 |
| JPH081109Y2 true JPH081109Y2 (ja) | 1996-01-17 |
Family
ID=30943727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987086951U Expired - Lifetime JPH081109Y2 (ja) | 1987-06-04 | 1987-06-04 | 複数チップ内蔵のｉｃモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH081109Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0753989Y2 (ja) * | 1988-05-17 | 1995-12-13 | 凸版印刷株式会社 | Ｉｃカード用モジュール |
| JP4681260B2 (ja) * | 2003-11-28 | 2011-05-11 | 住友ベークライト株式会社 | 半導体装置及びその製造方法 |
| JP2005293460A (ja) * | 2004-04-05 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 非接触ｉｃカード用インレットおよび非接触ｉｃカード |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177872U (ja) * | 1985-04-24 | 1986-11-06 | ||
| JPH07123182B2 (ja) * | 1986-05-20 | 1995-12-25 | 日立マクセル株式会社 | 半導体装置 |
-
1987
- 1987-06-04 JP JP1987086951U patent/JPH081109Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63194773U (ja) | 1988-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| JP2515086B2 (ja) | 平坦構造様式の電子モジュ―ル | |
| JP3170199B2 (ja) | 半導体装置及びその製造方法及び基板フレーム | |
| JPH01251778A (ja) | Ｉｃカード | |
| US8211754B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO1989001873A1 (en) | Integrated circuit device and method of producing the same | |
| KR920000076B1 (ko) | 반도체장치 | |
| JPH081109Y2 (ja) | 複数チップ内蔵のｉｃモジュール | |
| JP2948595B2 (ja) | Ｉｃカード用ｉｃモジュールおよびその製造方法 | |
| JPH081108Y2 (ja) | Ｉｃモジュール | |
| JP2001223295A (ja) | 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP2526592Y2 (ja) | Ｉｃモジュール | |
| JPH0517709B2 (ja) | ||
| JP2510520B2 (ja) | Ｉｃカ−ドおよびｉｃカ−ド用ｉｃモジユ−ル | |
| JP3115802B2 (ja) | 半導体装置 | |
| CN101740410B (zh) | 芯片封装结构的制程 | |
| JP2654032B2 (ja) | 半導体ｉｃ装置の製造方法 | |
| JPS61125690A (ja) | Ｉｃカ−ド | |
| JPH0439026Y2 (ja) | ||
| JP2904785B2 (ja) | カード内蔵用ｉｃモジユール | |
| JPH0793402B2 (ja) | 半導体装置 | |
| JP3871762B2 (ja) | Ｉｃカードおよびその製造方法 | |
| JP2926339B2 (ja) | Ｉｃカード用プリント配線板 |