JP2007300121A - チップモジュール、チップカード、および、それらの製造方法 - Google Patents

チップモジュール、チップカード、および、それらの製造方法 Download PDF

Info

Publication number
JP2007300121A
JP2007300121A JP2007119711A JP2007119711A JP2007300121A JP 2007300121 A JP2007300121 A JP 2007300121A JP 2007119711 A JP2007119711 A JP 2007119711A JP 2007119711 A JP2007119711 A JP 2007119711A JP 2007300121 A JP2007300121 A JP 2007300121A
Authority
JP
Japan
Prior art keywords
chip
contact
substrate
passage
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007119711A
Other languages
English (en)
Other versions
JP4842201B2 (ja
Inventor
Kristof Bothe
ボーテ クリストフ
Bernhard Drummer
ドルマー ベルンハルト
Wolfgang Schindler
シンドラー ヴォルフガング
Michael Walser
ヴァルザー ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2007300121A publication Critical patent/JP2007300121A/ja
Application granted granted Critical
Publication of JP4842201B2 publication Critical patent/JP4842201B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

【課題】チップモジュールおよびチップカードがそれぞれ、機械的、熱的な応力に対してより頑強であるチップモジュールまたはチップカードのそれぞれ、および、それらの製造方法を提供する。
【解決手段】チップモジュールは、チップ上面2と上記チップ上面2の反対側の接触上面3とを有する基材1と、上記基材1のチップ上面2に取り付けられたチップ8と、上記基材1の上記接触上面3に形成された接触バンク4と、上記基材1に形成された少なくとも1つの通路6とを備えている。
【選択図】図1

Description

発明の詳細な説明
〔背景〕
本発明は、基板に適用された接触領域を備えたチップモジュールと接触領域を有するチップカードとに関し、両方の装置は、チップ接続領域を有するチップを備え、上記チップ接続領域は上記接触領域に電気的に導電的に接続されている。
チップカードには、例えばアクセスコントロールや支払い取引のデータストレージなど、幅広い応用分野がある。
チップカードの上面にアクセス可能なリーダーによって接触領域が接触されると、データは接触に基づいてチップカードとリーダーとの間で転送される。別の方法として、データは電磁場を介して非接触で転送されてもよい。この目的のため、接触カードは通常、コイルを備えている。また、いわゆるデュアルインターフェースカードというカードもあり、接触に基づいたインターフェースと非接触のインターフェースとの両方を有する。
チップカードを実現するために、チップカードモジュールがチップカード本体のキャビティの中に組み込まれ、例えば接着によって後に接続される。
チップカードモジュールは、通常、基板の第1の面に配置される複数の接点を備えており、これらの接点の接触領域はチップカードモジュールの組み立ての後でもアクセス可能であり、そして、上記第1の面の反対側の上記基板の第2の面にチップが実装される。上記基板において、ボンディングホールとも呼ばれる凹部が設けられ、チップ接続接点がボンディングワイヤを介して上記凹部において上記接点の裏と接触できる。
デュアルインターフェースカード用のチップモジュールの場合、通常上記カードの内部に配置されるコイルに接触させて、そして、上記導体構造とボンディングワイヤを介して、このコイルを上記チップ接続接点に接続するために、導体構造は、上記接触の反対側の上記基板の側面に適用されてもよい。
上記チップと、特に精密な上記ボンディングワイヤとを保護するために、上記チップと上記ボンディングワイヤとは、しばしば、被覆される。このデザインの結果、特にボンディングホールにおいて、被覆材料と接点バンクの裏との間で層間剥離が発生する。上記層間剥離は、さらなる処理、または、その後の日常的な使用の間、チップカードモジュールに作用する機械的、および/または、熱的な応力によって引き起こされる。
本発明の目的は、上記モジュール、および、カードがそれぞれ、機械的、そして、熱的な応力に対してより頑強であるチップモジュール、または、チップカードのそれぞれ、および、それらの製造方法を提供することである。
上記目的は、特許請求の範囲における独立請求項の手段によって、達成される。
さらなる有利な実施形態は、特許請求の範囲における従属請求項から得られる。
以下の記載において、本発明は、図面を参照しながら、実施形態を用いて説明される。
〔発明の説明〕
図1は、チップ上面2と接触上面3とを有する基板1を備えているチップモジュールを示している。上記基板1は、好ましくは、繊維強化エポキシ樹脂から構成される。上記基板1は、構造化手法でチップ上面2と接触上面3との両方においてメタライゼーションされている。上記基板1の上記接触上面3の構造化されたメタライゼーションは接触領域4を形成する。これらの接触領域4は、例えば、少なくとも寸法に関して、チップカード用のISO標準規格に合うような方法で配置される。
接触領域4は、例えば、上記基板の片面上の接着剤で覆われた銅箔として、上記基板上に積層される。上記接着剤は、上記銅箔上、および/または、上記基板上のどちらか一方に、フィルムとして適用される。上記銅箔の標準的な厚さは、30μm〜40μmの範囲、好ましくは、約35μmである。これに従って、上記銅箔は、フォトリソグラフィーの手順によって構造化され、そして、ニッケル、および/または金を含んでいる層がその上に電着される。
上記基板1の上記チップ上面2に上記導電構造を形成するメタライゼーションは、接着剤を使わずに上記基板1に適用されてもよい。
基板1のチップ上面2の導電構造5と接触領域4とは、基板1において、通路6を介して、ワイヤボンド接続11’を用いて、互いに、導電的に接続されている。
チップカードモジュール(「チップモジュール」とも呼ぶ)は、接着剤12を用いて基板1のチップ上面2に取り付けられるチップ8もまた備えている。基板1に面していないチップ8の面に配置された接続接点9は、ワイヤボンディングプロセスにおいて、ボンディングワイヤ11を介して、導電構造5に接続される。ワイヤボンド接続は、好ましくは、金のワイヤとして形成される。
ボンド接続は、ボンディングデバイスが中間接触点13を起点とするように行われる。このプロセスにおいて、いわゆる「ネイルヘッド」が中間接触点13に配置される。ボンディングワイヤの始端が融解して接続される。この「ネイルヘッド」から、始端が形成され、ボンディングワイヤは、基板1に形成された通路6の中に接続される。それゆえ、ボンディング接続は、「ネイルヘッド接点」と呼ばれる。ボンディングワイヤの第2の端は、いわゆる「ウェッジ接点」によって、接触領域4の裏に取り付けられる。
中間接触点13から、同様のワイヤボンド接続が、チップ8上に形成された接続接点9に設けられる。図1は、接続接点9上と中間接触点13上の両方に「ネイルヘッド接点」を示す。しかしながら、「ウェッジ接点」もまた、片方の側に形成されてもよい。これは、主に、実際のスペースの状態に依存している。すなわち、ワイヤボンド接続11は、常に、「ネイルヘッド接触」で始まり、「ウェッジ接点」で終わる。図1、および、図2のチップ8の接続接点9に示すように、「ウェッジ接点」の点において、さらなる高さが必要な場合、「ネイルヘッド」がその点において最初に形成される。
このタイプのボンディングワイヤの接触は、いわゆるウェッジオンバンプ接点、略してWOBである。このタイプの接点は非常にしっかりと接続し、それゆえ、特に、導体構造5に金のワイヤとして構築されたボンディングワイヤを接触させるのに適している。
チップ8とワイヤボンド接続11とを保護するために、これらは封止材料を用いて封止される。1つの考えられる封止プロセスはいわゆる成形であり、チップ8を覆う封止用の成形材料は、チップ8とワイヤボンド接続11とを覆い、通路6を充填するように、基板の上面2に適用される。その適用後、成形材料は硬化する。成形材料は、例えば、エポキシ樹脂を含んでおり、デュロプラスティックである。
封止材料によって接触された導体構造5の平面範囲が、チップ上面2の平面における封止部によって覆われた領域の範囲と比較してできるだけ小さくなるように、通路6の口径はできるだけ小さい。口径は、有利には、0.8mm以下であり、特に、有利な実施形態においては、0.5mm以下である。口径が0.3mm以下、または、0.4mm以下である場合、さらなる改良が得られ、0.4mmの口径が特に適している。
有利な実施形態においては、封止部10は、封止によって覆われた領域、あるいは、それぞれ縁7によって取り囲まれた領域に貫通接続が位置しているような平面の範囲を有する。これは、例えば水蒸気やガスなど、環境の影響から通路6を保護する。
いわゆるトランスファー成形技術において封止が行われた場合、特に破壊に強いチップカードモジュールが得られる。
別の方法として、接点は、接触領域4を形成するためのメタライゼーションが接着剤を用いることなく基板1の接触上面3に積層されるような方法で設けられてもよい。この実施形態では、貫通接続6は通常目に見え、可視ビアとも呼ばれる。この実施形態の有利な点は、製造コストが低いことである。
基板1にチップ8を直接実装することによって、結果的に、接触領域4を有する基板の下面と接触領域4に作用する可能性のある機械的負荷を吸収するチップ8との間の緩衝区域が厚くなる。機械的なチップホルダーを備えた別の実施形態もまた可能である。
図2は、基本的に図1に示される実施形態に一致するさらなる実施形態を示している。同一の参照符号は同一の物を表している。図1と対比して、図2の実施形態は、メタライゼーション13が左側で封止部10の端を超えて延びている。参照符号16によって指定されるこの延長部は、コイル接続接点として用いられる。チップモジュールがデュアルインターフェースを有するチップカードとして提供された場合、ISO標準規格に従う接触領域4に加えて、一般にカード本体の内部に配置されたコイル用の接続が必要となる。
加えて、図2は、導体構造5を形成するメタライゼーションが、通路6の側面のメタライゼーションを介して、基板1の接触上面に形成された接触領域4のメタライゼーションに接続されていることを示している。導体構造5を形成するメタライゼーションは、一方では中間の接触素子として用いられ、他方ではコイル接続接点16として用いられ、または基板のチップ上面2の再配線に用いられてもよい。的確な実施形態は、以下でより詳細が明らかになる。
このように、通路6に貫通接続が存在する。つまり、一方ではボンド接続11’を用い、他方では通路6に形成されたメタライゼーションを用いて接続されている。この手段によれば、どんな理由であれ2つの電気的な接続のうち1つが壊れたとしても、冗長性があり電気的な接続が存続するという大きな利点を有する。この構成において、図2のボンド接続は、図1のボンド接続に一致する。
図3は、ワイヤボンディング技術でチップ8が取り付けられている、外縁15を有するチップモジュールの平面図である。基板1のチップ上面2に導体構造5が設けられて、メタライゼーションとして形成される。
チップカードモジュールは、また、コイルを接触するためのコイル接続接点16として配置される導体構造を備えている。これらの導体構造も、ボンディングワイヤ11を介してチップ接続接点に接続される接続領域19を備えている。
封止材料によって覆われた基板1における導体構造5の平面の範囲は、封止部10によって覆われた領域については小さい。空間的な範囲を説明するため、基板表面または導体パターン5に接触する封止部の縁7の輪郭17が、基板のチップ上面2に投影されている。基板1の上面2に適用された導体構造は、封止部の輪郭17内の領域のほんの小さいな割合のみを占めている。
チップ8が取り付けられているチップ上面2の領域のチップの輪郭21もまた示されている。チップの輪郭は、基板表面またはチップ8を取り付けるための導体構造5に接触する手段の縁の投影である。これは、例えば、接着剤12であってもよい。
導体構造5は、封止材料が基板上面1または導体構造5に接触する斜線領域20の大部分に配置されていない。封止材料の接着は、通常、導体構造5上よりも、チップ8上のほうが良好である。これは、基板2およびチップ表面において、封止材料の非常に良好な接着を確実にする。封止部の輪郭17によって囲まれた領域内の相対的な平面の範囲が小さくなればなるほど、封止部10の接着は良好になる。
封止部の輪郭17とチップの輪郭21との間の上面2における導体構造5の平面範囲が、封止部の輪郭17によって囲まれた領域の5分の1以下を占める場合、層間剥離とワイヤの切断の危険性を際立って低減する封止部の信頼性のある接着は確実になる。
導体構造5は、基板2においてメタライゼーションされた領域から離れて、存在する可能性のあるあらゆるボンディングホール以外に、凹部(特に通路6)もまた備えていることがわかるだろう。導体パターンが、最大で、封止部17によって囲まれた領域の平面範囲の15%だけを占める場合、接着は有利に改良され、導体構造が、最大で、封止部17によって囲まれた領域の平面範囲の10%だけを占める場合、さらなる改良が生じる。導体構造が、最大で、平面範囲の5%だけを占める場合、さらなる改良が可能となる。
そのような導体構造の平面範囲の最適化は、貫通接続の直径および半導体構造の平面範囲(特に半導体構造のコイル接触領域16へのフィードとして用いられる平面範囲)のさらなる低減によって、達成することができる。
ワイヤボンディング接触の場合、導体構造5は、基本的に封止部の輪郭17とチップの輪郭21との間の領域に配置されることがわかるだろう。チップの輪郭21内に、通常導体構造は設けられない。
図3に示されるチップモジュールの実施形態の平面図に見られるように、チップ8の接続接点9から、メタライゼーション13として導体構造5に配置された導体構造5へのワイヤボンド接続11が設けられ、さらに、メタライゼーションとして設けられた中間接触素子5から通路6の中に順に導かれる接続11’を接続する。
図4は、図2に示される実施形態における通路6の周囲の断面を示している。ここで示される実施形態において、チップ上面3のメタライゼーション13、および、基板1の接触上面3のメタライゼーションは3層から成る。順番は、銅層(Cu層)7aが最初に基板1に直接形成され、これにニッケル層(Ni層)7bが電着され、そして、これに金層(Au層)7cが電着によって順に形成される。銅層7aはまた通路6の壁の内部にも形成され、このようにして、接触領域4と導体構造5または中間接触素子13のそれぞれとの間の電気的な接続を形成する。
ニッケル層7bと金層7cは電着によって設けられ、通路6の内壁の銅層7aもまた設けられる。この構成において、通路6におけるワイヤボンド接続11’のためのウェッジ接触は通路6の底面において金層7cの上に配置される。
中間接触素子13からチップ8に通じるワイヤボンド接続11は、この拡大図においてはもはや図示されないが、金層7cにおけるネイルヘッド接触14から始まる。
図4は図2に係る実施形態を表すが、図1に係る的確な実施形態は、通路6の壁におけるメタライゼーションを除去することによって、容易にイメージできる。他方、実施形態1におけるメタライゼーション13もまた、詳細に、図4に示される3層構造に対応する。
図5は、最後に、前述したチップモジュールの1つを用いる場合に、チップカードの結果として得られる構造を単に図式的に示す。キャビティを備えているカード本体15の断面がここで示されている。このキャビティの中に、基板または基材1を有するチップモジュールが格納される。接触領域4と通路6とが示されている。接触領域4の反対側に、チップ8がキャリア1に配置され、最初にボンド接続11が図示されない中間接触に接続され、そして、これらの中間接触から、ボンド接続11’は、接触領域4を中間接触素子に通路6を通じて接続する。接触領域4は、カード本体15の表面と同一平面をなす。
図1から5に示される実施形態は互いに組み合わせ可能であることが指摘される。
図6Aは、特に、チップモジュールの実施形態を示している。この実施形態においては、示されているチップ接続接点9は、通路6内の接触領域4の裏面から、直接、ワイヤボンド接続11の接続接点9に配置されることが可能となるように、チップ8の縁に十分近接して設けられる。ワイヤボンド接続11は、通路6の底面のウェッジ接触で終端する。ニッケル層と金層とが、図示されていないが、通路6内の接触バンク4の積層された銅層7aの上にも設けられた場合、有利になり得る。
図6Bによれば、銅層7aと基板1との間の積層をつなぎ合わせる接着層14が示されている。銅層7aと通路6との間の接合部分において、積層に起因して接着剤が通路6の表面に出ている部分に窪んだ継ぎ目が形成される。図6Bに係る実施形態において、表面に出ている接着剤は、銅層22によって覆われている。表面に出てきた接着剤を覆うこの銅層は、基板1との接触領域4の凝集の補強効果を有する。図6Bにおいて見られるように、ニッケル層7bと金層7cとがまた、銅層7aに加えて適用される。
図6Cに係る実施形態において、内側の空間が通路6によって形成され、接触領域4の銅層7aが完全にメタライゼーションされる。この構成において、接触領域4の同じ層の順序23が示されている実施形態に適用される。これは、最初に銅層7aが、次にニッケル層7bが、そして最後に金層7cが適用されることを意味する。底面において、銅層7aは接触領域4の銅層7a上に設けられる。
ボンド接続11のウェッジ接触は、通路6内の金層7cの上に配置される。図6Cによる通路6のメタライゼーション、または、図6Bによる窪んだ継ぎ目を少なくとも覆うことは、後の成形プロセスの間、成形材料が窪んだ継ぎ目の内部への侵入することが妨げられ、また、接触表面3を有する接触領域4の積層を損傷することを妨げられる。
積層をつなぎ合わせている接着剤14は、図6Aおよび図6Cには示されていなが、そのような接着剤は、当然、両方の実施形態において用いられてもよい。
加えて、ここで、図6A〜Cを参照して説明されるチップモジュールの実施形態もまた、図5を参照して説明されたように、カード本体において用いられてもよい。
なお、先行技術文献としては、未公開の米国特許出願US 11/614,847がある。
チップカードモジュールを示す図である。 チップカードモジュールの他の実施形態を示す図である。 チップカードモジュールのレイアウトを示す平面図である。 通路6の周囲の断面を示している。 チップカードを示す断面図である。 チップカードモジュールの1つの実施形態を示す図である。 チップカードモジュールの1つの実施形態を示す図である。 チップカードモジュールの1つの実施形態を示す図である。
符号の説明
1 基板
2 チップ上面
3 接触上面
4 接触領域、メタライゼーション
5 導体構造
6 通路
7 封止部の縁
8 チップ
9 チップ接続接点
10 封止部
11 ワイヤボンド接続(第2の部品)
11’ ワイヤボンド接続(第1の部品)
12 接着剤
13 中間接触素子、メタライゼーション
14 接着剤
15 外縁
16 コイル接続接点
17 封止部の輪郭
18 接触領域
19 接触領域
20 領域
21 チップ輪郭
22 銅層
23 層の順序

Claims (16)

  1. チップ上面(2)とチップ上面(2)の反対側の接触上面(3)とを有する基材(1)と、
    基材(1)のチップ上面(2)に取り付けられたチップ(8)と、
    基材(1)の接触上面(3)に形成された接触領域(4)と、
    基材(1)のチップ上面(2)に形成された中間接触素子(13)と、
    基材(1)に形成された通路(6)と、
    少なくとも1つの、第1の部品(11’)と第2の部品(11)との2つの部品から成るワイヤボンド接続とを備え、
    第1の部品(11’)は、少なくとも1つの通路(6)内の接触領域(4)から中間接触素子(13)に接続され、第2の部品(11)は、中間接触素子(13)からチップ(8)上のチップ接続接点(9)に接続されていることを特徴とするチップモジュール。
  2. 中間接触素子(13)、および、接触領域(4)は、金属層として形成されていることを特徴とする請求項1に記載のチップモジュール。
  3. 上記金属層は、3つの異なる副層から成ることを特徴とする請求項2に記載のチップモジュール。
  4. 中間接触素子(13)を形成している上記金属層と接触領域(4)を形成している金属層とが、通路(6)の壁面に形成された金属層によって接続されることを特徴とする請求項2に記載のチップモジュール。
  5. 通路(6)は、0.8mm以下の口径、好ましくは、0.5mmから0.3mmの間の口径を有することを特徴とする請求項1〜4のいずれか1項に記載のチップモジュール。
  6. 通路(6)は、約0.4mmの口径を有することを特徴とする請求項1〜4のいずれか1項に記載のチップモジュール。
  7. チップ上面(2)と上記チップ上面(2)の反対側の接触上面(3)とを有する基材(1)と、
    基材(1)のチップ上面(2)に取り付けられたチップ(8)と、
    基板(1)の接触上面(3)に形成された接触領域(4)と、
    基材(1)に形成された少なくとも1つの通路(6)とを備え、
    少なくとも1つのワイヤボンド接続(11)が、少なくとも1つの通路(6)の中の上記接触領域(4)から、チップ(8)のチップ接続接点(9)に接続され、通路(6)は0.8mm以下の口径を有することを特徴とするチップモジュール。
  8. 接触領域(4)を有する通路(6)の接触領域は、少なくとも1つの銅層(7a)によって少なくとも部分的に覆われている、窪んだ継ぎ目を形成していることを特徴とする請求項7に記載のチップモジュール。
  9. 完全に金属化された壁を有する領域が、通路(6)と通路(6)を覆う接触領域(4)とによって形成されていることを特徴とする請求項7に記載のチップモジュール。
  10. チップ(8)と中間接触子(13)とが格納される凹部を有するチップカードであって、
    上記凹部は、接触領域(4)を有するカバーを用いて覆われており、
    ワイヤボンド接続は、少なくとも1つの接触領域(4)から、中間接触点(13)を介して、チップ(8)に設けられたチップ接続接点(9)に形成されることを特徴とするチップカード。
  11. チップ(8)と中間接触子(13)とは、基材(1)の同じ面に形成され、上記ワイヤボンド接続は、中間接触子(13)から通路(6)を通じて少なくとも1つの接触領域(4)に接続されていることを特徴とする請求項10に記載のチップカード。
  12. 少なくとも1つの接触領域(4)に達しているワイヤボンド接続(11’)が接続される隆起した金属部が、中間接触素子(13)に形成されることを特徴とする請求項11に記載のチップカード。
  13. チップへの電気的接続の製造方法であって、
    上記チップは基材のチップ上面に配置される工程と、
    第1のワイヤボンド接続の始端は、少なくとも1つの通路を通じて、基材における少なくとも1つの接触領域の裏に配置される工程と、
    上記第1のワイヤボンド接続は、中間接触子に接続されて、終端が設けられる工程と、
    第2のワイヤボンド接続は、中間接触素子とチップ上の接続接点との間に形成されることを特徴とする製造方法。
  14. 隆起した金属部が、中間接触点に形成されることを特徴とする請求項13に記載の製造方法。
  15. 中間接触点と少なくとも1つの接触領域とを接続するメタライゼーションが、少なくとも1つの通路の壁に形成されることを特徴とする請求項13または14のいずれかに記載の製造方法。
  16. チップが基材に配置され、
    基材に設けられた少なくとも1つの接触領域と基材に設けられた中間接触素子との間に第1のワイヤボンド接続が形成される工程と、
    上記中間接触素子と上記チップに設けられた接続接点との間に第2のワイヤボンド接続が形成される工程と、
    上記チップを有する上記基材が、利用可能となったカード本体に設けられた開口部に格納されることを特徴とするチップカードの製造方法。
JP2007119711A 2006-04-28 2007-04-27 チップモジュール、チップカード Active JP4842201B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006019925.1 2006-04-28
DE102006019925A DE102006019925B4 (de) 2006-04-28 2006-04-28 Chipmodul, Chipkarte und Verfahren zum Herstellen dieser

Publications (2)

Publication Number Publication Date
JP2007300121A true JP2007300121A (ja) 2007-11-15
JP4842201B2 JP4842201B2 (ja) 2011-12-21

Family

ID=38542362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007119711A Active JP4842201B2 (ja) 2006-04-28 2007-04-27 チップモジュール、チップカード

Country Status (2)

Country Link
JP (1) JP4842201B2 (ja)
DE (1) DE102006019925B4 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3013504B1 (fr) * 2013-11-18 2022-06-10 Interplex Microtech Procede de fabrication d'un support d'une puce electronique, support de puce et ensemble de tels supports

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04269841A (ja) * 1991-02-26 1992-09-25 Sharp Corp 半導体装置
JPH07276871A (ja) * 1995-04-10 1995-10-24 Ibiden Co Ltd Icカード用プリント配線板
JPH10189636A (ja) * 1996-12-24 1998-07-21 Hitachi Chem Co Ltd 半導体パッケ−ジ
JP2001203296A (ja) * 2000-01-19 2001-07-27 Dainippon Printing Co Ltd Icカード用icチップ実装基板
JP2004355604A (ja) * 2003-05-07 2004-12-16 Dainippon Printing Co Ltd Icカード用icモジュールとicカード、およびsim

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19929610C1 (de) * 1999-06-28 2000-10-12 Giesecke & Devrient Gmbh Chipmodul, Chipkarte und Verfahren zu deren Herstellung
DE10151941A1 (de) * 2001-10-22 2003-01-02 Infineon Technologies Ag Chipmodul und Chipkarte oder Speicherkarte
EP1513032A1 (fr) * 2003-09-02 2005-03-09 The Swatch Group Management Services AG Objet à carcasse métallique comprenant un module électronique pour la mémorisation d'informations, et module électronique pour un tel objet

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04269841A (ja) * 1991-02-26 1992-09-25 Sharp Corp 半導体装置
JPH07276871A (ja) * 1995-04-10 1995-10-24 Ibiden Co Ltd Icカード用プリント配線板
JPH10189636A (ja) * 1996-12-24 1998-07-21 Hitachi Chem Co Ltd 半導体パッケ−ジ
JP2001203296A (ja) * 2000-01-19 2001-07-27 Dainippon Printing Co Ltd Icカード用icチップ実装基板
JP2004355604A (ja) * 2003-05-07 2004-12-16 Dainippon Printing Co Ltd Icカード用icモジュールとicカード、およびsim

Also Published As

Publication number Publication date
DE102006019925A1 (de) 2007-10-31
DE102006019925B4 (de) 2010-09-16
JP4842201B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
US7732908B2 (en) Semiconductor device and semiconductor memory device
TWI508236B (zh) Semiconductor memory card and manufacturing method thereof
JP2012238874A (ja) 組み込まれた電気部品を備える多層プリント回路基板構造およびそれを製造するための方法
JP2004046832A (ja) Icカード及びその製造方法
US10366320B2 (en) Dual-interface IC card
KR100514023B1 (ko) 반도체장치
KR102144933B1 (ko) 칩 패키지 및 그 제조방법
US10820418B2 (en) Electronic module, method for manufacturing same and electronic device comprising a module of said type
CN103681566A (zh) 封装件、基板和存储卡
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
JP2007188489A (ja) スマートカードモジュール
US8695207B2 (en) Method for manufacturing an electronic device
US20210151379A1 (en) Chip package and manufacturing method thereof
JP4842201B2 (ja) チップモジュール、チップカード
US20100328189A1 (en) Process for Electrically Interconnecting Two Components
TWI278979B (en) Chip package substrate and manufacturing method thereof
EP3255587B1 (en) Integrated circuit module with filled contact gaps
JP2001521649A (ja) 非接触技術を用いたチップカードの製造方法
US11893440B2 (en) Card-type substrate having biometric functionality and a method of forming the same
KR100610144B1 (ko) 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
US20030038352A1 (en) Electronic component with a semiconductor chip and fabrication method
JPH10151883A (ja) Icカード
US20090026630A1 (en) Semiconductor device and method for manufacturing same
KR20210060476A (ko) 휴대용 오브젝트용 전자 모듈을 제조하기 위한 방법
JP2510520B2 (ja) Icカ−ドおよびicカ−ド用icモジユ−ル

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111005

R150 Certificate of patent or registration of utility model

Ref document number: 4842201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250