JPH10189636A - 半導体パッケ−ジ - Google Patents

半導体パッケ−ジ

Info

Publication number
JPH10189636A
JPH10189636A JP8343461A JP34346196A JPH10189636A JP H10189636 A JPH10189636 A JP H10189636A JP 8343461 A JP8343461 A JP 8343461A JP 34346196 A JP34346196 A JP 34346196A JP H10189636 A JPH10189636 A JP H10189636A
Authority
JP
Japan
Prior art keywords
semiconductor chip
base substrate
insulating base
substrate
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8343461A
Other languages
English (en)
Inventor
Yoshiaki Tsubomatsu
良明 坪松
Yorio Iwasaki
順雄 岩崎
Fumio Inoue
文男 井上
Akio Yamazaki
聡夫 山崎
Hiroto Ohata
洋人 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP8343461A priority Critical patent/JPH10189636A/ja
Publication of JPH10189636A publication Critical patent/JPH10189636A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 特に入出力数が少ない半導体チップに適した
小型の半導体パッケ−ジを提供する。 【解決手段】 本発明半導体パッケ−ジでは、外部接続
端子８は、半導体チップ５の周辺部に配置され、ベース
基板１に設けられた貫通孔３を封孔して成るワイヤ接続
用端子パターン２上に直接形成される。すなわち、絶縁
ベース基板に保持されたワイヤ接続用端子パターンを介
して、ベース基板平面上の同一箇所にワイヤ接続部と外
部接続端子とが形成される。この場合、ワイヤ接続用端
子パターン２を形成する面は絶縁ベース基材１に搭載さ
れる半導体チップ５と反対側（図１）でも同一側でも良
い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケ−ジ
に関する。
【０００２】
【従来の技術】近年、携帯電話やハンディビデオカメラ
等に代表される各種小型携帯機器の発展に伴い、小型パ
ッケージへの要求が高まっている。究極の実装技術とし
てはパッケージを使用しないベアチップ実装があるが、
現状ではまだＫＤＧ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ：
品質保証されたチップ）技術に汎用性がないこと、一括
リフローラインが適用できないことなどの理由から、一
般の民生用電子機器に適用されるまでには至っていな
い。こうした背景から、ベアチップに匹敵する高密度実
装が実現可能であるとともに、ＫＧＤ保証の問題を解決
した小型パッケージとしてＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ
Ｐａｃｋａｇｅ）が提案されている。ベース基板とし
ては、セラミックスやポリイミドフィルムなどがあり、
外部接続端子部（通常は、はんだボールやめっきバン
プ）はパッケージ裏面に格子状に配列されるのが一般的
である。具体例としては、格子状に配列されためっきバ
ンプを有するフレキシブル基板を半導体チップの表面に
接着し、金リード線により電気的接続を図った後、エポ
キシ樹脂などをポッティングして封止したもの（ＮＩＫ
ＫＥＩ ＭＡＴＥ−ＲＩＡＬＳ＆ ＴＥＣＨＮＯＬＯＧ
Ｙ ９４．４， Ｎｏ．１４０，ｐ１８−１９）などが
あった。
【０００３】
【発明が解決しようとする課題】半導体チップの接続方
法としてワイヤボンド法を適用する場合、いったんチッ
プ周辺に配置されたワイヤ接続用端子パターンにワイヤ
で電気的接続を図った後、端子パターンから格子状に再
配列された外部接続端子部までベース基板上に形成され
た展開配線パターンにより導通を図らねばならないた
め、展開配線パターン形成に係わる不良やパターン形成
後に行う検査工程でパターン認識しにくいなどの問題が
あった。こうした問題は、とりわけ入出力端子数は少な
い半導体チップを対象とした低価格ねらいのパッケージ
を製造する際には重要な解決すべき課題であった。更
に、パッケージ搭載用プリント基板レベルでも、格子状
に受けランド部を形成する必要があるなど設計及び製造
上の制約があった。本発明は、特に入出力数が少ない半
導体チップに適した小型の半導体パッケ−ジを提供する
ものである。
【０００４】
【課題を解決するための手段】本願の第一の半導体パッ
ケ−ジは、（ａ）可とう性を有する絶縁ベース基板、絶
縁ベース基板の一方の面に半導体チップ電極とワイヤボ
ンド接続される端子部が形成された半導体チップ搭載用
基板、（ｂ）端子部が形成された箇所の絶縁ベ−ス基板
には貫通孔が形成されており、（ｃ）絶縁ベース基板の
前記端子部が形成された前記一方の面の反対の面に半導
体チップ搭載領域部が形成されており、半導体チップは
半導体チップ搭載領域部に接着材を介して接着されてお
り、半導体チップ電極は前記端子部と前記貫通孔を経由
して絶縁ベース基板の前記一方の面の反対の面に露出し
ている面でワイヤボンド接続された半導体チップ、
（ｄ）半導体チップを封止する封止樹脂（ｅ）絶縁ベ−
ス基板の前記端子部に設けられた外部接続端子とにより
構成されることを特徴とする半導体パッケージである。
【０００５】本願の第二の半導体パッケ−ジは、（Ａ）
可とう性を有する絶縁ベース基板、絶縁ベース基板の一
方の面に半導体チップ電極とワイヤボンド接続される端
子部が形成された半導体チップ搭載用基板、（Ｂ）端子
部が形成された箇所の絶縁ベ−ス基板には外部接続端子
を設けるための貫通孔が形成されており、（Ｃ）絶縁ベ
ース基板の前記端子部が形成された前記一方の面に半導
体チップ搭載領域が形成されており、半導体チップ搭載
領域部に接着材を介して接着されかつ前記端子部とワイ
ヤボンド接続された半導体チップ、（Ｄ）半導体チップ
を封止する封止樹脂（Ｅ）絶縁ベ−ス基板の貫通孔に設
けられた外部接続端子とにより構成されることを特徴と
する半導体パッケージである。
【０００６】
【発明の実施の形態】以下、図１及び図２により本発明
を具体的に説明する。図１及び２は本発明の半導体パッ
ケージの一例を示すもので、１は絶縁ベース基板、２は
ワイヤ接続用端子パターン、３は絶縁ベース基板に設け
られた貫通孔、４は接着材、５は半導体チップ、６は金
ワイヤ、７は封止樹脂、８は外部接続端子を示す。
【０００７】本発明において外部接続端子８は、半導体
チップ５の周辺部に配置され、ベース基板１に設けられ
た貫通孔３を封孔して成るワイヤ接続用端子パターン２
上に直接形成される。すなわち、絶縁ベース基板に保持
されたワイヤ接続用端子パターンを介して、ベース基板
平面上の同一箇所にワイヤ接続部と外部接続端子とが形
成されることになる。この場合、ワイヤ接続用端子パタ
ーン２を形成する面は特に限定されるものではなく、絶
縁ベース基材１に搭載される半導体チップ５と反対側
（図１）でも同一側（図２）でも良い。前者の場合、ワ
イヤ６は絶縁ベース基材１に設けられた貫通孔３を経由
して貫通孔内の露出面に接続される。一方、後者では、
ワイヤは前記露出面と反対側の端子面に接続される。す
なわち前者では、貫通孔内に封止樹脂が、また後者にお
いては外部接続端子を形成するはんだがそれぞれ充填さ
れる。
【０００８】ワイヤ接続用端子パタ−ン及び貫通孔の形
状は特に限定されるものでなく角でも丸でも良いが、前
者においては、ヤイヤボンド時にワイヤのキャピラリ−
が孔壁に当たらないよう開孔を確保する必要がある。な
おワイヤ接続用端子パターン２の大きさは、前記貫通孔
３より大きくかつ前記貫通孔の大きさの＋０．３ｍｍ以
内であることが好ましい。外部接続端子８の配列も、半
導体チップ５に対してペリフェラル配列であれば特に限
定するものではなく、一列配置でも千鳥配置でも良い。
また、絶縁ベース基板１に設けた貫通孔３を封孔する構
造の形成方法も特に限定するものではなく、公知の方法
が適用可能である。具体的には、予め金型プレスやドリ
ル加工などで形成した貫通孔に金属箔を積層した後、化
学エッチングで所望するパターンを形成する方法や、先
に絶縁ベース基板と金属箔とを積層した後、レーザ等に
より所定部分の絶縁基板を部分的除去する方法などが適
用できる。
【０００９】
【実施例】幅５０８ｍｍ、厚さ５０μｍのポリイミドフ
ィルム（宇部興産製、商品名ＵＰＩＬＥＸ Ｓ−Ｔｙｐ
ｅ）の片面に熱硬化性ポリイミド接着材用ワニスを所定
量塗布し、１６０℃１０分、１８０℃５分及び３００℃
１０分の乾燥により第１の接着材層（厚さ９μｍ）を形
成後、続いて別の面に１６０℃１０分、１８０℃５分の
乾燥により第２の接着材層（厚さ９μｍ）を形成した。
次に、２５０ｍｍ角にシートカット後、金型プレス法に
より０．３５×０．２５ｍｍ角の貫通孔を所定数設け
た。次に、１８０℃で２０分間プリベーク後、厚さ１８
μｍの電解銅箔（日本電解（株）製、商品名ＳＬＰ）の
粗化面を内側にして第２の接着材層と向かい合わせ、加
熱・加圧により銅箔と接着材層とを接着させて非貫通孔
を形成した。加熱・加圧条件は、圧力３０ｋｇｆ／ｃｍ
2、温度２５０℃である。なお、銅箔と反対側の第１の
接着材層が鏡板に接着しないように、厚さ８０μｍのテ
フロンフィルムを第１の接着材層に面して構成した。次
に、銅箔面にドライフィルムレジスト（日立化成工業
（株）製、商品名フォテックＨＫ８２５）をラミネート
し、露光・現像により所望する複数組のレジストパター
ンを形成した。ラミネート条件は、ロール圧力２．０ｋ
ｇｆ／ｃｍ2、ロール温度１００℃、送り速度１．０ｍ
／分である。露光はオーク（株）製平行露光機（ＥＸＭ
−１６００−Ａ）を使用し、露光量８０ｍＪ／ｃｍ2で
行なった。現像は、炭酸ナトリウム溶液（液温２８℃、
液濃度１．０ｗｔ％）を使用し、スプレー圧力１．５ｋ
ｇｆ／ｃｍ2で行なった。次に、塩化第二鉄溶液（液温
３８℃、ボーメ度４０）を用いて所望する領域の銅箔を
エッチング除去後、水酸化カリウム溶液（液温３８℃、
液濃度３ｗｔ％）を用いてレジストパターンを剥離して
複数組の配線パターンを得た。次に、２５０ｍｍ角シー
トを所定のフレーム形状に打ち抜き加工後、露出する配
線パターン及び層間接続部面に無電解ニッケル（厚さ７
μｍ）、続いて、金めっき（厚さ０．７μｍ）を施し
た。次に、絶縁接着フィルムを温度１６０℃、圧力２０
ｋｇｆ／ｃｍ2、時間１０秒で仮圧着後、温度２４０
℃、圧力２００ｇ、時間８秒で半導体チップ（外形：
６．０ｍｍ角、端子数：３０ピン、電極配列：対向２辺
配置）を本圧着し、ワイヤボンダー（新川製、装置名Ｕ
ＴＣ−２３０ＢＩ）を用いて金ワイヤによりチップ電極
と配線パターンの所望する箇所を電気的に接続させた。
ボンディング条件は、温度１８０℃、荷重５０ｇ、超音
波１００、時間２０ｍｓｅｃ等である。次に、半導体封
止用エポキシ樹脂（日立化成工業（株）製、商品名 Ｃ
ＥＬ−９２００）を用いてトランスファーモールド法に
よりチップを封止した。封止条件は、温度１８０℃、圧
力１００ｋｇｆ／ｃｍ2、封止時間９０秒である。次
に、外部接続端子面にフラックス処理を施した後、はん
だボールを配置し、赤外線リフロー炉で２４０℃、１０
秒間リフローさせて外部接続端子部を形成した。最後
に、フレームで連結されたパッケージを金型で打ち抜
き、個々のパッケージに分割し、半導体パッケージを得
た。得られた半導体パッケージは、パッケージ外形サイ
ズが６．５（ワイヤ接続用パターンがない方向）×７．
０（ワイヤ接続用パターン方向）ｍｍ、外部接続端子配
列は各辺一列、端子ピッチ０．５ｍｍであった。
【００１０】
【発明の効果】本発明により、特に入出力端子数が少な
い半導体チップに対するパッケージを安定的に提供する
ことが可能となった。
【図面の簡単な説明】
【図１】 本発明の半導体パッケージの断面図。
【図２】 本発明の半導体パッケージの断面図。
【符号の説明】 １．ベース基板 ２．ワイヤ接続用パターン ３．貫通孔 ４．接着材 ５．半導体チップ ６．ワイヤ ７．封止樹脂 ８．外部接続端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 聡夫 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 (72)発明者 大畑 洋人 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】（ａ）可とう性を有する絶縁ベース基板、
    絶縁ベース基板の一方の面に半導体チップ電極とワイヤ
    ボンド接続される端子部が形成された半導体チップ搭載
    用基板、（ｂ）端子部が形成された箇所の絶縁ベ−ス基
    板には貫通孔が形成されており、（ｃ）絶縁ベース基板
    の前記端子部が形成された前記一方の面の反対の面に半
    導体チップ搭載領域部が形成されており、半導体チップ
    は半導体チップ搭載領域部に接着材を介して接着されて
    おり、半導体チップ電極は前記端子部と前記貫通孔を経
    由して絶縁ベース基板の前記一方の面の反対の面に露出
    している面でワイヤボンド接続された半導体チップ、
    （ｄ）半導体チップを封止する封止樹脂（ｅ）絶縁ベ−
    ス基板の前記端子部に設けられた外部接続端子とにより
    構成されることを特徴とする半導体パッケージ。
  2. 【請求項２】（Ａ）可とう性を有する絶縁ベース基板、
    絶縁ベース基板の一方の面に半導体チップ電極とワイヤ
    ボンド接続される端子部が形成された半導体チップ搭載
    用基板、（Ｂ）端子部が形成された箇所の絶縁ベ−ス基
    板には外部接続端子を設けるための貫通孔が形成されて
    おり、（Ｃ）絶縁ベース基板の前記端子部が形成された
    前記一方の面に半導体チップ搭載領域が形成されてお
    り、半導体チップ搭載領域部に接着材を介して接着され
    かつ前記端子部とワイヤボンド接続された半導体チッ
    プ、（Ｄ）半導体チップを封止する封止樹脂（Ｅ）絶縁
    ベ−ス基板の貫通孔に設けられた外部接続端子とにより
    構成されることを特徴とする半導体パッケージ。
  3. 【請求項３】 前記端子部の大きさは、前記貫通孔より
    大きくかつ前記貫通孔の大きさの＋０．３ｍｍ以内であ
    る請求項１又は２記載の半導体パッケージ。
JP8343461A 1996-12-24 1996-12-24 半導体パッケ−ジ Pending JPH10189636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8343461A JPH10189636A (ja) 1996-12-24 1996-12-24 半導体パッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8343461A JPH10189636A (ja) 1996-12-24 1996-12-24 半導体パッケ−ジ

Publications (1)

Publication Number Publication Date
JPH10189636A true JPH10189636A (ja) 1998-07-21

Family

ID=18361712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8343461A Pending JPH10189636A (ja) 1996-12-24 1996-12-24 半導体パッケ−ジ

Country Status (1)

Country Link
JP (1) JPH10189636A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093365A (ja) * 2004-09-24 2006-04-06 Stanley Electric Co Ltd 回路基板モジュール化方法
JP2007300121A (ja) * 2006-04-28 2007-11-15 Infineon Technologies Ag チップモジュール、チップカード、および、それらの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093365A (ja) * 2004-09-24 2006-04-06 Stanley Electric Co Ltd 回路基板モジュール化方法
JP4529041B2 (ja) * 2004-09-24 2010-08-25 スタンレー電気株式会社 回路基板モジュール化方法
JP2007300121A (ja) * 2006-04-28 2007-11-15 Infineon Technologies Ag チップモジュール、チップカード、および、それらの製造方法

Similar Documents

Publication Publication Date Title
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
US6291271B1 (en) Method of making semiconductor chip package
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
JPS62158338A (ja) 半導体装置
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
JPH11163207A (ja) 半導体チップ搭載用基板の製造法および半導体装置
JP2625654B2 (ja) 半導体装置およびその製造方法
JPH0399456A (ja) 半導体装置およびその製造方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP2840317B2 (ja) 半導体装置およびその製造方法
KR20050033821A (ko) 반도체장치 및 그 제조 방법
JP3475569B2 (ja) パッケージ及びその製造方法
JP2781019B2 (ja) 半導体装置およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH09107046A (ja) 半導体パッケ−ジ
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
JPH10189636A (ja) 半導体パッケ−ジ
JP3534214B2 (ja) 半導体パッケ−ジ及びそれに用いる半導体チップ搭載用基板
JPH0927563A (ja) 半導体装置の製造方法
JPH11251365A (ja) 電極群を有する部材の製造法
JPH09148484A (ja) 半導体装置及びその製造方法
JP3402416B2 (ja) 半導体パッケ−ジの製造法
JP3562074B2 (ja) 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040818