KR100514023B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100514023B1
KR100514023B1 KR10-1998-0032669A KR19980032669A KR100514023B1 KR 100514023 B1 KR100514023 B1 KR 100514023B1 KR 19980032669 A KR19980032669 A KR 19980032669A KR 100514023 B1 KR100514023 B1 KR 100514023B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
main surface
inner lead
leads
Prior art date
Application number
KR10-1998-0032669A
Other languages
English (en)
Other versions
KR19990023533A (ko
Inventor
미치아키 스기야마
다마키 와다
마사치카 마스다
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
가부시기가이샤 히다치초엘에스아이시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼, 가부시기가이샤 히다치초엘에스아이시스템즈 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR19990023533A publication Critical patent/KR19990023533A/ko
Application granted granted Critical
Publication of KR100514023B1 publication Critical patent/KR100514023B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

LOC구조의 수지봉지형 반도체장치에 관한 것으로서, 전기특성을 열화시키지 않고 반도체패키지의 두께를 얇게 하는 것이 가능한 기술을 제공하기 위해서, 그의 주면에 회로 및 여러개의 외부단자가 형성된 반도체칩, 내부리이드부 및 내부리이드부와 일체로 형성된 외부리이드부를 각각 갖는 여러개의 리이드, 외부단자와 내부리이드부를 각각 전기적으로 접속하는 본딩와이어 및 반도체칩과 내부리이드부와 본딩와이어를 봉지하는 수지체를 구비한 반도체장치로서, 내부리이드부는 반도체칩의 주면상에 주면과 내부리이드 사이에 소정의 틈을 마련해서 배치되고, 주면상에 배치되는 부분의 내부리이드의 두께는 내부리이드의 다른 부분의 두께보다 얇게 되어 있는 구성으로 하였다.
이러한 구성에 의해, 버스바리이드상에 절연코팅재를 도포하지 않아도 신호선의 본딩와이어와 버스바리이드를 단락시키지 않고 반도체패키지의 두께를 얇게 할 수 있고, 수지봉지형 반도체장치의 적정한 용량에 의한 전기특성이 얻어지며, 제조공정 및 제조코스트를 저감할 수 있다는 효과가 얻어진다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 LOC(Lead On Chip)구조의 수지봉지형 반도체장치에 관한 것으로서, 특히 TSOP(Thin Small Outline Package)구조등의 박형의 소형 반도체패키지에 적용해서 유효한 기술에 관한 것이다.
종래의 LOC구조의 수지봉지형 반도체장치는 예를 들면 도 22(일본국 특허공개공보 평성2-246125호 참조)에 기재되어 있는 바와 같이 반도체기판 주면에 회로 및 여러개의 외부단자가 형성된 반도체칩(1), 신호용 내부리이드(제1 영역)를 갖는 내부리이드(3A1)와 전원전압, 접지전압을 공급하는 공용 내부리이드(제2 영역:이하 버스바(bus-bar)리이드 또는 고정전위용 리이드라 한다)(3A2)를 갖는 내부리이드부(3A) 및 상기 내부리이드부(3A)와 일체로 형성된 외부리이드부(3B)를 각각 갖는 여러개의 리이드, 상기 외부단자(패드)와 내부리이드부(3A)의 신호용 내부리이드(3A1) 및 버스바리이드(3A2)를 각각 전기적으로 접속하는 본딩와이어(5), 상기 반도체칩(1)과 내부리이드부(3A)와 본딩와이어(5)를 봉지하는 봉지체(2A)를 구비하고, 상기 신호용 내부리이드(3A1) 및 버스바리이드(3A2)는 상기 반도체칩(1)의 주면상에 절연필름(film)(4)를 개재시켜서 배치되고, 상기 버스바리이드(3A2)는 반도체칩주면과 실질적으로 평행하게 배치되어 있다.
이하, 상기 공지문헌(일본국 특허공개공보 평성2-246125호)에 기재되어 있지 않지만 본 발명자가 검토한 사항을 기술한다.
도 22에 기재된 LOC구조의 수지봉지형 반도체장치를 그대로 도 23, 도 24의 (a)에 도시한 박형의 소형반도체패키지(TSOP)에 적용한 경우, 전체의 패키지두께가 얇게(예를 들면 1.0㎜) 되므로 그것에 따라 내부리이드(3A1)상의 수지두께가 예를 들면 0.195㎜정도로 얇게 되므로 와이어(5)의 루프높이를 낮게 설정할 필요가 있다. 그러나, 신호선의 본딩와이어(5)와 버스바리이드(3A2)가 접촉해서 단락할 우려가 있으므로, 수지두께를 얇게 하는 것이 곤란하다. 또, 와이어루프높이를 낮게 억제하고자 하면 상기 버스바리이드(3A2)상에 절연코팅재(20)을 도포하는 등의 고안이 필요하다.
도 23(TSOP구조의 수지봉지형 반도체장치의 평면도) 및 도 24(도 23의 주요부의 단면도)의 개략적인 구성은 이하와 같다. 이 TSOP구조의 수지봉지형 반도체장치는 반도체칩(1)의 반도체기판 주면에 회로 및 여러개의 외부단자가 형성된 면(이하, 반도체칩(1)의 주면이라 한다)상에 여러개의 신호선용 내부리이드(3A1) 및 상면에 절연코팅재(20)을 도포한 버스바리이드(3A2)로 이루어지는 내부리이드부(3A)가 상기 반도체칩(1)과 절연성필름(4)를 개재해서 고착되어 있다. 상기 내부리이드부(3A)와 일체로 형성된 외부리이드부(3B)에 의해 리이드(3)을 구성하고 있다.
도 23 및 도 24에 도시한 바와 같이, 상기 내부리이드부(3A)의 신호선용 내부리이드(3A1) 및 상면에 절연코팅재(20)을 도포한 버스바리이드(3A2)는 상기 반도체칩(1)의 주면상에 절연필름(4)를 개재해서 배치되고, 상기 버스바리이드(3A2)는 반도체칩(1)의 주면과 실질적으로 평행하게 배치되어 있다.
상기 여러개의 신호용 내부리이드(3A1) 및 버스바리이드(3A2)와 반도체칩(1)이 본딩와이어(5)에 의해 전기적으로 접속되고 몰드수지(봉지체)(2A)에 의해 봉지되어 있다. 이 봉지된 박형패키지(2)는 지지리이드(칩 지지리이드)(3C) 및 외부리이드부(3B)를 리이드프레임에서 잘라내어 성형된다.
상기 본 발명자가 검토한 박형의 소형반도체패키지(TSOP구조)에서는 도 24의 (a)에 도시한 바와 같이 반도체칩(1)상면의 몰드수지(2A)의 두께가 얇으므로, Au선 등의 본딩와이어(5)가 패키지상면에서 들여다 보이는 외관불량이나 와이어자체가 노출된다는 문제가 있었다. 또, 도 24의 (b)에 도시한 바와 같이 그대로 더 얇게(0.5㎜정도) 하면, 상기 외관불량, 와이어노출의 문제가 더욱 현재화(顯在化)한다.
또, 반도체칩주면상의 몰드수지(봉지체)(2A)의 두께가 얇게 되므로 크랙(crack) 등을 발생하고 신뢰성이 열화한다는 문제가 있었다.
또, 와이어루프를 낮게 하기 위해 절연테이프(4)의 사용을 폐지하고 도 24의 (c)에 도시한 바와 같이 신호용 내부리이드(3A1) 및 버스바리이드(3A2)를 반도체칩(1)의 주면상에 직접 접착제에 의해 고착하는 것이 고려되지만, 반도체칩(1)의 주면과 신호용 내부리이드(3A1) 사이의 거리(틈)가 작아지면 반도체칩(1)의 주면과 신호용 내부리이드(3A1)사이의 기생용량이 증대하므로 전기특성이 열화한다는 문제가 있었다.
본 발명의 목적은 전기특성을 열화시키지 않고 반도체패키지의 두께를 얇게 하는 것이 가능한 기술을 제공하는 것이다.
본 발명의 다른 목적은 반도체패키지의 두께를 얇게 해도 반도체칩 주면과 리이드 사이의 기생용량을 억제하는 것이 가능한 기술을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체패키지의 전체의 두께를 얇게 해도 반도체패키지의 반도체칩 주면상의 봉지체의 적정한 두께를 확보하는 것이 가능한 기술을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체패키지의 전체의 두께를 얇게 해도 반도체칩의 상하의 봉지체 양의 균형을 잡는 것이 가능한 기술을 제공하는 것이다.
본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면에서 명확하게 될 것이다.
본원에 있어서 개시되는 발명 중 대표적인 것의 개요를 간단하게 설명하면 다음과 같다.
〔1〕 반도체기판 주면에 회로 및 여러개의 외부단자가 형성된 반도체칩, 내부리이드부 및 상기 내부리이드부와 일체로 형성된 외부리이드부를 각각 갖는 여러개의 리이드, 상기 외부단자와 내부리이드부를 각각 전기적으로 접속하는 본딩와이어 및 상기 반도체칩과 내부리이드부와 본딩와이어를 봉지하는 봉지체를 구비한 수지봉지형 반도체장치로서, 상기 내부리이드부는 상기 반도체칩의 주면상에 상기 주면과 상기 내부리이드 사이에 소정의 틈을 마련해서 배치되고, 이 주면상에 배치되는 부분의 내부리이드의 두께는 상기 내부리이드의 다른 부분의 두께보다 얇은 구조로 되어 있다.
〔2〕 상기 〔1〕의 수지봉지형 반도체장치에 있어서, 상기 내부리이드부의 상기 반도체칩의 주면상에 배치되는 부분의 선단부는 상기 반도체칩의 주면상에 절연필름을 개재해서 고착되어 있다.
〔3〕 상기 〔1〕의 수지봉지형 반도체장치에 있어서, 상기 내부리이드부의 상기 반도체칩의 주면상에 배치되는 부분의 선단부는 상기 반도체칩의 주면상에 직접 접착제에 의해 고착되어 있다.
〔4〕 반도체기판 주면에 회로 및 여러개의 외부단자가 형성된 반도체칩, 제1 영역을 갖는 내부리이드부와 제2 영역을 갖는 내부리이드부 및 상기 내부리이드부와 일체로 형성된 외부리이드부를 각각 갖는 여러개의 리이드, 상기 외부단자와 내부리이드부의 제1 영역 및 제2 영역을 각각 전기적으로 접속하는 본딩와이어 및 상기 반도체칩과 내부리이드부와 본딩와이어를 봉지하는 봉지체를 구비한 수지봉지형 반도체장치로서, 상기 내부리이드부의 제1 영역 및 제2 영역은 상기 반도체칩의 주면상에 배치되고, 상기 내부리이드부의 제1 영역은 상기 주면과 상기 내부리이드 사이에 소정의 틈을 마련해서 배치되고, 상기 주면상에 배치되는 부분의 내부리이드의 두께는 상기 내부리이드의 다른 부분의 두께보다 얇게 되고, 상기 주면상에 배치되는 내부리이드의 선단부는 상기 반도체칩의 주면상에 절연필름을 개재해서 고착된 구조로 되어 있다.
〔5〕 상기 〔4〕의 수지봉지형 반도체장치에 있어서, 상기 반도체칩은 장방형이고 상기 내부리이드부의 제2 영역은 반도체칩의 긴변과 실질적으로 평행하게 배치된 부분을 갖고, 상기 평행하게 배치된 부분은 상기 외부단자와 상기 내부리이드의 선단부 사이에 배치되어 있다.
〔6〕 반도체기판 주면에 회로 및 여러개의 외부단자가 형성된 반도체칩, 제1 영역을 갖는 내부리이드부와 제2 영역을 갖는 내부리이드부 및 상기 내부리이드부와 일체로 형성된 외부리이드부를 각각 갖는 여러개의 리이드, 상기 외부단자와 내부리이드부의 제1 영역 및 제2 영역을 각각 전기적으로 접속하는 본딩와이어 및 상기 반도체칩과 내부리이드부와 본딩와이어를 봉지하는 봉지체를 구비한 수지봉지형 반도체장치로서, 상기 내부리이드부의 제1 영역 및 제2 영역은 상기 반도체칩의 주면상에 배치되고, 상기 내부리이드부의 제1 영역은 상기 주면과 상기 내부리이드 사이에 소정의 틈을 마련해서 배치되고, 이 주면상에 배치되는 부분의 내부리이드의 두께는 상기 내부리이드의 다른 부분의 두께보다 얇게 되고, 그 선단부는 상기 반도체칩의 주면상에 고정되어 있지 않은 구조로 되어 있다.
〔7〕 상기 〔4〕 또는 〔6〕의 수지봉지형 반도체장치에 있어서, 상기 내부리이드부의 제1 영역은 신호리이드이고, 상기 제2 영역은 고정전위 리이드이다.
〔8〕 그의 주면에 집적회로 및 여러개의 외부단자가 형성된 반도체칩, 각각이 내부리이드부 및 상기 내부리이드부와 일체로 형성된 외부리이드부를 갖는 여러개의 리이드로서 상기 내부리이드부의 일부가 상기 반도체칩의 주면상에 배치되고 또한 상기 내부리이드부가 대응하는 상기 외부단자에 전기적으로 접속된 여러개의 리이드 및 상기 여러개의 리이드의 내부리이드부와 상기 반도체칩을 봉지하는 수지체를 갖는 수지봉지형 반도체장치로서, 상기 내부리이드부는 상기 반도체칩의 주면측의 제1 표면 및 상기 제1 표면과 반대측의 제2 표면을 갖고 또한 상기 반도체칩의 주면상에 위치하는 제1 부분 및 상기 제1 부분과 일체로 형성된 제2 부분으로서 상기 반도체칩의 주면 외부에 위치하는 제2 부분을 갖고, 상기 내부리이드부의 제1 부분은 상기 반도체칩의 두께방향에 있어서 상기 제2 부분보다 얇게 형성되고, 상기 내부리이드부의 제1 부분의 제1 표면은 상기 반도체칩의 두께방향에 있어서 상기 내부리이드부의 제2 부분의 제1 표면보다 상기 반도체칩에서 이간되어 있다.
〔9〕 상기 〔8〕의 수지봉지형 반도체장치에 있어서, 상기 내부리이드부의 제1 부분은 절연성필름을 거쳐서 상기 반도체칩의 주면에 접착되어 있다.
〔10〕 상기 〔8〕의 수지봉지형 반도체장치에 있어서, 상기 내부리이드부의 제1 부분은 접착제를 거쳐서 상기 반도체칩의 주면에 접착되어 있다.
〔11〕 상기 〔8〕의 수지봉지형 반도체장치에 있어서, 상기 내부리이드부와 대응하는 상기 외부단자는 와이어에 의해 접속되어 있다.
〔12〕 상기 〔11〕의 수지봉지형 반도체장치에 있어서, 상기 여러개의 리이드는 신호용리이드와 고정전위용 리이드를 포함하고, 상기 고정전위용 리이드의 내부리이드부의 일부는 상기 반도체칩의 주면상에 있어서 상기 신호용 리이드의 내부리이드부의 선단의 상기 여러개의 외부단자 사이에 배치되고, 상기 신호용 리이드의 내부리이드부와 대응하는 외부단자를 접속하는 와이어는 상기 고정전위용 리이드의 내부리이드부의 일부상을 교차하도록 배치되어 있다.
〔13〕 그의 주면에 집적회로 및 여러개의 외부단자가 형성된 반도체칩, 각각이 내부리이드부 및 상기 내부리이드부와 일체로 형성된 외부리이드부를 갖는 여러개의 신호용 리이드로서 상기 내부리이드부의 일부가 상기 반도체칩의 주면상에 배치되고 또한 상기 내부리이드부가 대응하는 상기 외부단자에 와이어에 의해 전기적으로 접속된 여러개의 신호리이드, 내부리이드부 및 상기 내부리이드부와 일체로 형성된 외부리이드부를 갖는 고정전위용 리이드로서 상기 내부리이드부의 일부가 상기 반도체칩의 주면상에 배치되고 또한 상기 내부리이드부가 대응하는 상기 외부단자에 전기적으로 접속된 고정전위용 리이드 및 상기 여러개의 신호용 리이드의 내부리이드부와 상기 고정전위용 리이드의 내부리이드부와 상기 반도체칩을 봉지하는 수지체를 갖는 수지봉지형 반도체장치로서, 상기 신호용 리이드의 내부리이드부는 상기 반도체칩의 주면측의 제1 표면 및 상기 제1 표면과 반대측의 제2 표면을 갖고 또한 상기 반도체칩의 주면상에 위치하는 제1 부분 및 상기 제1 부분과 일체로 형성된 제2 부분으로서 상기 반도체칩의 주면 외부에 위치하는 제2 부분을 갖고, 상기 신호용 리이드의 내부리이드부의 제1 부분은 상기 반도체칩의 두께방향에 있어서 상기 제2 부분보다 얇게 형성되고, 상기 신호용 리이드의 내부리이드부의 제1 부분의 제1 표면은 상기 반도체칩의 두께방향에 있어서 상기 내부리이드부의 제2 부분의 제1 표면보다 상기 반도체칩에서 이간되고, 상기 고정전위용 리이드의 내부리이드부의 일부는 상기 반도체칩의 주면상에 있어서 상기 신호용 리이드의 내부리이드부의 선단과 상기 여러개의 외부단자 사이에 배치되고, 상기 고정전위용 리이드의 내부리이드부의 일부는 상기 반도체칩의 두께방향에 있어서 상기 신호용 리이드의 내부리이드부의 선단보다 낮은 위치에 배치되어 있다.
〔14〕 상기 〔13〕의 수지봉지형 반도체장치에 있어서, 상기 고정전위용 리이드의 내부리이드부의 일부는 접착제를 거쳐서 상기 반도체칩의 주면에 접착되고, 상기 신호용 리이드의 내부리이드부의 선단은 상기 반도체칩의 주면에서 이간되어 있다.
〔15〕 상기 〔13〕의 수지봉지형 반도체장치에 있어서, 상기 신호용 리이드의 내부리이드부의 선단은 절연성필름을 거쳐서 상기 반도체칩의 주면에 접착되어 있다.
〔16〕 상기 〔13〕의 수지봉지형 반도체장치에 있어서, 상기 신호용 리이드의 내부리이드부와 대응하는 외부단자를 접속하는 와이어는 상기 고정전위용 리이드의 내부리이드부의 일부상을 교차하도록 배치되어 있다.
〔17〕 그의 주면에 집적회로 및 여러개의 외부단자가 형성된 반도체칩, 각각이 내부리이드부 및 상기 내부리이드부와 일체로 형성된 외부리이드부를 갖는 여러개의 신호용 리이드로서 상기 내부리이드부의 일부가 상기 반도체칩의 주면상에 배치되고 또한 상기 내부리이드부가 대응하는 상기 외부단자에 와이어에 의해 전기적으로 접속된 여러개의 신호리이드, 내부리이드부 및 상기 내부리이드부와 일체로 형성된 외부리이드부를 갖는 고정전위용 리이드로서 상기 내부리이드부의 일부가 상기 반도체칩의 주면상에 배치되고 또한 상기 내부리이드부가 대응하는 상기 외부단자에 전기적으로 접속된 고정전위용 리이드 및 상기 여러개의 신호용 리이드의 내부리이드부와 상기 고정전위용 리이드의 내부리이드부와 상기 반도체칩을 봉지하는 수지체를 갖는 수지봉지형 반도체장치로서, 상기 신호용 리이드의 내부리이드부는 상기 반도체칩의 주면측의 제1 표면 및 상기 제1 표면과 반대측의 제2 표면을 갖고 또한 상기 반도체칩의 주면상에 위치하는 제1 부분 및 상기 제1 부분과 일체로 형성된 제2 부분으로서 상기 반도체칩의 주면 외부에 위치하는 제2 부분을 갖고, 상기 신호용 리이드의 내부리이드부의 제1 부분은 상기 반도체칩의 두께방향에 있어서 상기 제2 부분보다 얇게 형성되고, 상기 신호용 리이드의 내부리이드부의 제1 부분은 상기 와이어가 접속되는 선단부를 갖고, 상기 선단부 이외의 상기 신호용 리이드의 내부리이드부의 제1 부분의 제1 표면은 상기 반도체칩의 두께방향에 있어서 상기 내부리이드부의 제2 부분의 제1 표면보다 상기 반도체칩에서 이간되고, 상기 신호용 리이드의 내부리이드부의 제1 부분의 선단부는 상기 반도체칩의 두께방향에 있어서 상기 선단부 이외의 상기 신호용 리이드의 내부리이드부의 제1 부분보다 낮은 위치에 배치되고, 상기 고정전위용 리이드의 내부리이드부의 일부는 상기 반도체칩의 주면상에 있어서 상기 신호용 리이드의 내부리이드부의 제1 부분의 선단부와 상기 여러개의 외부단자 사이에 배치되고, 상기 고정전위용 리이드의 내부리이드부의 일부는 상기 반도체칩의 두께방향에 있어서 상기 선단부 이외의 상기 신호용 리이드의 내부리이드부의 제1 부분보다 낮은 위치에 배치되어 있다.
〔18〕 상기 〔17〕의 수지봉지형 반도체장치에 있어서, 상기 고정전위용 리이드의 내부리이드부의 일부 및 상기 신호용 리이드의 내부리이드부의 선단부는 접착제를 거쳐서 상기 반도체칩의 주면에 각각 접착되어 있다.
〔19〕 상기 〔17〕의 수지봉지형 반도체장치에 있어서, 상기 신호리이드의 내부리이드부와 대응하는 외부단자를 접속하는 와이어는 상기 고정전위용 리이드의 내부리이드부의 일부상을 교차하도록 배치되어 있다.
이하, 본 발명에 대해서 도면을 참조해서 실시예와 함께 상세하게 설명한다.
또한, 본 발명의 실시예를 설명하기 위한 전체 도면에 있어서 동일기능을 갖는 것은 동일부호를 붙이고 그 반복적인 설명은 생략한다.
<실시예 1>
도 1은 본 발명의 실시예 1에 의한 수지봉지형 반도체장치의 개략적인 구성을 도시한 평면도이고, 도 2의 (a)는 도 1의 A-A'선으로 절단한 주요부의 단면도, 도 2의 (b)는 도 1의 B-B'선으로 절단한 주요부의 단면도, 도 2의 (c)는 도 1의 C-C'선으로 절단한 주요부의 단면도이다.
본 발명의 전체 실시예에 있어서, 반도체칩은 TSOP구조의 수지봉지형 패키지중에 봉지되어 있다. 이 수지봉지형 패키지는 도 1에 도시한 바와 같이 장방형상의 반도체칩(1)상에 내부리이드부(3A)를 배치한 LOC(Lead On Chip)구조를 채용하고 있다.
상기 내부리이드부(3A)는 그의 한쪽끝측을 외부리이드부(3B)와 일체로 구성하고 있다. 외부리이드부(3B)는 표준규격에 따라서 각각 인가되는 신호가 규정되고 번호가 붙여져 있다. 도 1중 좌측단 상부가 1번단자, 좌측단 하부가 16번단자이다. 또, 우측단 하부가 17번단자, 우측단 상부가 32번단자이다. 즉, 본 TSOP구조의 패키지는 32단자로 구성되어 있다.
상기 1번단자, 7번단자 및 16번단자는 전원전압Vcc단자이고, 예를 들면 회로의 동작전압 5V 또는 3V이다. 17번단자, 27번단자 및 32번단자는 기준전압Vss단자이고, 예를 들면 0V이다.
상기 내부리이드부(3A)는 도 1 및 도 2에 도시한 바와 같이 여러개의 신호선용 내부리이드(제1 영역)(3A1) 및 2개의 버스바리이드(제2 영역)(3A2)로 이루어져 있다. 상기 버스바리이드는 전원전압과 기준전압을 반도체칩으로 공급하기 위한 리이드이고 고정전위리이드라고도 한다.
상기 여러개의 신호선용 내부리이드(3A1)은 반도체칩(1)의 장방형상의 각각의 긴변을 횡단하고 반도체칩(1)의 중앙측으로 연장하고 있다.
상기 신호선용 내부리이드(제1 영역)(3A1)은 도 2에 도시한 바와 같이 상기 반도체칩(1)의 주면(반도체기판 주면에 회로 및 여러개의 외부단자가 형성된 면을 말한다)상에 이 주면과 내부리이드(3A12) 사이에 소정의 틈S를 마련해서(소정의 거리를 두고) 배치되고, 그 부분의 내부리이드(3A12)의 두께는 내부리이드(3A1)의 다른 부분의 두께보다 얇게 되어 있다.
그 얇게 되어 있는 신호선용 내부리이드(제1 영역)(3A12)의 선단부(3A11)은 도 1, 도 2의 (b) 및 도 2의 (c)에 도시한 바와 같이 반도체칩(1)의 주면상에 절연필름(4)를 개재해서 고착되어 있다.
이들 여러개의 신호선용 내부리이드(3A1)의 각각의 선단부(3A11)은 각각 반도체칩(1)의 중앙부분에 배열된 본딩패드(외부단자)(1A)에 본딩와이어(5)에 의해 접속된다.
상기 2개의 버스바리이드(3A2)는 도 1에 도시한 바와 같이 반도체칩(1)의 주면상에 있어서 칩(1)의 긴변과 실질적으로 평행하게 배치되어 있는 부분(3A21)과 칩(1)의 짧은변과 실질적으로 평행하게 배치되고 또한 본딩와이어(5)가 본딩되는 영역을 갖는 돌기부(3A22)로 이루어지고 동질재료로 일체로 구성되어 있다. 상기 버스바리이드(3A2)의 부분(3A21)에는 여러개의 소정위치에 상기 돌기부(3A22)가 부분(3A21)과 일체 구성으로 마련되어 있다. 이 돌기부(3A22)는 절연성필름(4)를 개재해서 고착되어 있다. 상기 부분(3A21)은 단차부D의 가공에 의해 상기 돌기부(3A22)보다 칩(1)의 주면에 근접하도록 낮게 배치되어 있다. 이 단차가공에 의해 버스바와 신호용 리이드를 위한 와이어(5)가 접촉하는 것을 방지할 수 있다. 상기 돌기부(3A22)에 본딩하는 이유는 와이어(5)의 길이를 균일하게 하고 본딩성, 전기적 특성을 균일하게 하기 위함이다.
상기 신호용 내부리이드(3A12)의 선단부(3A11)과 반도체칩(1)의 본딩패드(1A) 및 상기 버스바리이드(3A2)의 평행부분(3A21)에 마련되어 있는 돌기부(3A22)와 반도체칩(1)의 본딩패드(1A)가 각각 본딩와이어(5)에 의해 본딩되고 전기적으로 접속된다. 상기 반도체칩(1), 내부리이드부(3A), 본딩와이어(5)는 몰드수지(봉지체)(2A)에 의해 봉지되어 있다. 그 봉지된 TSOP구조의 패키지(2)는 지지리이드(칩지지용 리이드)(3C) 및 외부리이드부(3B)를 리이드프레임에서 잘라내어 성형된다. 본 실시예의 경우 부분(3A21)은 칩주면에 근접하고 있지만, 접착제 등으로는 접착되어 있지 않다. 또한, 상기 절연테이프(4)는 폴리이미드계 수지로 이루어지는 베이스재의 양면에 에폭시계 또는 폴리이미드계 접착제가 도포된 구조이다.
상기 본딩와이어(5)로서는 금선을 사용하고, 예를 들면 와이어(5)의 형성방법으로서 초음파 열압착방식을 사용한 네일헤드본딩(nail head bonding method)이 사용된다. 금선 대신에 알루미늄선, 동선, 금속선의 표면에 절연성수지를 피복한 피복선 등을 사용해도 좋다.
본 실시예 1에 의한 수지봉지형 반도체장치의 주요부의 각 치수는 도 2(단위는 밀리미터:㎜이다)에 도시한 바와 같이 수지봉지형 반도체장치의 두께는 0.5∼0.6㎜이다. 반도체칩(1)의 주면상의 내부리이드부(3A)로 부터 위쪽에 있는 몰드수지(봉지체)(2A)의 두께는 0.06∼0.11㎜이고, 반도체칩(1)의 주면과 반대측의 면으로 부터 아래쪽에 있는 봉지체(2A)의 두께는 0.06∼0.11㎜이다. 본딩와이어(5)의 정점으로 부터 위쪽에 있는 봉지체(2A)의 두께는 0.07㎜이상(최소값0.07㎜)이다.
반도체칩(1)의 두께는 0.2∼0.28㎜, 버스바리이드(3A2)의 반도체칩(1)의 주면상에 배치되어 있는 부분(3A21)의 두께는 0.06∼0.07㎜, 신호용 내부리이드(3A12)부분의 두께는 0.06∼0.07㎜, 절연성필름(4)의 두께는 0.05㎜이다. 칩(1)상에 배치되어 있지 않은 내부리이드부(3A) 및 외부리이드부(3B)의 두께는 각각 0.125㎜정도이다.
다음에, 상술한 반도체칩(1)의 주면상에 내부리이드부(3A)를 배치하는 조립공정을 간단하게 설명한다.
조립공정
① : 상기 여러개의 신호선용 내부리이드(3A1)와 2개의 버스바리이드(3A2)로 이루어지는 내부리이드부(3A) 및 그것과 일체의 외부리이드부(3B)를 갖는 평탄한 프레임을 준비한다.
② : 상기 내부리이드부(3A)의 여러개의 신호선용 내부리이드(3A1)에 절연테이프(4)를 부착함과 동시에 2개의 버스바리이드(3A2)에 단차부D를 형성하기 위한 성형가공을 실행한다.
③ : 상기 리이드프레임을 반도체칩(1)상에 상기 여러개의 신호선용 내부리이드(3A1)이 반도체칩(1)의 장방형상의 각각의 긴변을 횡단해서 반도체칩(1)의 중앙측으로 연장하도록 위치맞춤한다(도 1, 도 2 참조).
④ : 상기 위치맞춤후에 열처리(400℃, 1초)를 실행하고 반도체칩(1)의 주면상과 리이드프레임을 절연테이프에 의해 접착한다.
또한, 상기 내부리이드(3A12)의 두께를 내부리이드(3A1)의 다른 부분의 두께보다 얇게 하는 가공방법에 대해서는 후술한다. 또, 리이드단차가공은 테이프를 접착하기 이전에 실행해도 좋다. 절연테이프(4)는 예를 들면 두께 0.03㎜의 열가소성의 폴리이미드계 테이프의 양면에 두께 0.015㎜의 열가소성의 폴리이미드계 접착제를 도포한 구조이고, 접착제의 두께는 전체로서 0.05㎜정도로 되어 있다.
도 24의 (a)에 도시한 TSOP구조의 수지봉지형 반도체장치에서는 수지봉지형 반도체장치의 두께는 1.0㎜, 내부리이드부(3A)로 부터 위쪽에 있는 몰드수지(봉지체)(2A)의 두께는 0.195㎜, 반도체칩(1)의 주면의 반대측의 면으로 부터 아래쪽에 있는 몰드수지(봉지체)(2A)의 두께는 0.32㎜이다. 본딩와이어(5)의 정점으로 부터 위쪽에 있는 몰드수지(봉지체)(2A)의 두께는 0.07㎜이상(최소값0.07㎜)이다. 반도체칩(1)의 두께는 0.28㎜, 버스바리이드(3A2)의 두께는 0.125㎜, 신호용 내부리이드(3A1) 및 외부리이드부(3B)의 두께는 각각 0.125㎜, 절연성필름(4)의 두께는 0.08㎜이다.
본 실시예 1에 의하면, 도 2 및 도 24의 (a)에서 알 수 있는 바와 같이 상기 반도체칩(1)의 주면상에 이 주면과 내부리이드(3A12) 사이에 소정의 틈S를 마련해서 (소정의 거리를 두고) 배치되고 그 부분의 내부리이드(3A12)의 두께는 내부리이드(3A1)의 다른 부분의 두께보다 얇게 되어 있으므로, 버스바리이드(3A21)상에 절연코팅재(20)을 도포하지 않아도 신호선의 본딩와이어(5)와 버스바리이드(3A2)를 단락시키지 않고 반도체패키지(2)의 두께를 얇게 할 수 있다. 또, 와이어가 접속되는 내부리이드(3A11)의 상면을 낮게 설정할 수 있으므로, 와이어루프의 높이를 낮게 할 수 있어 패키지두께를 얇게 할 수 있다. 또, 외부리이드의 두께는 패키지외부에서 부여되는 바람직하지 않은 외력에 의한 리이드변형을 방지하는 정도 또는 패키지를 면실장할 때 패키지의 무게를 지탱할 수 있을 정도의 기계적강도를 얻기 위해 내부리이드(3A12)보다 두껍게 형성되기 때문에 패키지의 신뢰성을 향상시킬 수 있다.
또, 반도체패키지(2)의 두께를 얇게 해도 반도체칩(1) 주면과 내부리이드부(3A) 사이에 절연성필름(4)(두께는 0.05㎜)를 개재시켜서 소정의 틈S를 마련하는 것에 의해 기생용량을 저감할 수 있으므로 수지봉지형 반도체장치의 고속화가 도모된다.
또, 상술한 바와 같이 반도체패키지(2)의 두께를 얇게 해도 반도체패키지(2)의 반도체칩(1)의 주면상의 봉지체의 적정한 두께(0.06∼0.11㎜정도의 두께)를 확보할 수 있다.
또, 상기 내부리이드(3A12)의 두께를 내부리이드(3A1)의 다른 부분의 두께보다 얇게 하는 것에 의해 반도체패키지(2)의 두께를 얇게 해도 외부리이드부(3B)의 돌출부를 반도체패키지(2)의 두께방향의 중앙부에 근접시키는 것에 의해 반도체칩(1)의 상하의 봉지체 양의 균형을 잡을 수 있으므로, 반도체패키지(2)의 열팽창에 의한 휘어짐을 방지할 수 있다. 이 때, 칩(1)상에 배치되지 않는 상기 내부리이드(3A1)의 하면이 반도체칩(1)의 주면보다 아래에 오는 것이 바람직하다.
또, 본 실시예 1에 있어서, 절연필름(4) 대신에 접착제만을 사용하고 내부리이드의 선단부(3A11)을 칩의 주면에 접착해도 좋다. 이 경우, 칩과 리이드사이의 기생용량은 커지지만, 절연필름(4)의 베이스재의 두께만큼 선단부(3A11)을 낮은 위치에 설정할 수 있으므로 와이어루프 높이를 낮게 할 수 있다. 따라서, 패키지전체의 두께를 얇게 하는 것이 가능하다. 이와 같은 패키지는 비교적 동작속도가 요구되지 않는 플래시메모리 등에 특히 적합하다.
<실시예 2>
도 3은 본 발명의 실시예 2에 의한 수지봉지형 반도체장치의 개략적인 구성을 도시한 평면도, 도 4는 도 3의 A-A'선으로 절단한 주요부의 단면도, 도 5는 도 4에 도시한 동그라미표시M으로 둘러싸인 부분의 확대도, 도 6은 도 3의 B-B'선으로 절단한 주요부의 단면도이다.
본 실시예 2에 의한 수지봉지형 반도체장치는 도 3∼도 6에 도시한 바와 같이 상기 버스바리이드(3A2)의 반도체칩(1)의 긴변과 실질적으로 평행하게 배치되어 있는 부분(3A21)이 직접 접착제(6)에 의해 고착된다. 여러개의 신호선용 내부리이드(3A1)은 그의 선단부(3A11)을 칩주면에서 부유(플로팅)시킴과 동시에 반도체칩(1)의 주면과 여러개의 신호선용 내부리이드(3A1)의 얇게 가공된 부분(3A12) 사이에 절연성필름을 개재시키지 않고 틈(틈거리는 0.05㎜)S가 마련되어 유지된 것이다. 상기 접착제(6)은 예를 들면 열가소성의 폴리이미드계 접착제를 사용한다. 접착제(6)의 접착후의 두께는 0.01㎜정도이다.
또, 도 4에 도시한 바와 같이, 여러개의 신호선용 내부리이드(3A1)은 반도체칩(1)의 주면상의 본딩패드(1A)에 직접 본딩와이어(금선)(5)를 본딩하고, 반도체칩(1)과 신호선용 내부리이드(3A1)을 전기적으로 접속한다. 즉, 상기 신호용 내부리이드(3A1)의 부유상태의 얇은 부분(3A12)를 반도체칩(1)의 주면에 예를 들면 리이드프레임 압착기로 압착하여 본딩와이어(5)를 그의 선단부(3A11)에 본딩하고, 본딩와이어(5)의 다른쪽의 단자를 반도체칩(1)의 주면상의 본딩패드(1A)에 본딩하고, 반도체칩(1)과 신호선용 내부리이드(3A1)을 전기적으로 접속한다.
마찬가지로, 도 6에 도시한 바와 같이 버스바리이드(3A2)의 돌출부(3A22) 및 연결부(3A21')와 반도체칩(1)의 주면상의 본딩패드(1A)를 각각 본딩와이어(5)에 의해 본딩하고, 반도체칩(1)과 버스바리이드(3A2)를 전기적으로 접속한다. 그 후, 봉지체(수지)(2A)에 의해 봉지한다.
상기 반도체칩(1)의 주면상의 본딩패드(1A)구성은 도 5에 도시한 바와 같이 Si기판(1B)상의 내전극(1B1)상에 절연산화막(1B2)가 형성되고, 그 위에 제1 텅스텐(W)합금(1B3), 제2 텅스텐(W)합금(1B4), 알루미늄(Aℓ)합금(1B5), 제1 티탄(Ti)합금(1B6), 제2 티탄(Ti)합금(1B7), 제1 절연산화막(1B8), 제2 절연산화막(1B9), PiQ(1B10)이 순차 적층된 구조가 형성된다. 그리고, 상기 알루미늄(Aℓ)합금(1B5)의 면이 노출되도록 구멍이 마련된 구조로 되어 있다.
상기 반도체칩(1)의 주면상에 내부리이드부(3A)를 직접 접착제(6)에 의해 고착해도 도 5에 도시한 바와 같이 반도체칩(1)의 주면의 최상층에는 절연성의 폴리이미드계 수지(PiQ)가 마련되어 있으므로, 내부리이드부(3A)와 반도체칩(1)의 본딩패드(1A) 이외의 부분의 절연성은 확보할 수 있다.
다음에 상술한 본 실시예 2에 의한 수지봉지형 반도체장치의 반도체칩(1)의 주면상에 내부리이드부(3A)를 배치하는 조립공정을 간단하게 설명한다.
조립공정
① : 여러개의 리이드(3)을 갖는 평탄한 프레임을 준비한다.
② : 상기 2개의 버스바리이드(3A2)에 접착제(6)을 부착함과 동시에 리이드프레임에 단차부D를 형성하기 위한 성형가공을 실행한다. 또한, 단차가공후에 접착제(6)을 도포해도 좋다.
③ : 상기 리이드프레임을 반도체칩(1)상에 상기 여러개의 신호선용 내부리이드(3A1)이 반도체칩(1)의 장방형상의 각각의 긴변을 횡단해서 반도체칩(1)의 중앙측으로 연장하도록 위치맞춤한다(도 3 참조).
④ : 상기 위치맞춤후에 칩과 리이드프레임을 절착제(6)에 의해 접착한다.
도 7은 신호선용 내부리이드에 본딩와이어(5)를 본딩하는 하나의 방법을 설명하기 위한 도면으로서 도 7의 (a)는 와이어본딩전, 도 7의 (b)는 와이어본딩중, 도 7의 (c)는 와이어본딩후의 도면이고 (21)은 스테이지, (22)는 리이드프레임 압착기이다.
상기 신호선용 내부리이드(3A1)의 부유상태의 선단부(3A11)을 반도체칩(1)의 주면에 압착해서 본딩와이어(5)를 본딩하는 하나의 방법은 도 7의 (a)에 도시한 바와 같이 스테이지(21)상에 반도체칩(1)을 배치하고 그 반도체칩(1) 상에 배치하는 신호선용 내부리이드(3A1)의 부유상태의 선단부(3A11)의 위치맞춤을 실행한다. 다음에, 도 7의 (b)에 도시한 바와 같이 그 내부리이드의 위치맞춤 후에 리이드프레임 압착기(22)를 아래로 내리고 스테이지(21)을 위로 올려 스테이지(21)상의 반도체칩(1)의 주면에 상기 신호선용 내부리이드(3A1)을 압착한 상태를 유지한 채로 본딩와이어(5)를 그의 선단부(3A11)에 본딩한다. 그 후, 도 7의 (c)에 도시한 바와 같이 리이드프레임 압착기(22)를 위로 올림과 동시에 스테이지(21)을 아래로 내려서 압착력(누름력)을 해방시키고 신호선용 내부리이드(3A1)의 선단부(3A11)을 부유상태로 되돌린다.
도 8은 신호선용 내부리이드에 본딩와이어(5)를 본딩하는 다른 방법을 설명하기 위한 도면으로서, 도 8의 (a)는 와이어본딩전, 도 8의 (b)는 와이어본딩중, 도 8의 (c)는 와이어본딩후의 도면이다. 상기 신호선용 내부리이드에 본딩와이어(5)를 본딩하는 다른 방법은 도 8의 (a)에 도시한 바와 같이 고정된 스테이지(21)상에 반도체칩(1)을 배치하고, 그 반도체칩(1)상에 배치하는 신호선용 내부리이드(3A1)의 부유상태의 선단부(3A11)의 위치맞춤을 실행한다. 다음에, 도 8의 (b)에 도시한 바와 같이 내부리이드의 위치맞춤후에 리이드프레임 압착기(22)를 아래로 내리고 스테이지(21)상의 반도체칩(1)의 주면에 상기 신호선용 내부리이드(3A1)을 압착한 상태를 유지한 채 본딩와이어(5)를 그의 선단부(3A11)에 본딩한다. 그 후, 도 8의 (c)에 도시한 바와 같이 리이드프레임 압착기(22)를 위로 올리고 누름력을 해방시키고 신호선용 내부리이드(3A1)의 선단부(3A11)을 부유상태로 되돌린다.
본 실시예 2에 의하면, 상기 버스바리이드(3A2)의 반도체칩(1)의 긴변과 실질적으로 평행하게 배치되어 있는 부분(3A21)이 직접 접착제(6)에 의해 고착되고, 여러개의 신호선용 내부리이드(3A1)은 그의 선단을 부유시킴과 동시에 반도체칩(1)의 주면과 여러개의 신호선용 내부리이드(3A1) 사이에 절연성필름을 개재시키지 않고 틈(틈거리는 0.05㎜)S를 마련하는 것에 의해 기생용량을 저감할 수 있으므로 상기 실시예 1과 마찬가지의 작용효과를 얻을 수 있다. 또, 반도체칩(1)의 주면과 내부리이드부(3A) 사이에 절연성필름(4)(두께는 0.05㎜)를 개재시키지 않으므로 그분만큼 제조공정 및 제조코스트를 저감할 수 있다.
<실시예 3>
도 9는 본 발명의 실시예 3에 의한 수지봉지형 반도체장치의 개략적인 구성을 도시한 평면도이고, 도 10은 도 9의 A-A'선으로 절단한 주요부의 단면도이다.
본 실시예 3에 의한 수지봉지형 반도체장치는 도 9 및 도 10에 도시한 바와 같이 상기 실시예 1에 있어서 상기 내부리이드부(3A)의 버스바리이드(3A2)의 반도체칩(1)의 긴변과 실질적으로 평행하게 배치되어 있는 부분(3A21)이 사용되고 있지 않은 경우의 본 발명을 적용한 실시예이다. 다른 부분의 구조는 상기 실시예 1과 동일하다.
다음에, 상술한 반도체칩(1)의 주면상에 내부리이드부(3A)를 배치하는 조립공정을 간단하게 설명한다.
조립공정
① : 절연성필름(4)를 부착한 평탄한 프레임을 준비한다.
② : 상기 리이드프레임을 반도체칩(1)상에 상기 여러개의 신호선용 내부리이드(3A1)이 반도체칩(1)의 중앙측으로 연장하도록 위치맞춤한다(도 9, 도 10 참조).
③ : 상기 위치맞춤후에 반도체칩(1)의 주면에 상기 절연성필름(4)를 거쳐서 리이드프레임을 접착한다.
이와 같이 구성하는 것에 의해, 상기 실시예 1과 마찬가지의 작용효과를 얻을 수 있다. 또, 버스바리이드(3A2)를 사용하지 않는 분만큼 제조공정 및 제조코스트를 저감할 수 있다.
<실시예 4>
도 11은 본 발명의 실시예 4에 의한 수지봉지형 반도체장치의 개략적인 구성을 도시한 모식도이고, 도 12는 도 11의 A-A'선으로 절단한 주요부의 단면도이다.
본 실시예 4에 의한 수지봉지형 반도체장치는 도 11 및 도 12에 도시한 바와 같이 상기 실시예 3의 여러개의 신호선용 내부리이드(3A1)의 선단부(3A11)이 반도체칩(1)의 주면상에 직접 접착제(6)에 의해 고착되고, 반도체칩(1) 주면과 여러개의 신호선용 내부리이드(3A12) 사이에 절연성필름(4)를 개재시키지 않고 기생용량을 저감하기 위한 틈(틈거리는 0.05㎜)이 마련된 것이다.
다음에, 상술한 본 실시예 4에 의한 수지봉지형 반도체장치의 반도체칩(1)의 주면상에 내부리이드부(3A)를 배치하는 조립공정을 간단하게 설명한다.
조립공정
① : 내부리이드부(3A)의 선단부(3A11)에 접착제(6)를 부착한 단차가공된 프레임을 준비한다.
② : 상기 리이드프레임을 반도체칩(1)상에 상기 여러개의 신호선용 내부리이드(3A1)이 반도체칩(1)의 중앙측으로 연장하도록 위치맞춤한다(도 11, 도 12 참조).
③ : 상기 위치맞춤후에 반도체칩(1)의 주면과 리이드프레임을 접착제(6)을 거쳐서 접착한다.
이와 같이 구성하는 것에 의해, 상기 실시예 3과 마찬가지의 작용효과를 얻을 수 있다. 또, 버스바리이드(3A2) 및 절연성필름(4)를 사용하지 않는 분만큼 제조공정 및 제조코스트를 저감할 수 있다.
<실시예 5>
도 13은 본 발명의 실시예 5에 의한 수지봉지형 반도체장치의 개략적인 구성을 도시한 모식도, 도 14는 도 13의 A-A'선으로 절단한 주요부의 단면도, 도 15는 도 14의 B-B'선으로 절단한 주요부의 단면도이다.
본 실시예 5에 의한 수지봉지형 반도체장치는 도 13 및 도 14에 도시한 바와 같이 상기 버스바리이드(3A2)의 반도체칩(1)의 주면과 실질적으로 평행하게 배치되어 있는 부분(3A21)이 직접 접착제(6)에 의해 고착된다. 여러개의 신호선용 내부리이드(3A1)의 각 선단이 반도체칩(1)의 주면에 직접 접착제(6)에 의해 고착됨과 동시에 반도체칩(1)의 주면과 여러개의 신호선용 내부리이드(3A1) 사이에 절연성필름을 개재시키지 않고 적정한 용량을 확보하기 위한 틈(틈거리는 0.05㎜)S가 마련되어 유지된 것이다.
다음에, 상술한 본 실시예 5에 의한 수지봉지형 반도체장치의 반도체칩(1)의 주면상에 내부리이드부(3A)를 배치하는 조립공정을 간단하게 설명한다.
조립공정
① : 평탄한 프레임을 준비한다. 그 후, 프레임을 성형해서 단차부D를 형성한다.
② : 버스바리이드(3A2)의 반도체칩(1)의 긴변과 실질적으로 평행하게 배치되어 있는 부분(3A21), 돌출부(3A22) 및 여러개의 신호선용 내부리이드(3A1)의 선단부(3A12)에 접착제를 부착한다.
③ : 상기 리이드프레임을 반도체칩(1)상에 상기 버스바리이드(3A2)의 반도체칩(1)의 긴변과 실질적으로 평행하게 배치되어 있는 부분(3A21)을 여러개의 신호선용 내부리이드(3A1)의 선단부(3A11)이 반도체칩(1)의 중앙측으로 연장하도록 위치맞춤한다(도 15 참조).
④ : 상기 위치맞춤후에 상기 반도체칩(1)의 주면에 리이드프레임을 상기 접착제(6)에 의해 접착한다(도 14 및 도 15 참조).
상기 접착후, 본딩와이어(5)의 한쪽끝을 내부리이드(3A12)의 선단부(3A11)에 본딩하고 본딩와이어(5)의 다른쪽의 단자를 반도체칩(1)의 주면상의 본딩패드(1A)에 본딩하고, 반도체칩(1)과 신호선용 내부리이드(3A1)을 전기적으로 접속한다. 마찬가지로 반도체칩(1)의 긴변과 실질적으로 평행하게 배치되어 있는 부분(3A21)과 일체로 마련되어 있는 부분(3A22)와 반도체칩(1)의 주면상의 본딩패드(1A)를 본딩와이어(5)에 의해 접속하고, 반도체칩(1)과 버스바리이드(3A2)를 전기적으로 접속한다. 그 후, 트랜스퍼몰드법에 의해서 수지(2A)에 의해 봉지한다.
이와 같이 구성하는 것에 의해, 상기 실시예 1과 마찬가지의 작용효과를 얻을 수 있다. 또, 절연성필름(4)를 사용하지 않는 분만큼 제조공정 및 제조코스트를 저감할 수 있다. 또, 신호용 내부리이드(3A1)의 선단부(3A11)이 보다 칩주면에 근접하는 위치에 배치되어 있으므로 와이어루프의 높이를 낮게 하는 것이 가능하다.
상술한 실시예 1∼5에 있어서, 신호선용 내부리이드(3A1)의 얇게 한 부분(3A11), (3A12) 및 버스바리이드(3A2)의 얇게 한 부분(3A21), (3A21'), (3A22)의 형성은 도 16에 도시한 점선으로 둘러싸인 부분H(칩보다 조금 큰 장방형상)에 위치하는 내부리이드부의 이면을 하프에칭(half-etching) 또는 코이닝(coining)하는 것에 의해 제작한다.
또, 상기 외부리이드는 도 17의 (a)에 도시한 바와 같이 J벤드(J문자)형으로 가공된다. 또, 필요에 따라서 도 17의 (b)에 도시한 플랫형(평탄한 형상), 도 17의 (c)에 도시한 역L(역L문자)형, 도 17의 (d)에 도시한 Z(Z문자)형으로 가공된다.
또한, 상기 실시예에 있어서는 반도체칩(1)이 1개 1층인 것에 대해서 설명했지만, 본 발명의 박형의 수지봉지형 반도체장치는 예를 들면 2개 이상의 반도체칩 또는 반도체패키지를 적층해서 메모리용량을 증대시키는 경우 등에도 적용할 수 있다.
<실시예 6>
도 18은 본 발명의 실시예 6에 의한 반도체기억모듈의 개략적인 구성을 도시한 평면도, 도 19는 도 18의 측면도이고, (30)은 실장기판, (31)은 DRAM 등의 반도체기억장치가 2개 중첩된 적층체, (32)는 칩콘덴서, (33)은 반도체기억모듈의 단자이다. 적층체(31)을 구성하는 각각의 패키지에는 실시예 1∼5에 도시한 패키지가 적용된다.
본 실시예 6의 반도체기억모듈은 도 18 및 도 19에 도시한 바와 같이 기판(30)의 양면에 각각 DRAM 등의 반도체기억장치가 2개 중첩된 적층체(31)이 8개씩 탑재되어 있다. 칩콘덴서(32)는 실장기판(30)의 평면 1주변부에 마련되고, 반도체기억모듈의 단자(33)은 실장기판(30)의 한쪽의 끝면에 마련된 것이다. 이와 같이 구성하는 것에 의해 소형이고 대용량인 박형 반도체기억모듈을 얻을 수 있다. 적층체(31)의 두께는 최대 1.2∼1.3㎜정도이다.
<실시예 7>
도 20은 본 발명의 실시예에 의한 전자장치의 개략적인 구성을 도시한 평면도로서, 도 20a는 한쪽면의 평면도, 도 20b는 다른쪽면의 평면도이고, 도 21은 도 20의 측면도이다. 도 20 및 도 21에 있어서 (34)는 마이크로컴퓨터가 탑재된 QFP, (35)는 드라이버용 IC가 탑재된 QFP, (36)은 플래시메모리 등의 반도체기억장치가 2개 중첩된 적층체이다. 적층체(36)을 구성하는 각각의 패키지에는 실시예 1∼5에 기재한 패키지가 적용된다.
본 실시예 7의 반도체기억모듈은 도 20 및 도 21에 도시한 바와 같이 기판(30)의 한쪽면(예를 들면 표면)에는 각각 플래시메모리 등의 반도체기억장치가 2개 중첩된 적층체(36)이 3개, 마이크로컴퓨터(QFP)(34), 드라이버(QFP)(35), 칩콘덴서(32)가 탑재되고, 다른 한쪽면(예를 들면 이면)에는 플래시메모리 등의 반도체기억장치가 2단 중첩된 적층체(36)이 8개 및 칩콘덴서(32)가 탑재되어 있다. 이와 같이 구성하는 것에 의해 소형이고 대용량의 기억용량을 갖는 전자장치를 얻을 수 있다. 이것에 의해 고정밀도이고 대용량의 정보처리가 가능한 전자카드를 얻을 수 있다. 적층체(36)의 두께는 최대 1.2∼1.3㎜이고 QFP(34), (35)의 두께와 대략 동일하게 되어 있다.
이상, 본 발명자에 의해 이루어진 발명을 상기 실시예에 따라서 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에 있어서 여러가지 변경가능한 것은 물론이다.
본원에 있어서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단하게 설명하면 다음과 같다.
〔1〕 버스바리이드를 구비한 수지봉지형 반도체장치에 있어서, 신호용 내부리이드(내부리이드부의 제1 영역)는 상기 반도체칩의 주면상에 상기 주면과 내부리이드 사이에 소정의 틈을 형성하도록 배치되고, 그 부분의 내부리이드의 두께는 내부리이드의 다른 부분의 두께보다 얇게 되어 있으므로, 버스바리이드상에 절연코팅재를 도포하지 않아도 신호선의 본딩와이어와 버스바리이드를 단락시키지 않고 반도체패키지의 두께를 얇게 할 수 있다.
〔2〕 버스바리이드를 구비한 수지봉지형 반도체장치에 있어서, 반도체패키지의 두께를 얇게 해도 반도체칩 주면과 내부리이드부 사이에 절연성필름을 개재시키고 소정의 틈을 형성하는 것에 의해 적정한 용량을 확보할 수 있으므로, 수지봉지형 반도체장치의 적정한 용량에 의한 전기특성이 얻어진다.
〔3〕 버스바리이드를 구비한 수지봉지형 반도체장치에 있어서, 반도체패키지의 두께를 얇게 해도 반도체패키지의 반도체칩의 주면상의 봉지체의 적정한 두께를 확보할 수 있다.
〔4〕 버스바리이드를 구비한 수지봉지형 반도체장치에 있어서, 반도체패키지의 두께를 얇게 해도 외부리이드의 돌출부를 반도체패키지의 두께 중앙부에 근접시키는 것에 의해 반도체칩의 상하 봉지체의 균형을 잡을 수 있으므로, 반도체패키지의 열팽창계수의 상이에 따른 휘어짐을 방지할 수 있다.
〔5〕 버스바리이드를 구비한 수지봉지형 반도체장치에 있어서, 신호용 내부리이드(내부리이드부의 제1 영역)는 상기 반도체칩의 주면상에 상기 주면과 내부리이드 사이에 소정의 틈을 형성하도록 배치되고, 버스바리이드만을 직접 반도체칩 주면상에 접착제에 의해 고착하므로, 절연성필름(4)를 사용하지 않는 분만큼 제조공정 및 제조코스트를 저감할 수 있다.
〔6〕 버스바리이드를 구비하지 않는 수지봉지형 반도체장치에 있어서, 신호용 내부리이드는 상기 반도체칩의 주면상에 상기 주면과 내부리이드 사이에 소정의 틈을 형성하도록 배치되고, 그 부분의 내부리이드의 두께는 내부리이드의 다른 부분의 두께보다 얇게 되고, 그의 선단부는 상기 반도체칩의 주면상에 절연필름을 개재해서 고착되므로, 반도체칩과 리이드의 절연성을 확실하게 할 수 있다.
〔7〕 버스바리이드를 구비하지 않는 수지봉지형 반도체장치에 있어서, 반도체패키지의 두께를 얇게 해도 반도체칩 주면과 내부리이드부 사이에 절연성필름을 개재시켜 적정한 용량을 확보하므로, 수지봉지형 반도체장치의 적정한 용량에 의한 전기특성이 얻어진다. 또, 버스바리이드를 사용하지 않는 분만큼 제조공정 및 제조코스트를 저감할 수 있다.
〔8〕 버스바리이드를 구비하지 않는 수지봉지형 반도체장치에 있어서, 반도체패키지의 두께를 얇게 해도 반도체패키지의 반도체칩의 주면상의 봉지체의 적정한 두께를 확보할 수 있다.
〔9〕 버스바리이드를 구비하지 않는 수지봉지형 반도체장치에 있어서, 반도체칩 주면과 내부리이드부 사이에 절연성필름을 개재시키지 않고 소정의 간격을 마련하고 반도체칩 주면상에 내부리이드부의 선단부만을 직접 접착제에 의해 고착해도 반도체칩 주면의 최상층이 절연막이기 때문에 반도체칩과 리이드의 절연성을 확보할 수 있으므로, 버스바리이드 및 절연성필름을 사용하지 않는 분만큼 제조공정 및 제조코스트를 저감할 수 있다.
도 1은 본 발명의 실시예 1에 의한 수지봉지형 반도체장치의 개략적인 구성을 도시한 평면도,
도 2는 도 1의 주요부의 단면도,
도 3은 본 발명의 실시예 2에 의한 수지봉지형 반도체장치의 개략적인 구성을 도시한 평면도,
도 4는 도 3의 A-A'선으로 절단한 주요부의 단면도,
도 5는 도 4에 도시한 동그라미표시M으로 둘러싸인 부분의 확대도,
도 6은 도 3의 B-B'선으로 절단한 주요부의 단면도,
도 7은 신호선용 내부리이드에 본딩와이어를 본딩하는 1개의 방법을 설명하기 위한 도면,
도 8은 신호선용 내부리이드에 본딩와이어를 본딩하는 다른 방법을 설명하기 위한 도면,
도 9는 본 발명의 실시예 3에 의한 수지봉지형 반도체장치의 개략적인 구성을 도시한 평면도,
도 10은 도 9의 주요부의 단면도,
도 11은 본 발명의 실시예 4에 의한 수지봉지형 반도체장치의 개략적인 구성을 도시한 평면도,
도 12는 도 9의 주요부의 단면도,
도 13은 본 발명의 실시예 5에 의한 수지봉지형 반도체장치의 개략적인 구성을 도시한 모식도,
도 14는 도 13의 A-A'선으로 절단한 주요부의 단면도,
도 15는 도 13의 B-B'선으로 절단한 주요부의 단면도,
도 16은 내부리이드부의 이면을 하프에칭하는 영역H를 도시한 도면,
도 17은 외부리이드의 형상을 도시한 도면,
도 18은 본 발명의 실시예 6에 의한 반도체기억장치의 모듈의 개략적인 구성을 도시한 평면도,
도 19는 도 18의 측면도,
도 20은 본 발명의 실시예 7에 의한 전자장치의 개략적인 구성을 도시한 평면도,
도 21은 도 20의 측면도,
도 22는 종래의 LCO구조의 수지봉지형 반도체장치의 전체의 개략적인 구성을 도시한 일부절단 사시도,
도 23은 본 발명자가 검토한 TSOP구조의 수지봉지형 반도체장치의 개략적인 구성을 도시한 평면도,
도 24는 도 23의 주요부의 단면도.

Claims (17)

  1. 그의 주면에 형성된 집적회로 및 여러개의 외부단자를 구비하는 반도체칩;
    각각이 내부리이드 및 상기 내부리이드와 일체로 형성된 외부리이드를 갖는 여러개의 리이드로서, 상기 내부리이드의 각각이 상기 반도체칩의 상기 주면상에 배치되는 제1 부분, 상기 반도체칩의 외측인 제2 부분 및 상기 제1 부분과 상기 제2 부분 사이의 단차부를 갖는 여러개의 리이드;
    상기 내부리이드의 각각의 상기 제1 부분과 상기 반도체칩의 상기 주면 사이에 형성되는 접착제층;
    상기 내부리이드를 상기 여러개의 외부단자의 대응하는 외부단자에 전기적으로 접속하는 여러개의 본딩와이어 및;
    상기 반도체칩, 상기 여러개의 리이드의 내부리이드 및 상기 여러개의 본딩 와이어를 봉지하는 수지체를 포함하며,
    상기 여러개의 리이드는 상면 및 상기 상면과 대향하고 또한 상기 반도체칩의 상기 주면에 대해 상기 상면보다 근접하는 하면을 갖고, 상기 단차부는 상기 제1 부분의 두께가 상기 반도체칩의 두께방향에 있어서 상기 제2 부분의 두께보다 얇게 되도록 상기 하면에 형성되고,
    상기 내부리이드의 각각의 상기 제1 부분과 상기 반도체칩의 상기 주면은 상기 접착제층에 의해 서로 접착되고,
    상기 접착제층의 두께는 상기 반도체칩의 두께방향에 있어서 상기 단차부의 정도보다 얇은 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서,
    상기 단차부의 정도는 상기 내부리이드의 상기 제1 부분과 상기 제2 부분 사이의 두께의 차에 대응하는 것을 특징으로 하는 반도체장치.
  3. 제2항에 있어서,
    상기 내부리이드의 상기 제2 부분에 위치결정된 상기 하면은 상기 반도체칩의 상기 두께방향에 있어서 상기 반도체칩의 상기 주면보다 낮은 위치에 배치되는 것을 특징으로 하는 반도체장치.
  4. 제3항에 있어서,
    상기 접착제층은 열가소성의 폴리이미드계 접착제를 포함하는 것을 특징으로 하는 반도체장치.
  5. 제2항에 있어서,
    상기 접착제층은 상기 반도체칩의 주면과 상기 내부리이드의 각각의 상기 제1 부분 사이에 부분적으로 형성되고, 상기 본딩와이어의 한쪽끝측은 상기 접착제층이 형성된 상기 내부리이드의 제1 부분과 접촉하는 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서,
    상기 여러개의 리이드는 신호용 리이드를 포함하는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서,
    상기 내부리이드의 상기 제1 부분의 끝측은 상기 반도체칩의 상기 주면을 향해서 어긋나 있고,
    상기 접착제층은 상기 내부리이드의 상기 제1 부분의 각각의 상기 끝측과 상기 반도체칩의 상기 주면 사이에 형성되는 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서,
    상기 접착제층은 베이스 절연테이프를 포함하지 않는 접착제인 것을 특징으로 하는 반도체장치.
  9. 그의 주면에 형성된 집적회로 및 여러개의 외부단자를 구비하는 반도체칩;
    각각이 내부리이드 및 상기 내부리이드와 일체로 형성된 외부리이드를 갖는 제1 및 제2 리이드로서, 상기 제1 및 제2 리이드의 각각의 상기 내부리이드가 상기 반도체칩의 상기 주면상으로 연장하는 제1 부분과 상기 반도체칩의 외측인 제2 부분을 갖는 제1 및 제2 리이드;
    상기 제1 및 제2 리이드의 상기 내부리이드를 상기 외부단자의 대응하는 외부단자에 각각 전기적으로 접속하는 본딩와이어 및;
    상기 반도체칩, 상기 제1 및 제2 리이드의 상기 내부리이드 및 상기 본딩와이어를 봉지하는 수지체를 포함하며,
    상기 제1 및 제2 리이드의 각각의 상기 제1 부분의 두께는 상기 반도체칩의 두께방향에 있어서 상기 제1 및 제2 리이드의 각각의 상기 제2 부분의 두께보다 얇고,
    상기 제1 리이드의 상기 제1 부분은 상기 반도체칩의 상기 두께방향에 있어서 상기 반도체칩의 상기 주면에서 이간되어 있고,
    상기 제2 리이드의 상기 제1 부분은 상기 제2 리이드의 상기 제1 부분과 상기 반도체칩의 상기 주면 사이에 형성된 접착제층에 의해 상기 반도체칩의 주면에 접착되는 것을 특징으로 하는 반도체장치.
  10. 제9항에 있어서,
    상기 제1 및 제2 리이드의 각각은 상면 및 상기 상면과 대향하고 또한 상기 반도체칩의 상기 주면에 대해 상기 상면보다 근접하는 하면을 갖고,
    상기 제1 및 제2 리이드의 각각은 상기 하면에 형성된 단차부를 갖는 것을 특징으로 하는 반도체장치.
  11. 제9항에 있어서,
    상기 단차부의 정도는 상기 제1 및 제2 리이드의 각각의 상기 내부리이드의 상기 제1 및 제2 부분 사이의 두께의 차에 대응하는 것을 특징으로 하는 반도체장치.
  12. 제11항에 있어서,
    상기 제1 및 제2 리이드의 각각의 상기 내부리이드의 상기 제2 부분에 위치결정된 상기 하면은 상기 반도체칩의 상기 두께방향에 있어서 상기 반도체칩의 상기 주면보다 낮은 위치에 배치되는 것을 특징으로 하는 반도체장치.
  13. 제9항에 있어서,
    상기 접착제층은 열가소성의 폴리이미드계 접착제를 포함하는 것을 특징으로 하는 반도체장치.
  14. 제9항에 있어서,
    상기 제2 리이드의 상기 내부리이드의 상기 제1 부분의 끝측은 상기 반도체칩의 상기 주면을 향해서 어긋나 있고,
    상기 접착제층은 상기 제2 리이드의 상기 내부리이드의 상기 제1 부분의 상기 끝측과 상기 반도체칩의 상기 주면 사이에 형성되는 것을 특징으로 하는 반도체장치.
  15. 제14항에 있어서,
    상기 접착제층은 상기 반도체칩의 상기 주면과 상기 제2 리이드의 상기 내부 리이드의 상기 제1 부분 사이에 부분적으로 형성되고,
    상기 본딩와이어의 한쪽끝측은 상기 접착제층이 형성되는 상기 제2 리이드의 상기 내부리이드의 상기 제1 부분의 상기 끝측과 접촉하는 것을 특징으로 하는 반도체장치.
  16. 제9항에 있어서,
    상기 제1 리이드는 신호용 리이드를 포함하고, 상기 제2 리이드는 고정전위용 리이드를 포함하는 것을 특징으로 하는 반도체장치.
  17. 제9항에 있어서,
    상기 접착제층은 베이스 절연테이프를 포함하지 않는 접착제인 것을 특징으로 하는 반도체장치.
KR10-1998-0032669A 1997-08-25 1998-08-12 반도체장치 KR100514023B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP22799597 1997-08-25
JP97-227995 1997-08-25
JP10046487A JP2891692B1 (ja) 1997-08-25 1998-02-27 半導体装置
JP98-46487 1998-02-27

Publications (2)

Publication Number Publication Date
KR19990023533A KR19990023533A (ko) 1999-03-25
KR100514023B1 true KR100514023B1 (ko) 2005-11-25

Family

ID=26386583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0032669A KR100514023B1 (ko) 1997-08-25 1998-08-12 반도체장치

Country Status (7)

Country Link
US (3) US6153922A (ko)
JP (1) JP2891692B1 (ko)
KR (1) KR100514023B1 (ko)
CN (1) CN1167127C (ko)
MY (1) MY118513A (ko)
SG (2) SG106065A1 (ko)
TW (1) TW469546B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768744B2 (ja) 1999-09-22 2006-04-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100566781B1 (ko) * 1999-11-10 2006-04-03 삼성전자주식회사 리드 온 칩 타입 반도체 패키지
JP3403699B2 (ja) * 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
US7199477B1 (en) * 2000-09-29 2007-04-03 Altera Corporation Multi-tiered lead package for an integrated circuit
JP3839267B2 (ja) * 2001-03-08 2006-11-01 株式会社ルネサステクノロジ 半導体装置及びそれを用いた通信端末装置
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
US6621150B1 (en) * 2002-07-10 2003-09-16 Siliconware Precision Industries Co., Ltd. Lead frame adaptable to the trend of IC packaging
JP4387654B2 (ja) * 2002-10-10 2009-12-16 パナソニック株式会社 半導体装置およびその製造方法
KR101036987B1 (ko) * 2003-08-29 2011-05-25 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
KR100635386B1 (ko) * 2004-11-12 2006-10-18 삼성전자주식회사 고속 신호 처리가 가능한 반도체 칩 패키지
KR100639948B1 (ko) * 2005-08-22 2006-11-01 삼성전자주식회사 이원 리드 배치 형태를 가지는 리드프레임 패키지
CN100421237C (zh) * 2005-08-08 2008-09-24 南茂科技股份有限公司 不对称铸模的芯片封装体
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
TWI301316B (en) * 2006-07-05 2008-09-21 Chipmos Technologies Inc Chip package and manufacturing method threrof
TWI388078B (zh) 2008-01-30 2013-03-01 Osram Opto Semiconductors Gmbh 電子組件之製造方法及電子組件
US8067307B2 (en) * 2008-02-26 2011-11-29 Stats Chippac Ltd. Integrated circuit package system for stackable devices
JP2009289969A (ja) * 2008-05-29 2009-12-10 Nec Electronics Corp リードフレーム
DE102008048259A1 (de) * 2008-09-22 2010-04-08 Osram Opto Semiconductors Gmbh Gehäuse für ein optoelektronisches Bauteil
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
US20140374892A1 (en) * 2013-06-24 2014-12-25 Yit Meng LEE Lead frame and semiconductor device using same
ITTO20150230A1 (it) * 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti
US11631623B2 (en) * 2018-09-06 2023-04-18 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same, and power conversion device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702219B2 (ja) * 1989-03-20 1998-01-21 株式会社日立製作所 半導体装置及びその製造方法
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JPH04120765A (ja) * 1990-09-12 1992-04-21 Seiko Epson Corp 半導体装置とその製造方法
JP3398198B2 (ja) 1993-11-24 2003-04-21 新光電気工業株式会社 リードフレーム及びその製造方法
US5532189A (en) * 1994-06-02 1996-07-02 International Business Machines Corporation Method of making semiconductor package
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
JP3499655B2 (ja) * 1994-08-16 2004-02-23 富士通株式会社 半導体装置
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JPH08162594A (ja) * 1994-12-02 1996-06-21 Hitachi Cable Ltd 複合リードフレーム及び半導体パッケージ
JPH08213529A (ja) 1995-02-01 1996-08-20 Dainippon Printing Co Ltd 樹脂封止型半導体装置
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
KR19980026609A (ko) 1996-10-10 1998-07-15 김광호 리드 온 칩용 리드 프레임 및 그를 이용한 반도체 칩 패키지
JPH10214933A (ja) * 1997-01-29 1998-08-11 Toshiba Corp 半導体装置とその製造方法
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
JPH11251506A (ja) * 1998-02-27 1999-09-17 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
SG68073A1 (en) 1999-10-19
CN1213855A (zh) 1999-04-14
JPH11135706A (ja) 1999-05-21
US6297545B1 (en) 2001-10-02
US20010001504A1 (en) 2001-05-24
SG106065A1 (en) 2004-09-30
TW469546B (en) 2001-12-21
CN1167127C (zh) 2004-09-15
MY118513A (en) 2004-11-30
JP2891692B1 (ja) 1999-05-17
KR19990023533A (ko) 1999-03-25
US6285074B2 (en) 2001-09-04
US6153922A (en) 2000-11-28

Similar Documents

Publication Publication Date Title
KR100514023B1 (ko) 반도체장치
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
US5583375A (en) Semiconductor device with lead structure within the planar area of the device
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
JP4195804B2 (ja) デュアルダイパッケージ
KR950005446B1 (ko) 수지봉지형 반도체장치
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
KR100199262B1 (ko) 반도체장치 및 그 제조방법
JP2509422B2 (ja) 半導体装置及びその製造方法
US20010010397A1 (en) Semiconductor device and a method of manufacturing the same
US6184575B1 (en) Ultra-thin composite package for integrated circuits
US20010013643A1 (en) Semiconductor integrated circuit device
KR100381979B1 (ko) 반도체 장치 및 그 제조방법
JPH0864725A (ja) 樹脂封止型半導体装置およびその製造方法
JP3638750B2 (ja) 半導体装置
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
KR20020084889A (ko) 반도체장치
US20020030251A1 (en) Resin-encapsulated semiconductor device
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JPH0485837A (ja) 半導体装置
JPH10335366A (ja) 半導体装置
KR100422608B1 (ko) 적층칩패키지
KR100212095B1 (ko) 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee