ITTO20150230A1 - Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti - Google Patents

Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti Download PDF

Info

Publication number
ITTO20150230A1
ITTO20150230A1 ITTO2015A000230A ITTO20150230A ITTO20150230A1 IT TO20150230 A1 ITTO20150230 A1 IT TO20150230A1 IT TO2015A000230 A ITTO2015A000230 A IT TO2015A000230A IT TO20150230 A ITTO20150230 A IT TO20150230A IT TO20150230 A1 ITTO20150230 A1 IT TO20150230A1
Authority
IT
Italy
Prior art keywords
circuit
lead frame
producing
printing
package
Prior art date
Application number
ITTO2015A000230A
Other languages
English (en)
Inventor
Federico Giovanni Ziglioli
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITTO2015A000230A priority Critical patent/ITTO20150230A1/it
Priority to CN201510848664.8A priority patent/CN106067456B/zh
Priority to US14/980,546 priority patent/US9761511B2/en
Publication of ITTO20150230A1 publication Critical patent/ITTO20150230A1/it
Priority to US15/677,578 priority patent/US10529653B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4097—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by using design data to control NC machines, e.g. CAD/CAM
    • G05B19/4099—Surface or curve machining, making 3D objects, e.g. desktop manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Human Computer Interaction (AREA)
  • Automation & Control Theory (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
?Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione si riferisce ai componenti elettronici. Una o pi? forme di attuazione possono applicarsi alla produzione di componenti elettronici, come per es. i circuiti integrati (IC, ?Integrated Circuit?).
Sfondo tecnologico
Una tendenza costante nella fabbricazione dei componenti elettronici come i circuiti integrati ? la riduzione dei costi di realizzazione dei package (?packaging?), riducendo anche nel contempo le fasi di assemblaggio nella realizzazione dei package e il cablaggio di realizzazione dei package.
La flessibilit? nel realizzare package su misura (?custom?) cos? come una struttura robusta e compatta sono altri fattori ai quali si presta attenzione.
Scopo e sintesi
Lo scopo di una o pi? forme di attuazione ? fornire perfezionamenti nella fabbricazione dei componenti elettronici secondo le linee discusse in precedenza.
Una o pi? forme di attuazione raggiungono tale scopo grazie a un procedimento avente le caratteristiche elencate nelle rivendicazioni seguenti.
Una o pi? forme di attuazione possono riferirsi ad un corrispondente componente (per es. un componente microelettronico, come un circuito integrato).
Inoltre, una o pi? forme di attuazione possono riferirsi ad un prodotto informatico caricabile nella memoria di almeno un elaboratore atto a pilotare un?apparecchiatura di stampa in 3D e comprendente porzioni di codice software per eseguire le fasi di stampa in 3D del procedimento di una o pi? forme di attuazione quando il prodotto ? eseguito su almeno un elaboratore. Cos? come qui utilizzato, il riferimento a un tale prodotto informatico intende essere equivalente a un riferimento a un mezzo leggibile da elaboratore contenente istruzioni per controllare un?apparecchiatura di stampa in 3D al fine di coordinare l?implementazione del procedimento secondo una o pi? forme di attuazione. Un riferimento ad ?almeno un elaboratore? intende evidenziare la possibilit? che una o pi? forme di attuazione siano implementate sotto forma modulare e/o distribuita.
Le rivendicazioni formano parte integrante dell?insegnamento tecnico qui fornito in relazione ad uno o pi? esempi di forme di attuazione.
Una o pi? forme di attuazione possono raggiungere lo scopo considerato in precedenza riducendo nel contempo le giunzioni di metallo e fornendo un cablaggio robusto creato tramite sezioni variabili.
Una o pi? forme di attuazione possono basarsi sul riconoscimento che la stampa in 3D - fabbricazione additiva o AM (?Additive Manufacturing?) - sta diventando una tecnologia comune, con le dimensioni, la risoluzione, il passo (?pitch?) disponibili che diventano sempre pi? accurati e con piccole dimensioni.
Breve descrizione delle figure
Una o pi? forme di attuazione saranno ora descritte a puro titolo di esempio non limitativo con riferimento alle figure allegate, nelle quali:
- le Figure da 1 a 3 sono rappresentazioni schematiche di componenti elettronici secondo una o pi? forme di attuazione;
- la Figura 4 ? una rappresentazione schematica di certe parti di una o pi? forme di attuazione;
- le Figure da 5 a 9 illustrano i dettagli di possibili forme di attuazione.
Si apprezzer? che, al fine di facilitare la comprensione delle forme di attuazione, le varie figure possono non essere state disegnate con una stessa scala.
Descrizione dettagliata
Nella descrizione che segue sono illustrati uno o pi? dettagli specifici, allo scopo di fornire una comprensione approfondita degli esempi delle forme di attuazione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale da non pregiudicare la chiarezza di certi aspetti delle forme di attuazione.
Un riferimento a ?una forma di attuazione? nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura o caratteristica descritta con riferimento alla forma di attuazione ? compresa in almeno una forma di attuazione. Per cui, le frasi come ?in una forma di attuazione? che possono essere presenti in uno o pi? punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o pi? forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l?ambito di protezione o la portata delle forme di attuazione.
Le Figure da 1 a 3 sono esempi di rappresentazioni di possibili forme di attuazione di componenti elettronici 10 che possono comprendere un circuito elettronico 12 come per es. un chip (o un ?die?) 12 disposto in un package 14.
In una o pi? forme di attuazione, il die 12 pu? essere disposto su un die pad 16, che pu? essere disposto all?interno del package 14 (si veda per es. la Figura 1) o pu? essere situato sulla superficie (per es. sul fondo) del package 14 (si veda per es. la Figura 3).
In una o pi? forme di attuazione (si veda per es. la Figura 2) pu? non essere presente un die pad 16.
In una o pi? forme di attuazione, il package 14 pu? includere per es. un package realizzato di plastica o di ceramica - per es. un materiale di stampaggio (MC, ?Moulding Compound?).
Inoltre, sebbene nelle figure sia rappresentato a titolo di esempio un solo chip/die 12, nel componente 10 possono essere compresi una pluralit? di chip/die 12.
I tradizionali processi di fabbricazione possono comportare per es. di montare il die 14 sul pad 16, di connettere i die pad 18 ai pin 20 del package, e di sigillare il die 12 all?interno del package 14, con fili 22 elettricamente conduttivi (per es. in oro) che connettono i pad 18 ai pin 20.
Un tempo i fili 22 erano attaccati a mano. Nella tecnologia attuale, tale compito ? eseguito con macchine, i che porta ad avere un lead frame (LF), ossia un insieme di conduttori di metallo che si estendono all?esterno del package/alloggiamento 14 in modo da formare i pin 20.
In tal modo, il package 14 pu? essere formato (per es. stampato) rivestendo l?uno o pi? circuiti 10 lasciando le connessioni elettriche almeno parzialmente esposte (per es. all?estremit? distale del lead frame 20) per permettere un contatto elettrico con il circuito (i circuiti) 12.
In una o pi? forme di attuazione, il package 14 pu? includere un coperchio di schermatura (?shielding cap?) fuso sul lead frame.
Indipendentemente dagli specifici dettagli dell?implementazione, le figure sono esemplificative di componenti elettronici 10 comprendenti uno o pi? circuiti 12 che hanno connessioni elettriche accoppiate a essi.
In una o pi? forme di attuazione, le connessioni elettriche comprendono un lead frame 20 cos? come fili elettrici 22 che accoppiano il circuito o i circuiti 12 a rispettive porzioni del lead frame 20.
Ci? pu? essere apprezzato per es. nella Figura 5 (ed in modo coerente nelle Figure da 6 a 8), dove ? rappresentato un lead frame che comprende quattro porzioni.
In tale figura:
- si vedono due fili 22 che accoppiano il circuito 12 alle due porzioni superiori del lead frame 20 nella Figura 5;
- si vede un altro filo 22 che accoppia il circuito 12 alla terza porzione del lead frame; e
- si vede un altro filo 22 ancora che accoppia il circuito 12 alla porzione pi? in basso del lead frame 20 nella Figura 5.
Si apprezzer? similmente che:
- i due fili superiori 22 possono essere integrati in modo da formare una struttura a forma di Y (simile a un albero) avente una porzione di ?radice? prossimale che fa contatto con un (singolo) pad di contatto del circuito 12 e due rami distali che si estendono verso le due porzioni superiori del lead frame 20;
- il filo ?intermedio? 22 pu? fare contatto in modo prossimale con un rispettivo pad di contatto del circuito 12 e pu? estendersi in modo distale alla terza porzione del lead frame 20 con una traiettoria lineare che pu? essere dritta o (come rappresentato) almeno leggermente curva per rendere pi? facile superare le geometrie circostanti;
- il filo pi? in basso 22 nella Figura 5 pu? presentare una struttura a forma di Y (simile a un albero) avente due rami prossimali che fanno contatto con rispettivi pad di contatto del circuito 12 e un singolo membro distale che si estende alla porzione pi? in basso del lead frame 20.
Come usato in relazione alla Figura 5, ?prossimale? e ?distale? si riferiscono evidentemente al circuito 12.
In una o pi? forme di attuazione, uno qualsiasi degli elementi distintivi esemplificati nella Figura 5 pu? essere presente in differenti combinazioni (per es. con pi? di due fili incorporati l?uno con l?altro, che si diramano entrambi nel circuito 12 a pad di contatto plurali e nel lead frame a porzioni di contatto plurali del lead frame, i fili essendo dritti invece che curvi e viceversa, e cos? via).
La Figura 5 ? cos? generalmente esemplificativa della flessibilit? dell?avere fili elettrici 22 che accoppiano il circuito o i circuiti 12 a rispettive porzioni del lead frame 20.
In una o pi? forme di attuazione, i fili elettrici 22 possono essere prodotti in un solo pezzo (ossia integrali o ?monolitici?) con la rispettiva porzione del lead frame 20, senza giunzioni (per es. giunzioni di saldatura) tra loro.
In una o pi? forme di attuazione, i fili elettrici 22 sono prodotti con la rispettiva porzione del lead frame 20 come un singolo pezzo con una sezione trasversale variabile.
In una o pi? forme di attuazione (si veda per es. la Figura 4), una tale sezione trasversale variabile pu? includere, per es. principalmente nel ?filo? 22, una sezione trasversale variabile con una transizione graduale per es. da una sezione di nucleo pi? grande a una sezione trasversale pi? stretta. Transizioni pi? brusche possono verificarsi per es. nella zona tra il filo 22 e la rispettiva porzione del lead frame 20.
La designazione di stampa in 3D (o fabbricazione additiva, AM) copre vari processi utilizzabili per produrre oggetti tridimensionali per mezzo di un processo additivo. In un tale processo, strati di materiale possono essere stesi successivamente per mezzo di una ?stampante 3D? che pu? essere considerata come una sorta di robot industriale. Un processo di stampa in 3D pu? essere controllato da elaboratore, in modo tale che un oggetto con una certa sagoma/geometria pu? essere prodotto partendo per es. da una sorgente di dati, vale a dire per mezzo di un prodotto informatico per pilotare un?apparecchiatura di stampa in 3D e comprendente porzioni di codice software per eseguire le fasi di un procedimento di stampa in 3D quando il prodotto ? eseguito su un tale elaboratore.
Il termine stampa in 3D ? stato usato originariamente per indicare quei processi che implicano una deposizione sequenziale di materiale per es. su un letto di polvere per mezzo di una testina di una stampante che somiglia sostanzialmente a una stampante a getto d?inchiostro. Il termine stampa in 3D ? ora usato correntemente per indicare una variet? di processi compresi per es. processi di estrusione o di sinterizzazione. Sebbene il termine fabbricazione additiva (AM) possa essere in effetti usato in modo pi? appropriato in questo senso pi? ampio, le due designazioni, stampa in 3D e fabbricazione additiva (AM) saranno usate qui sostanzialmente come sinonimi.
Cos? come qui utilizzata, una formulazione come per es. ?stampa in 3D? e ?stampato in 3D? indicher? pertanto un processo di fabbricazione additiva e un articolo prodotto tramite una fabbricazione additiva.
Una o pi? forme di attuazione possono basarsi sul riconoscimento che, sebbene considerato come un processo intrinsecamente ?lento?, i recenti sviluppi della stampa in 3D/AM possono presentare - in relazione a materiali quali il rame, l?alluminio, l?acciaio, varie leghe di metalli -parametri come, per es.:
- spessore dello strato: da 5 a 10 micrometri (1 micrometro = 10<-6 >metri);
- diametro del fascio laser: diametro di 70 micron alla superficie della polvere;
- accuratezza: 0,2%;
- velocit? di deposizione: 7 mm<3>/s
che sono compatibili con la produzione di connessioni elettriche (per es. un lead frame 20, fili 22) nei processi di fabbricazione dei componenti elettronici, come gli IC. Una o pi? forme di attuazione possono cos? permettere di produrre un lead frame 20 pi? i fili 22 per es. l?attacco del die e il cablaggio intorno al chip/die 12 con le caratteristiche considerate in precedenza, vale a dire con fili elettrici 22 che accoppiano il circuito 12 a rispettive porzioni del lead frame 20 producendo i fili elettrici 22 in un solo pezzo con la rispettiva porzione del lead frame 20 senza giunzioni tra loro, opzionalmente con una sezione trasversale variabile (in modo graduale/brusco).
Ci? pu? avvenire per mezzo di un processo ?one-shot?, che evita la formazione di giunzioni per es. tra il lead frame 30 e i fili 22.
I materiali usati nella stampa in 3D possono essere quelli gi? in uso a tale scopo, per es. il rame, l?alluminio, l?acciaio, varie leghe di metalli.
Una o pi? forme di attuazione non sono esposte ad alcuna limitazione nei termini della sagoma e del formato dei fili, che possono essere per es. quadrati o rettangolari che riempiono la struttura del pad di parete.
Una o pi? forme di attuazione rendono anche possibile produrre connessioni (per es. all?interfaccia con il conduttore) con una sezione trasversale variabile, eventualmente senza alcuna giunzione di metallo.
In una o pi? forme di attuazione, questo pu? essere vantaggioso per il fatto che una sezione trasversale variabile rende possibile per es. rinforzare una connessione/accoppiamento al fine di aumentare l?affidabilit? per es. rispetto a una possibile delaminazione o a possibili rotture durante i cicli termici o simili.
Si apprezzer? che una o pi? forme di attuazione rendono possibile cortocircuitare pi? conduttori per es. con fili doppi (gemelli) e/o creare geometrie di connessione non tradizionali (si vedano per es. le Figure da 5 a 8).
Un package 14 che riveste il circuito (i circuiti) 12 e che lascia le connessioni elettriche 20, 22 esposte almeno parzialmente in modo da permettere un contatto elettrico con il circuito 12 pu? quindi essere formato mediante stampaggio del package 14 (con mezzi noti) sul circuito (sui circuiti) 12.
In una o pi? forme di attuazione, il circuito (per es. un chip/die) 12 pu? essere posizionato attaccandolo su un supporto (?carrier?).
Come rappresentato schematicamente nella Figura 4, in quelle forme di attuazione che prevedono la presenza di un tale die pad 16 (si vedano per es. le Figure 1 e 3), il supporto pu? essere un pad 16 per es. un supporto di metallo (per es. un die pad/slug) per es. per una matrice di die.
In quelle forme di attuazione nelle quali non ? contemplato un die pad 16 (si veda per es. la Figura 2), il supporto pu? essere un nastro di supporto e il nastro di supporto sul quale ? attaccato il circuito 12 pu? essere provvisto di fori per il wire bonding del pad.
L?assemblaggio (per es. striscia) formato attaccando il chip/die 12 su un supporto pu? quindi essere inserito nella polvere di metallo per la stampa in 3D al fine di creare (mediante stampa in 3D) la struttura del lead frame e i fili 20, 22 ed eventualmente completare le connessioni di wire bonding (WB) 18, per esempio su un die pad.
La Figura 9 rappresenta il fatto che per es. le superfici stampate in 3D possono essere provviste di configurazioni a disegni 20a, come per es. un disegno a nido d?ape, e cos? via, per es. al fine di perfezionare l?adesione al materiale da stampatura del package 14.
Dopo il processo di stampa in 3D (per es. una volta rimosso dalla polvere di stampa in 3D), il dispositivo risultante per es. del circuito 12, eventualmente con un pad 16, il lead frame e i fili 20, 22 pu? essere fatto passare a un processo di stampaggio (di qualsiasi tipo noto) per il package 14, eventualmente dopo essere stato soffiato, pulito e/o trattato al plasma.
Una o pi? forme di attuazione che sono state adottate nella produzione di un componente elettronico possono essere rilevate per es. tramite un?analisi superficiale dei conduttori esposti e/o un?analisi ai raggi X della configurazione in 3D dei conduttori interni.
Fermi restando i principi di base, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto ? illustrato qui puramente a titolo di esempio non limitativo, senza uscire con ci? dall?ambito di protezione.
L?ambito di protezione ? determinato dalle rivendicazioni seguenti.

Claims (10)

  1. RIVENDICAZIONI 1. Procedimento per produrre componenti elettronici (10) comprendenti almeno un circuito (12) avente connessioni elettriche (20, 22) ad esso accoppiate, in cui dette connessioni elettriche (20, 22) comprendono un lead frame (20) cos? come fili elettrici (22) che accoppiano detto almeno un circuito (12) a rispettive porzioni di detto lead frame (20), il procedimento comprendendo di produrre detti fili elettrici (22) in un solo pezzo con la rispettiva porzione del lead frame (20) senza giunzioni tra loro.
  2. 2. Procedimento secondo la rivendicazione 1, comprendente produrre detti fili elettrici (22) con la rispettiva porzione del lead frame (20) come un singolo pezzo (20, 22) con sezione trasversale variabile.
  3. 3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, comprendente provvedere un package (14) che riveste detto almeno un circuito (12) lasciando dette connessioni elettriche (20, 22) almeno parzialmente (20) esposte in modo da permettere un contatto elettrico con detto almeno un circuito (12).
  4. 4. Procedimento secondo la rivendicazione 3, comprendente lo stampaggio di detto package (14) su detto almeno un circuito (12).
  5. 5. Procedimento secondo la rivendicazione 3 o la rivendicazione 4, comprendente: - posizionare detto almeno un circuito (12) su un supporto (16), - produrre dette connessioni elettriche (20, 22) per detto almeno un circuito (12) posizionato su detto supporto (16), e - formare detto package (14) su detto almeno un circuito (12) con dette connessioni elettriche (20, 22).
  6. 6. Procedimento secondo la rivendicazione 5, comprendente di selezionare detto supporto tra: - un pad di supporto (16) per detto almeno un circuito (12), - un nastro di supporto, provvisto preferibilmente di fori per il wire bonding del pad.
  7. 7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente produrre detti fili elettrici (22) in un solo pezzo con la rispettiva porzione del lead frame (20) tramite stampa in 3D.
  8. 8. Procedimento secondo la rivendicazione 7, comprendente produrre detti fili elettrici (22) in un solo pezzo con la rispettiva porzione del lead frame (20) stampando in 3D almeno un materiale selezionato tra rame, alluminio, acciaio, leghe metalliche.
  9. 9. Componente elettronico (10), preferibilmente un circuito integrato, comprendente almeno un circuito (12) avente ad esso accoppiate connessioni elettriche (20, 22) prodotto con il procedimento secondo una qualsiasi delle rivendicazioni da 1 a 8.
  10. 10. Prodotto informatico caricabile nella memoria di un elaboratore per pilotare un?apparecchiatura di stampa in 3D e comprendente porzioni di codice software per eseguire le fasi di stampa in 3D del procedimento secondo la rivendicazione 7 o la rivendicazione 8 quando il prodotto ? eseguito su un tale elaboratore.
ITTO2015A000230A 2015-04-24 2015-04-24 Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti ITTO20150230A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
ITTO2015A000230A ITTO20150230A1 (it) 2015-04-24 2015-04-24 Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti
CN201510848664.8A CN106067456B (zh) 2015-04-24 2015-11-27 用于制作电子部件的方法、相应的部件和计算机程序产品
US14/980,546 US9761511B2 (en) 2015-04-24 2015-12-28 Electronic components with integral lead frame and wires
US15/677,578 US10529653B2 (en) 2015-04-24 2017-08-15 Electronic components with integral lead frame and wires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITTO2015A000230A ITTO20150230A1 (it) 2015-04-24 2015-04-24 Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti

Publications (1)

Publication Number Publication Date
ITTO20150230A1 true ITTO20150230A1 (it) 2016-10-24

Family

ID=53385786

Family Applications (1)

Application Number Title Priority Date Filing Date
ITTO2015A000230A ITTO20150230A1 (it) 2015-04-24 2015-04-24 Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti

Country Status (3)

Country Link
US (2) US9761511B2 (it)
CN (1) CN106067456B (it)
IT (1) ITTO20150230A1 (it)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20150230A1 (it) 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti
CN107665876A (zh) * 2016-07-27 2018-02-06 华邦电子股份有限公司 封装体用基板、其制造方法以及封装体
CN108346640B (zh) 2017-01-25 2020-02-07 华邦电子股份有限公司 半导体结构及其制作方法
CN108461995B (zh) * 2018-03-22 2023-09-26 无锡工赢智能科技有限公司 大电流功率mos封装装置
US10714418B2 (en) * 2018-03-26 2020-07-14 Texas Instruments Incorporated Electronic device having inverted lead pins
CN111129707B (zh) * 2018-10-30 2021-11-23 北京小米移动软件有限公司 移动终端、移动终端的天线组件及其制造方法
US11121467B2 (en) 2019-06-24 2021-09-14 Nxp Usa, Inc. Semiconductor package with compact antenna formed using three-dimensional additive manufacturing process

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698073A (en) * 1970-10-13 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits
US3750277A (en) * 1970-10-23 1973-08-07 Texas Instruments Inc Method of making lead frames for semiconductor devices
JPH0627959Y2 (ja) * 1988-10-20 1994-07-27 ローム株式会社 ダイオード
JPH10242368A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体モジュールおよびｉｃカード
FR2761497B1 (fr) 1997-03-27 1999-06-18 Gemplus Card Int Procede de fabrication d'une carte a puce ou analogue
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
FR2797076B1 (fr) 1999-07-30 2003-11-28 Gemplus Card Int Procede de fabrication d4une carte a puce a contact
JP2003031736A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置およびその製造方法
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
US7667304B2 (en) * 2008-04-28 2010-02-23 National Semiconductor Corporation Inkjet printed leadframes
US8067305B2 (en) * 2008-09-03 2011-11-29 Ultratech, Inc. Electrically conductive structure on a semiconductor substrate formed from printing
KR20130125819A (ko) * 2011-02-16 2013-11-19 파나소닉 주식회사 전지 및 전지의 제조 방법
WO2013010108A1 (en) * 2011-07-13 2013-01-17 Nuvotronics, Llc Methods of fabricating electronic and mechanical structures
US9414501B2 (en) 2012-01-04 2016-08-09 Board Of Regents, The University Of Texas System Method for connecting inter-layer conductors and components in 3D structures
JP2014086536A (ja) * 2012-10-23 2014-05-12 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US9156680B2 (en) * 2012-10-26 2015-10-13 Analog Devices, Inc. Packages and methods for packaging
KR20140124094A (ko) * 2013-04-16 2014-10-24 일진엘이디(주) 발광소자 패키지 및 그 제조방법
JP2016531770A (ja) 2013-06-24 2016-10-13 プレジデント アンド フェローズ オブ ハーバード カレッジ 印刷３次元（３ｄ）機能部品および製造方法
US9099575B2 (en) * 2013-07-16 2015-08-04 Cree, Inc. Solid state lighting devices and fabrication methods including deposited light-affecting elements
US9818665B2 (en) 2014-02-28 2017-11-14 Infineon Technologies Ag Method of packaging a semiconductor chip using a 3D printing process and semiconductor package having angled surfaces
ITTO20150230A1 (it) 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti

Also Published As

Publication number Publication date
CN106067456B (zh) 2021-06-25
US20180012827A1 (en) 2018-01-11
US9761511B2 (en) 2017-09-12
US20160315034A1 (en) 2016-10-27
US10529653B2 (en) 2020-01-07
CN106067456A (zh) 2016-11-02

Similar Documents

Publication Publication Date Title
ITTO20150230A1 (it) Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti
IT201800020998A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN104781930B (zh) 用于光学器件的壳体、组件、用于制造壳体的方法以及用于制造组件的方法
CN103327741B (zh) 一种基于3d打印的封装基板及其制造方法
IT201800002903A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
ITTO20150231A1 (it) Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti
JPS60257153A (ja) カプセルが取付けられた電子回路デバイスおよびその取付方法
CN101740407A (zh) 四方扁平无外引脚封装结构的封装工艺
ITMI20130473A1 (it) Metodo per fabbricare dispositivi elettronici
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN105679738B (zh) 片式整流元件及其生产工艺
CN108269777A (zh) 衬底、半导体封装结构和制造工艺
TWI506753B (zh) 無芯層封裝結構及其製造方法
ITTO20150229A1 (it) Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti
JP2015050450A (ja) 端子製造方法、並びに端子及び電子部品コアの製造方法
CN209418492U (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
RU165459U1 (ru) Многослойная конструкция светодиодного модуля на кремниевой подложке
IT201600086488A1 (it) Dispositivo a semiconduttore e corrispondente procedimento
CN105939573B (zh) 电路板结构及预留盲孔转换成盲孔的方法
CN102044445B (zh) 无外引脚半导体封装构造的导线架制造方法
ITUB20155696A1 (it) Dispositivo a semiconduttore, corrispondenti procedimenti di produzione ed uso e corrispondente apparecchiatura
CN101866867A (zh) 无外引脚半导体封装构造的导线架制造方法
IT202100028553A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100014306A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN104485323B (zh) 引线框架和半导体封装体