CN104134634B - 芯片装置、芯片卡装置和用于制造芯片装置的方法 - Google Patents

芯片装置、芯片卡装置和用于制造芯片装置的方法 Download PDF

Info

Publication number
CN104134634B
CN104134634B CN201410185095.9A CN201410185095A CN104134634B CN 104134634 B CN104134634 B CN 104134634B CN 201410185095 A CN201410185095 A CN 201410185095A CN 104134634 B CN104134634 B CN 104134634B
Authority
CN
China
Prior art keywords
chip
support structure
carrier
chip apparatus
implementation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410185095.9A
Other languages
English (en)
Other versions
CN104134634A (zh
Inventor
F·皮施纳
J·赫格尔
T·施博特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104134634A publication Critical patent/CN104134634A/zh
Application granted granted Critical
Publication of CN104134634B publication Critical patent/CN104134634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13318—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/13393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/133 - H01L2224/13391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit

Abstract

本发明涉及芯片装置、芯片卡装置和用于制造芯片装置的方法。依据不同的实施形式提供了一种芯片装置(100)，其具有：弹性的载体；用于增强该载体的一个区域的第一支持结构和第二支持结构，其中，第一支持结构被设置在载体的第一侧上并且第二支持结构与所述第一支持结构相反地被设置在载体的第二侧上；和设置在载体的所述第一侧上的芯片(104)，其中，所述芯片(104)借助于所述支持结构(106、108)并且借助于所述载体(102)来承载和支持，其中，所述第二支持结构(108)沿着与所述载体(102)的表面平行的方向(101)比芯片(104)更远地延伸和/或至少沿着与所述载体(102)的表面平行的方向(101)比所述第一支持结构(106)更远地延伸。

Description

芯片装置、芯片卡装置和用于制造芯片装置的方法
技术领域
本发明涉及一种芯片装置、芯片卡装置和用于制造芯片装置的方法。
背景技术
通常来说，芯片卡，所谓的智能卡在日常的应用中能够被用于机械的载荷，从而使得该些芯片卡应该优选地对于机械的载荷是鲁棒的。首先，能够被设置在芯片卡壳体之中的芯片模块或者芯片在出现机械的载荷时能够被摧毁或者损坏，进而能够例如损害或者抑制该芯片或者芯片模块的功能性。
发明内容
不同的实施形式的一个方面能够直观地由此看出，即提出一种基于弹性的载体和弹性的芯片的芯片装置，其具有用于机械地增强所述芯片和/或所述弹性的载体的一个增强结构或者多个增强结构。其中，所述芯片装置能够提供用于芯片卡的芯片模块，例如所述芯片装置能够提供一种具有用于芯片卡装置的不接触的接口的芯片模块。所述芯片装置能够例如如此地加以设置，使得所述芯片被设置在载体之上，其中，所述载体被固定在所述芯片的周围的区域内，例如在所述芯片所固定在的所述区域内，借助于多个增强结构(或者支持结构)能够稳定化。其中，所述芯片装置例如如此地加以设置，从而能够避免所述载体从所述增强结构的边缘和/或从所述芯片的边缘开始的撕裂，或者至少能够减小所述芯片装置在所述载体从所述增强结构的边缘和/或从所述芯片的边缘开始的撕碎的方面的概率。此外能够提供一种芯片装置或者芯片卡，其能够经受住更高的机械载荷，而不会例如打碎和/或不会例如损坏所述芯片装置的电气功能。这能够例如直观地如此实现，即所述芯片和所述增强结构(支持结构)能够如此地相互相对设置和/或能够如此地设置，使得所述芯片装置不具有任何剪切边或者打孔边，例如所述芯片的边缘和/或所述增强结构的边缘不会形成任何剪切边或者打孔边，因为剪切边或者打孔边能够有利于所述载体的撕裂，由此能够例如损伤所述载体上的导轨和所述载体自身。所以，例如能够阻止所述载体在一个机械载荷时由于直的剪切边或者打孔边而撕裂并且损坏所述芯片装置的电气功能。
依据不同的实施形式，芯片装置能够具有以下部分：弹性的载体；用于增强载体的一个区域的第一支持结构和第二支持结构，其中，所述第一支持结构被设置在所述载体的第一侧上并且所述第二支持结构与所述第一支持结构相反地被设置在所述载体的第二侧上；设置在所述载体的所述第一侧上的芯片，其中，所述芯片借助于所述支持结构并且借助于所述载体来承载和支持，其中，所述第二支持结构沿着与所述载体的表面平行的方向至少和芯片一样等距地延伸。
此外，所述第二支持结构沿着与所述载体的表面平行的方向(或者沿着一个方向)比所述芯片更远地延伸。
此外，其中，所述第二支持结构能够至少沿着与所述载体的表面平行的方向比所述第一支持结构更远地延伸。
依据不同的实施形式，芯片装置能够具有以下部分：弹性的载体；用于增强所述载体的一个区域的第一支持结构和第二支持结构，其中，所述第一支持结构被设置在所述载体的第一侧上并且所述第二支持结构与所述第一支持结构相反地被设置在所述载体的第二侧上；设置在所述载体的所述第一侧上的芯片，其中，所述芯片借助于所述支持结构并且借助于所述载体来承载和支持，其中，所述第二支持结构沿着与所述载体的表面平行的方向至少和芯片一样等距地延伸和/或至少沿着一个与所述载体的所述表面平行的方向比所述第一支持结构更远地延伸。
此外，所述芯片装置依据不同的实施形式具有至少一个天线，其设置在所述载体之上，其中，所述至少一个天线导电地连接至所述芯片。
此外，所述第二支持结构能够依据不同的实施形式具有多个凹处，其在所述第二支持结构的边缘区域中。
此外，在不同的实施形式中，所述第二支持结构沿着与所述载体的所述表面平行的所有方向比所述第一支持结构更远地延伸。换句话说，所述第二支持结构能够平行于所述载体的所述表面比所述第一支持结构更远地延伸，进而使得所述第一支持结构的边缘和所述第二支持结构的边缘不会形成任何共同的边(剪切边或者打孔边)。
此外，所述第一支持结构依据不同的实施形式能够沿着与所述载体的所述表面平行的所有方向比所述芯片更远地延伸。换句话说，所述第一支持结构能够平行于所述载体的所述表面比所述第一支持结构更远地延伸，进而使得所述第一支持结构的边缘和所述第二支持结构的边缘不会形成任何共同的边(剪切边或者打孔边)。
此外，所述第一支持结构依据不同的实施形式能够设置在所述载体和所述芯片之间。
此外，所述第一支持结构能够依据不同的实施形式具有至少一种金属和/或金属合金。
此外，所述第二支持结构依据不同的实施形式具有至少一种金属和/或金属合金。
此外，依据不同的实施形式，所述第一支持结构和所述第二支持结构由相同的材料来形成。
此外，依据不同的实施形式，所述第一支持结构和所述第二支持结构和所述天线由相同的材料来形成。
此外，所述芯片装置能够依据不同的实施形式具有设置在所述芯片和所述载体之间的另一个层，其中，所述另一个层具有至少一个焊料和/或粘接材料。
此外，依据不同的实施形式，所述第一支持结构和/或所述第二支持结构具有在约5μm至约100μm范围内的厚度。此外，依据不同的实施形式，所述第一支持结构或者所述第二支持结构能够具有在约5μm至约100μm范围内的厚度。
此外，所述芯片依据不同的实施形式具有等于或者小于约100μm的芯片厚度。此外，所述芯片依据不同的实施形式具有小于约200μm的芯片厚度。此外，所述芯片能够具有一个厚度，从而使得所述芯片借助于机械的载荷弯曲和/或可伸缩地变形。
此外，所述芯片能够依据不同的实施形式具有至少一个保护层，所述保护层至少覆盖所述芯片的表面。此外，依据不同的实施形式，所述至少一个保护层能够具有塑料和/或复合材料。
此外，依据不同的实施形式，所述载体具有塑料和/或复合材料。
此外，依据不同的实施形式，所述载体具有在约1μm至约100μm范围内的厚度。
依据不同的实施形式，一种用于制造芯片装置的方法，其具有以下步骤：在载体的第一表面形成第一支持结构；在与所述载体的第一表面相反地设置的表面上形成第二支持结构，从而在所述支持结构之间稳定所述载体的一个区域；以及将芯片固定在所述载体的所述第一侧上，从而使得所述芯片借助于所述支持结构并且借助于所述载体来承载；其中，所述第二支持结构沿着与所述载体的表面平行的方向至少和所述芯片一样等距地延伸。
此外，在用于制造芯片装置的方法中能够如此地实现所述第二支持结构的所述形成和所述芯片的所述固定，使得所述第二支持结构沿着与所述载体的表面平行的至少一个方向比所述芯片更远地延伸。
此外，在用于制造芯片装置的方法中能够如此地实现所述第一支持结构的所述形成和所述第二支持结构的所述形成，从而使得所述第二支持结构至少沿着与所述载体的表面平行的至少一个方向比所述第一支持结构更远地延伸。
依据不同的实施形式，一种用于制造芯片装置的方法，其具有以下步骤：在载体的第一表面形成第一支持结构；在与所述载体的第一表面相反的表面上形成第二支持结构，从而在所述支持结构之间稳定所述载体的一个区域；以及将芯片固定在所述载体的所述第一侧上，从而使得所述芯片借助于所述支持结构并且借助于所述载体来承载；其中，所述第二支持结构沿着与所述载体的表面平行的至少一个方向比所述芯片更远地延伸和/或所述第二支持结构沿着与所述载体的表面平行的至少一个方向比所述第一支持结构更远地延伸。
此外，用于制造芯片装置的所述方法能够具有在所述载体之上形成至少一个天线，从而使得所述至少一个天线具有至所述芯片的导电的连接。
依据不同的实施形式，一种芯片卡装置具有：芯片卡壳体；和如在此所描述的芯片装置；其中，所述芯片装置能够被固定至所述芯片卡壳体。
此外，依据不同的实施形式，所述芯片卡壳体能够具有至少一个天线，所述至少一个天线与所述芯片装置的所述至少一个天线电感地耦接。
此外，所述芯片能够沿着与所述载体的所述表面平行的方向比所述第一支持结构更远地延伸。换句换说，所述芯片能够与所述载体的所述表面平行地比所述第一支持结构更远地延伸，从而使得所述第一支持结构的边缘和所述芯片的边缘不会形成共同的边(剪切边或者打孔边)。
此外，所述第一支持结构的至少一个表面和/或所述侧面中的一个或者多个侧面能够借助于底层填料材料所覆盖。
此外，底层填料材料能够如此地嵌入在所述芯片和所述第一支持结构之间，使得所述第一支持结构至少部分地由所述底层填料材料所包围。
此外，底层填料材料能够如此地嵌入在所述芯片和所述第一支持结构之间，使得所述第一支持结构的所述侧面中的至少一个侧面由所述底层填料材料包围或者覆盖。
附图说明
在附图中示出了本发明的实施例并且接下来将进一步阐述。
其中：
图1A至图1C分别以横截面图或者侧视图示出了依据不同的实施形式的芯片装置的示意性视图；
图1D以横截面图或者侧视图示出了依据不同的实施形式的芯片装置的详细的示意性视图；
图2A和图2B分别以横截面图或者侧视图示出了依据具有至少一个天线结构的不同的实施形式的芯片装置的示意性视图；
图3示出了用于制造依据不同的实施形式的芯片装置的方法的示意性的流程图；
图4A至图4F分别以横截面图或者侧视图示出了依据不同的实施形式的在制造期间的不同的时刻的芯片装置的示意性视图；
图4E和图4F分别以横截面图或者侧视图示出了依据不同的实施形式的芯片装置的示意性视图；
图5以爆炸性视图示出了依据不同的实施形式的芯片装置的示意性视图；
图6A至图6C分别以顶视图示出了依据不同的实施形式的支持结构或者增强结构的详细的示意性视图；以及
图6D至图6G分别以横截面图或者侧视图示出了依据不同的实施形式的支持结构或者增强结构的详细的示意性视图。
具体实施方式
在接下来所进行的描述中将参照所附的附图来示出形成特定的实施形式的部件并且在这些实施形式中用于示出的，在这些实施形式中能够实施本发明。在该方面，方向术语如“上”、“下”、“前”、“后”、“前面的”、“后面的”等将参照所描述的附图的方向来使用。因为实施形式的部件能够位于多个不同的方向至上，所以方向术语用于标识而并非用于限制。应当理解，能够利用其它的实施形式并且结构性地或者逻辑地加以改变，而不会偏离本发明的保护范围。应当理解，在此所描述的示例性的实施形式的特征能够相互组合，只要没有特别地另外指出。以下所进行的描述因此并非用于限制并且本发明的保护范围将通过所附的权利要求加以限定。
在本说明书的框架中，概念“相连接”、“连接”以及“耦接”将被用于描述直接的以及间接的相连接、直接的或者间接的连接以及直接的或者间接的耦接。在附图中，同样的或者相似的元件将借助于相同的附图标记加以标注，只要这样做是有利的。
依据不同的实施形式在接下来将描述芯片装置。为了提供一种芯片装置、一种芯片模块、一种芯片卡和/或一种芯片壳体，这些例如应该对于机械的载荷不敏感或者有反抗能力，所以能够使用例如弹性的材料和/或弹性的构件。芯片装置能够例如具有弹性的载体，在其上设置有和/或固定有弹性的芯片，从而使得该弹性的(或者可弯曲的或者可变形的)芯片装置能够弥补机械的载荷，而不会例如损坏或者被损伤。
作为机械的载荷能够再次至少理解为以下几种：机械的压力、机械的应力、机械的扭应力、机械的弯曲应力、变形、旋转、弯曲、张力、压应力、弹性的变形、点状的负载或者力或者类似的。
刚性能够在此理解为芯片装置100的主体或者部件的相对于弹性的变形例如由于力或者旋转扭矩而产生的阻力。部件或者主体的刚性能够例如与所参与的材料以及几何形状相关。灵活性(或者弹性)能够在此视为刚性的倒数值。
此外，弹性的主体或者弹性的部件能够如其在此所描述的那样实现可逆的变形。
依据不同的实施形式，用于提供芯片装置的载体能够由弹性的材料来形成和/或具有相应的厚度，从而使得载体是弹性的。载体能够例如具有小于或者等于100μm的厚度，从而使得载体能够是弹性的或者可弯曲的。例如能够安置在弹性的载体上的芯片能够具有小于或者等于100μm的厚度并且具有硅。这样薄或者超薄的硅芯片能够是弹性的(例如可弯曲的或者可逆的能够变形的)，从而使得该芯片能够经受住机械的载荷，例如不会损坏。
依据不同的实施形式，除了芯片的和/或芯片装置的纯的机械的稳定性之外，芯片的和/或芯片装置的电连接和导线的稳定性也能够扮演重要的角色。芯片装置(芯片、芯片模块)能够例如具有一个或者多个金属结构(金属化或者金属化层)，含有例如导电结构和介电的层结构，其实现和/或提供该芯片装置的电功能性。该金属化结构或者其他的电导体结构(例如天线结构)能够具有比该芯片的硅基本身更小的弹性并且由此对于损坏是无抵抗力的。此外，金属化结构能够在机械应力的情况下产生，其能够在制造条件下嵌入金属化结构之中。因此，例如芯片或者芯片装置的过高的弹性再次是不利的，因为例如金属化结果或者导线将不能够经受住该芯片和/或该芯片结构的过大的变形。
因此，芯片装置(或者芯片模块或者芯片)能够借助于该芯片的可降低的厚度而具有更高的机械的弹性并且由此能够经受住更高的机械的载荷而不会损坏，其机械的属性实质上由芯片的机械的属性和其厚度所限定。硅芯片能够例如是易碎的并且弯曲以致于损坏，当该芯片的厚度超过确定的厚度时，例如100μm的厚度。另一方面，该芯片或者芯片结构的金属化结构例如能够在机械的载荷的情况下丧失其电功能性，尽管该芯片或者芯片装置例如还没有损坏。例如，该芯片在机械的载荷时由于其机械的弹性而弯曲，其中，该芯片由此不会损毁，然而其中能够中断该芯片的金属化结构中的导电。因此，该芯片的导线能够是必须的，从而至少机械地增强该芯片装置中的芯片，例如借助于本地的增强结构。其中，在芯片装置中的芯片能够借助于多个支持结构机械地加以稳定。此外，该芯片装置的载体的刚性能够借助于一个或者多个支持结构至少在载体的区域中得以加强，该芯片装置例如支撑该芯片。
为了达到该芯片装置或者芯片的更好的稳定性，能够适配该载体、该芯片和/或该增强结构的机械的变形属性(例如刚性)。在这种情况下，能够提供在机械的保护免于损坏和芯片的金属化结构或者芯片装置的金属化结构的保护之间的平衡。
依据不同的实施形式，能够增强(支持和/或加强)该载体的区域，例如该芯片所安置在的区域，而该载体的其余的区域则被设置为弹性的，例如该载体的其余的区域，在其中安置有天线结构。这例如能够通过提供弹性的载体(例如在该区域中具有约10μm至约50μm的厚度)来实现，其中，在该载体的上侧和下侧上分别能够设置有相较于该载体的厚度更厚的金属层(例如在该区域中具有约30μm至约50μm的厚度)，其中，该金属层在该载体的上侧和下侧上具有相似的尺寸。其中，该金属层能够用作芯片、芯片结构和/或载体的区域的支持结构、加固结构和/或增强结构。此外，例如至少一个支持结构(金属层)被如此地设置，使得其能够支持、加固和/或增强该芯片、该芯片装置和/或该载体的区域。
在这种情况下，该芯片和该支持结构相互同成分地加以设置，从而产生共同的剪切边或者打孔边，虽然能够实现该芯片和该芯片装置的保护，但是也带来了缺点，即该载体在该加固结构的边缘处由于共同的剪切边或者打孔边而倾向于撕裂，能够导致该导轨的撕裂，该导轨例如将该芯片与天线(或者线圈)相连接。
因此，该载体依据不同的实施形式能够具有或者由以下材料组成，该材料具有更好的机械的撕裂性能(例如异戊二烯橡胶代替玻璃环氧树脂，例如FR4)。由此能够降低该载体的撕裂的效应，然而并不能完全消除。因此，依据不同的实施形式，该加固结构能够如此地加以设置，从而避免在该芯片装置之中形成剪切边或者撕裂边缘。
依据不同的实施形式提供了芯片装置，其为芯片装置和芯片装置的部件相对于机械的载荷提供了更好的保护，从而使得例如该些芯片装置(或者芯片装置的部件)能够经受住更高的机械的载荷，并且保持该些芯片装置的电的功能性和/或使得该芯片装置的载体不会由于剪切边而易于撕裂。
依据不同的实施形式提供了芯片装置，其具有相对于机械的载荷的高的抵抗力并且其具有支持结构，这些支持结构如此地加以设置，使得例如该载体的在支持结构的边缘和/或在芯片的边缘在受机械的载荷的情况下不利于撕裂。其中，该芯片和支持结构能够如此地相互相对设置，使得该支持结构的外部的边和该芯片的外部的边不会有共同的边(剪切边或者打孔边)。换句话说，如此地设置支持结构，使得该载体在受机械的载荷时不会由于该支持结构和该芯片的不利的相对布置而有利于撕裂。
图1A以示意性的横截面视图或者侧视图示出了依据不同的实施形式的芯片装置100。
依据不同的实施形式，该芯片100能够具有以下部分：弹性的载体102；用于增强载体102的区域102v的第一支持结构106和第二支持结构108，其中，第一支持结构106被设置在载体102的第一侧102a上并且第二支持结构108与第一支持结构106相反被设置在载体102的第二侧102b上；设置在载体102的第一侧102a上的芯片104，其中，芯片104借助于支持结构106、108并且借助于载体102来承载和支持，其中，第二支持结构108沿着与载体102的表面平行的方向至少和芯片104一样等距地延伸。
依据不同的实施形式，芯片装置100能够具有以下部分：弹性的载体102；用于增强载体102的区域102v的第一支持结构106和第二支持结构108，其中，第一支持结构106被设置在载体102的第一侧102a上并且第二支持结构108相对于第一支持结构106被设置在载体102的第二侧102b上；设置在载体102的第一侧102a上的芯片104，其中，芯片104借助于支持结构106、108并且借助于载体102来承载和支持，其中，第二支持结构108沿着与载体102的表面平行的方向101比芯片104更远地延伸和/或至少沿着与载体102的表面平行的方向101比第一支持结构106更远地延伸。
换句话说，第一支持结构106和第二支持结构108能够设置在载体102的相反的侧102a、102b之上，从而使得它们能够支持(或者稳定或者加固)该载体102在支持结构106、108之间的区域102v。其中，侧面的面例如该第一支持结构106的第一侧面106c和第二支持结构108的第一侧面108c能够在方向101上相互具有位移。
第一支持结构106沿着与载体表面102a、102b平行的方向101的侧面的凹处能够依据不同的实施例比第二支持结构108的侧面的凹处更小。此外，第一支持结构106的第一侧面106c和第二支持结构108的第一侧面108c能够在方向101上相互具有位移和/或第一支持结构106的与第一侧面106c相反的第二侧面106d和第二支持结构108的与第一侧面108d相反的第二侧面108d能够在方向101上相互具有位移。
依据不同的实施形式，第一支持结构106和第二支持结构108能够如此地相反地相互相对地设置在载体102上，从而使得这些支持结构106、108的侧面106c、108c能够沿着与载体102的表面102a、102b垂直的方向103未相互校准地加以设置，从而使得这些支持结构106、108的侧面106c、108c和这些支持结构106、108的侧面106c、108c的所属的边不会形成共同的剪切边或者打孔边。
此外，第一支持结构106和第二支持结构108的所有侧面的边界面(沿着与载体表面102a、102b平行的方向101的边界面)分别沿着与载体表面102a、102b平行的方向101相互具有位移，从而使得支持结构106、108的侧面的边界面和支持结构106、108的侧面的边界面的所属的边例如不会形成共同的剪切边和/或打孔边。
如在图1B中以示意性的横截面视图或者侧视图所示出的，该芯片(该芯片的边界面沿着与载体表面102a、102b平行的方向101)的侧面的边界面也能够分别相对于该些支持结构106、108的侧面的边界面具有位移，以使得例如该些支持结构106、108的侧面的边界面和该芯片的侧面的边界面形成共同的齐平的面。
在这种情况下，两个侧面106c、108c例如相互具有位移，使得侧面106c、108c例如不会相互齐平地设置。由这些支持结构106、108的侧面106c、106d、108c、108d和芯片104的侧面104c、104d的空间的布置能够相应地得出这些侧面的所属的边的空间的布置。
图1C示出了载体102，其上分别能够设置有第一支持结构106在该载体102的第一表面102a之上并且设置有第二支持结构108在该载体102的第二表面102b之上。
此外，第二支持结构108例如能够形成区域111，其中，第一支持结构106在第一支持结构106的区域之中设置。依据不同的实施形式，第二支持结构108(第二支持结构108沿着与载体表面102a、102b平行的侧面的边界)的侧面的边界面108c、108d能够沿着方向103(与载体表面102a、102b垂直)形成区域111，其中，第一支持结构106和第二支持结构108分别能够设置在该载体102的相反的侧102a、102b上。
此外，芯片能够设置在区域111之内，该区域由第二支持结构108沿着方向103的边界面108c、108d来加以限定。
依据不同的实施形式，该芯片104能够被设置在第一支持结构106之上。
依据不同的实施形式，该芯片104能够为芯片模块或者弹性的芯片模块，例如在弹性的芯片壳体中的弹性的芯片或者借助于一个或者多个弹性的层加以稳定的弹性的芯片。
依据不同的实施形式，第二支持结构108能够具有多个在第二支持结构108的边缘区域中的凹处，如在图6A至图6G中所示出的并且之后所描述的那样。其中，第二支持结构108的边缘区域例如能够由第二支持结构108的侧面108c、108d相对于第一支持结构106的侧面106c、106d的位移来限定。
如在图1D中示意性地示出的那样，第二支持结构108的边缘区域按108r能够包括第二支持结构108的一部分或者通过第二支持结构108的这一部分来限定，该部分在方向110上比例如该芯片104和/或第一支持结构106更远地延伸。其中，该方向110与载体表面10a、102b平行并且参照该芯片104的侧面的边界104c远离该芯片104和/或参照第一支持结构106的侧面的边界远离第一支持结构106。此外，第二支持结构108被如此地设置，人们参见图6A至图6G能够得知，该第二支持结构108的边缘区域108r的机械的属性(例如刚性)与其余的第二支持结构108的机械的属性是不同的。
第二支持结构108的边缘区域108r能够此外具有其他的材料，该材料与第二支持结构108的其余的区域不同，从而使得能够如此地适配该边缘区域108r的机械的属性，使得该载体102在机械的载荷时能够防止撕裂或者至少该载体102能够承受住更大的机械的载荷，在该载体102撕裂之前。这将能够直观地由此达到，即该第二支持结构108的边缘区域108r能够具有更高的弹性(或者更小的刚性)，从而使得该第二支持结构108的边缘108c和/或边缘区域108r具有更小硬度的边并且因此使得该载体102在机械的载荷是不会由于硬的边而撕裂或者损坏。
依据不同的实施形式，第二支持结构108沿着与载体102的表面102a、102b平行的所有方向101比第一支持结构106更远地延伸。在图1A和图1B中，分别针对方向101示意性地加以示出，其中，该视图能够示出其他的在一个与载体表面102a、102b平行的平面内的方向。直观地，第二支持结构108至少能够稳定(或者支持或者加固)该载体102的区域102v，其中，该芯片被如此地设置在载体102之上，使得该芯片由区域102来支持和/或稳定。此外，该第一支持结构106能够被设置在芯片104和载体102之间。
此外，该第一支持结构依据不同的实施形式能够沿着与载体102的表面102a、102b平行的所有方向101比芯片104更远地延伸。其中，第一支持结构106例如能够具有至少一个区域，其具有底部填充材料或者由底部填充材料组成。
依据不同的实施形式，第一支持结构106能够具有至少一种金属和/或金属合金者由其组成。
依据不同的实施形式，第二支持结构108能够具有至少一种金属和/或金属合金或者由其组成。
此外，第一支持结构106和第二支持结构108能够具有至少以下一种材料或者由其组成：金属、金属的材料、合金、金属间化合物、铜、铝、钛、氮化钛、钨、掺杂硅(多晶硅)。
依据不同的实施形式，第一支持结构106沿着与方向101垂直的方向具有在约5μm至约100μm的范围内的厚度，例如在约10μm至约80μm的范围内的厚度，例如在约20μm至约60μm的范围内的厚度，其中，该方向101沿着该载体102的表面102a、102b地加以示出。依据不同的实施形式，第一支持结构106具有约40μm的厚度。
依据不同的实施形式，第二支持结构108能够沿着方向103具有在约5μm至约100μm的范围内的厚度，例如具有在约10μm至约80μm的范围内的厚度，例如具有在约20μm至约60μm的范围内的厚度。依据不同的实施形式，第二支持结构106能够具有约40μm的厚度。
依据不同的实施形式，由此该些支持结构的刚性能够比载体102的刚性更大，从而使得该载体102的区域能够借助于支持结构加以稳定，其中，该载体的其余的区域能够保持弹性。在该载体的其余的弹性的区域中，例如能够设置天线或者天线结构。此外，该支持结构的刚性能够对于稳定芯片104有所贡献，进而使得芯片104能够对于机械的载荷具有反抗力。
依据不同的实施形式，芯片104能够沿着与方向101垂直的方向103具有一个芯片厚度，其中，方向101沿着载体102的表面102a、102b所示出，其中，芯片厚度能够小于约110μm，例如小于100μm，例如该芯片厚度能够位于约5μm至约100μm的范围内。
依据不同的实施形式，载体102能够为基体或者载体膜，其中，该载体102能够具有塑料和/或聚合物或者由其组成。该载体102能够例如由异戊二烯橡胶组成或者含有异戊二烯橡胶。此外，该载体102能够沿着与方向101垂直的方向103具有在约1μm至约100μm的范围内的厚度，例如具有在约5μm至约50μm的范围内的厚度，例如，该载体能够具有在约20μm至约30μm的范围内的厚度，其中，该方向101沿着该载体102的表面102a、102b地加以示出。
如在图2A和图2B中所示出的那样，该芯片装置具有至少一个天线212，其设置在该载体102之上，其中，该至少一个天线212与该芯片104导电地加以连接。
图2A示出了芯片装置100的示意性的横截面视图或者侧视图，其中，该芯片装置100与前述的描述相似地加以设置并且其中，天线212(或者天线结构212)被设置在载体102之上。该天线212能够例如设置在该载体102的侧102a之上，在该侧上也设置有芯片104。换句换说，该芯片104和该天线212能够设置在载体102的同一侧上。此外，天线212也能够设置在载体102的侧102b之上，其与侧102a相反。
依据不同的实施形式，天线212或者天线结构212能够具有至少一种以下的材料或者由其组成：金属、金属的材料、合金、金属间化合物、铜、铝、钛、氮化钛、钨、掺杂硅(多晶硅)、金、银、镍、锌、铝硅合金。
此外，天线212或者天线结构212具有结构化的层或者由其组成，例如结构化的铜层，该铜层例如借助于铜蚀刻技术来形成。此外，该天线212或者天线结构212能够具有结构化的铝层，该铝层例如记住与铝蚀刻技术加以形成。
依据不同的实施形式，第二支持结构108能够为接触结构(接触盘)或者接触结构的一部分，其例如用于在芯片104和外围部件之间传输数据。此外，第二支持结构108能够为接触结构或者接触结构的一部分，例如依据ISO 7816的芯片卡接触盘。
此外，该芯片装置100也能够如此地加以设置，使得在芯片104和外围部件之间的数据能够无线地借助于天线212来实现，此外，芯片装置100能够具有多个天线212a、212b，如图2B所示那样。其中，第一天线212a被设置在载体102的第一侧102a之上并且第二天线212b被设置在载体102的第二侧102b。应当理解，天线212或者多个天线212a、212b与芯片104电连接，从而实现数据传输。
此外，芯片装置100也能够如此地加以设置，使得在芯片104和外围部件之间的数据无线地借助于天线212并且借助于接触盘来实现，所谓的双接口芯片卡。
依据不同的实施形式，芯片装置100具有壳体，例如芯片卡壳体，从而使得芯片装置100能够起作用为芯片卡。
此外，芯片装置100能够用在壳体例如芯片卡壳体之中和/或与壳体例如芯片卡壳体相连接。
依据不同的实施形式能够提供芯片卡装置(基于其在此所描述的芯片装置100)，其中，芯片卡装置具有以下部分：芯片卡壳体和芯片装置100，其中，芯片装置与芯片卡壳体相连接。
在这种情况下，即芯片装置100具有天线212，芯片卡装置能够具有芯片卡壳体，其中，该芯片卡壳体能够具有至少一个天线，其与该芯片装置的至少一个天线电感地耦接。
图3以示意性的流程图示出了用于制造芯片装置的方法300，其中，该方法具有以下步骤：在310中，在载体102的第一表面102a上形成第一支持结构106，在320中，在与载体102的第一表面相对设置的表面102b上形成第二支持结构108，从而在支持结构106、108之间稳定载体102的范围；以及在330中，将芯片104固定在载体102的第一侧102a上，从而使得芯片104借助于支持结构106、108并且借助于载体102来承载；其中，第二支持结构108沿着与载体102的表面102a、102b平行的方向101比该芯片104更远地延伸和/或其中，第二支持结构108沿着与载体102的表面102a、102b平行的方向101比该第一支持结构106更远地延伸。
此外，用于制造芯片装置的方法能够具有以下步骤：在载体102的第一表面102a上形成第一支持结构106，在与载体102的第一表面相对设置的表面102b上形成第二支持结构108，从而在支持结构106、108之间稳定载体102的范围；以及将芯片104固定在载体102的第一侧102a上，从而使得芯片104借助于支持结构106、108并且借助于载体102来承载；其中，第二支持结构108沿着与载体102的表面102a、102b平行的方向101至少与该芯片104一样等距地延伸。
此外，依据不同的实施形式，能够如此地实现该第一支持结构106在表面102a之上的行程，从而使得第一支持结构106的侧面的凹处小于芯片104的侧面的凹处，其中，芯片104在第一支持结构106上借助于底部填充(底部填充过程)来加以固定。其中，该第一支持结构106的至少一部分例如能够借助于底部填充材料来包上。该底部填充材料能够例如覆盖该第一支持结构106的侧106c、106d。
此外，用于制造芯片装置的方法能够具有在载体102上形成至少一个天线212，其中，该至少一个天线212与芯片104能够具有导电连接。
在此所描述的底部填充过程(底部填充工艺)能够例如用于将芯片104在载体102之上或者在第一支持结构106之上固定(例如借助于粘合底部填充材料)和/或将芯片导电地接触。例如，导电的连接能够在芯片和天线212或者接触盘之间必须地或者设置，使得在固定该芯片的同时在芯片和天线212之间和/或在芯片104和接触盘之间提供导电连接。导电的连接能够例如借助于焊球来实现或者借助于结构化的层和/或过孔(孔)来实现。
依据不同的实施形式，第一支持结构106和天线212能够同时形成在同样的方法步骤之中。此外，第二支持结构108和天线也能够同时形成在共同的方法步骤之中。
此外，芯片104依据不同的实施形式能够借助于焊接被固定在第一支持结构106或者在载体102之上。
图4A至图4D分别以横截面视图或者侧视图示出了依据不同的实施形式在用于制造芯片装置100的方法300的不同的时刻的芯片装置的示意图。
依据不同的实施形式，载体102和/或芯片装置100能够为弹性的，从而使得该方法300能够在卷对卷工艺中加以执行。卷对卷工艺能够是用于制造芯片装置100的价格低的、快速的并且有效率的方法。依据不同的实施形式，多个芯片装置100能够同时地在载体上制造，其中，多个芯片装置100中的一个芯片装置100在该方法300结束时例如分离或者单独化。
依据不同的实施形式，该方法300的步骤也能够以其他的顺序加以执行，当该顺序是有利的时，例如以单个的方法步骤310、330、320或者320、310、330的以下顺序来执行。
图4A示出了芯片装置100的示意性的横截面视图或者侧视图，该芯片装置具有载体102和在载体102的一侧102a上装载的第一支持结构106，例如在方法300的工艺步骤310之后的。
图4B示出了芯片装置100的示意性的横截面视图或者侧视图，该芯片装置具有载体102和在载体102的一侧102a上装载的第一支持结构106和第二支持结构108，例如在方法300的工艺步骤310和工艺步骤320之后的，其中，第二支持结构108在载体102的第二侧102b之上形成，其中，载体102的第二侧102b能够与第一侧102a相反地设置。
依据不同的实施形式，该第一支持结构106和/或第二支持结构108能够借助于化学的气相沉积(CVD)或者借助于物理的气相沉积(CVD)来形成。此外，第一支持结构106和/或第二支持结构108能够借助于电化学或者电的工艺来形成。
此外，第一支持结构106和第二支持结构108的形成能够具有以下的工艺中的至少一个或者多个：光刻工艺、蚀刻工艺、图案化工艺、化学-机械抛光(CMP)、薄膜淀积工艺(所谓的分层)、铜蚀刻工艺中、铝蚀刻工艺。
依据不同的实施形式，第一支持结构106和/或第二支持结构108能够被如此地形成，即通过一个或者多个离析的层来结构化，例如借助于蚀刻工艺或者借助于多种蚀刻工艺来形成。
例如，在载体102的至少一个部分上离析一个铜层和/或一个铝层来实现。此外，能够结构化该铜层(或者铝层)。依据不同的实施形式，能够在载体102上嵌入掩膜(例如光刻掩膜)，从而使得该载体的至少一部分区域相应地裸露，并且接下来能够在该载体102的该些裸露的区域中形成第一支持结构106和/或第二支持结构108(例如铜层或者铝层)。
依据不同的实施形式，第一支持结构106和/或第二支持结构108能够借助于在载体102上所载入的层的结构化(图案仿制)来形成，其中，该结构化能够借助于化学的或者物理的蚀刻工艺来实现，例如借助于湿法刻蚀或者湿法化学蚀刻或者借助于干法蚀刻来实现。
图4C示出了芯片装置100的示意性的横截面视图和侧视图，该芯片装置具有载体102、第一支持结构106、第二支持结构108和芯片104，其中，芯片104被固定在第一支持结构106之上。此外，芯片也能够借助于附加的结构或者借助于附加的工艺例如焊接、粘结或者借助于合适的金属化工艺来固定至第一支持结构106之上。此外，如在图4D中所示出的那样，天线212能够形成在载体102之上。天线212能够例如以相同的方法步骤来形成，如第一支持结构106(在310中)那样。依据不同的实施形式，天线212或者天线结构212能够借助于相同的工艺来形成，如第一支持结构106或者第二支持结构108那样。
依据不同的实施形式，第一支持结构106、第二支持结构108和天线212能够借助于典型的半导体工业过程来形成，如之前所描述的那样。
此外，芯片104能够为芯片模块或者弹性的芯片模块，例如封装芯片104，例如在弹性的壳体中的弹性的芯片104。此外，该芯片能够为超薄的芯片或者减薄芯片。
如图4E所示出的那样，芯片104能够借助于底部填充工艺与所谓的倒装芯片安装相似地固定至载体102或者第一支持结构106。其中，焊球422能够在芯片和载体102之间和/或在芯片和天线212之间提供电的接触结构，其中，芯片104借助于底部填充材料420固定至第一支持结构106。
此外，其中，该底部填充材料420包围第一支持结构106。
依据不同的实施形式，该焊球622能够具有以下材料或者由其组成：焊料、锡、铅、锌、铟、碳、金、银、铝、铜。
如图4F所示出的那样，芯片104能够借助于焊接工艺与所谓的倒装芯片安装相似地固定至载体102或者第一支持结构106之上。其中，接触结构424例如能够在芯片104和载体102之间和/或在芯片104和天线212之间提供电接触，其中，该芯片104借助于焊层能够固定至第一支持结构106。
依据不同的实施形式，天线212能够在载体102的区域中形成，该区域借助于支持结构来增强。该天线212能够例如在围绕芯片104的区域中设置。换句换说，该天线212能够以离第一支持结构106和/或芯片104侧面的间距地加以设置。
图5示出了示例性的芯片装置100的结构，依据不同的实施形式以示意性的爆炸图的方式。
如图5所示，依据不同的实施形式示出了，第一支持结构106例如设置在载体102的第一侧之上。此外，第一天线212a被设置在载体102的第一侧之上，其中，第一天线212a例如与第一支持结构106电耦接(导电相连接)。此外，芯片104被设置在该第一支持结构106之上，从而使得该芯片104借助于第一支持结构106与天线212导电相连接。
依据不同的实施形式，因此，第一支持结构106附加地起到稳定和保护的作用如前所述也起到电接触芯片104的作用。
此外，第二天线212b被设置在载体102的第二侧之上，其中，第二天线212b导电地与第一天线212a和/或与芯片104相连接。
依据不同的实施形式，该载体的与第一支持结构106和/或芯片104相反的第二侧上能够如前所述设置有第二支持结构108。
此外，第一支持结构106能够位于芯片面之内并且由底部填充完全地包围。
如图5所示并且参照图6A至图6G在接下来详细描述的那样，第二支持结构108具有这样的边缘结构，其能够防止或者避免该载体102由于机械的载荷而引起的撕裂。
此外，第二支持结构108能够具有大约该芯片面的大小(沿着方向101的侧面的凹处)并且边缘结构以以下形式，使得通过第一支持结构106、第二支持结构108和芯片104来避免形成直的剪切边。
直观地，其中，第二支持结构108的侧面的边界(第二支持结构108的边)能够与邮票的边的形式相似地加以产生或者提供，其中，基体的第二侧上的“锯齿形”能够突出超过芯片面。换句话说，第二支持结构108的边缘区域108r沿着方向101比芯片104更远地延伸，其中，第二支持结构108的边缘区域108r具有多个凹处(例如具有与邮票结构相似的边缘结构)。
依据不同的实施形式，边缘区域108r能够在围绕芯片104的区域延伸，其中，抗拉增强不会显著地损坏在围绕芯片104的区域中的载体的初始的弹性，从而使得载体在远离该芯片104的区域具有期望的弹性。
依据不同的实施形式，弹性的载体102或者弹性的芯片104至少沿着一个方向改变其形式，其中，该形变是可逆的，从而使得该芯片104或者该载体102不会损坏并且分别重新变回其初始的形式。
依据不同的实施形式，该载体102为膜，例如塑料膜或者复合膜。此外，该第一支持结构106为金属膜，例如铜膜或者铝膜。此外，第二支持结构108为金属膜，例如铜膜或者铝膜。
在图6A至图6G中分别示例性地详细地示出了支持结构608或者增强结构608，如其在前作为第一支持结构106和/或第二支持结构108所描述的那样。
图6A示出了支持结构608，其中，该支持结构608具有边缘区域608r。此外，该支持结构608能够具有区域608a，其不属于边缘区域608r。依据不同的实施形式，该支持结构608能够具有多个(或者许多个)凹处在该支持结构608的边缘区域608r中。如在图6A中所示出的那样，该些凹处沿着该支持结构608的至少一个侧设置。此外，该些凹处沿着该支持结构608的至少两个或者三个侧设置。依据不同的实施形式，该些凹处沿着该支持结构608的外部的边界加以设置。
依据不同的实施形式，该些凹处具有三角形的形状。此外，如例如在图6B中所示出的那样，该些凹处能够具有四边形的形状。
依据不同的实施形式，该些凹处能够在空间上设置为棱柱形的形状，例如具有多边形底面或圆柱形形状、具有圆环形，圆形或椭圆形底面。此外，该些凹处能够相较于支持结构608如此地加以设置，使得该些凹处的底面平行于该支持结构608的表面地加以设置。
图6C以顶视图示出了该支持结构608示意性的示意图，其中，多个凹处沿着该支持结构608的边缘区域608r加以设置。此外，其中，该支持结构608的其中设置有该些凹处的边缘区域608r形成了该支持结构608的侧面的边界，例如沿着侧面的方向101和侧面的方向105。
依据不同的实施形式，该支持结构608能够如在图6C中所示出的那样，具有外部的侧面边界，其沿着侧面的方向101、105具有锯齿状的侧面和/或侧边。因此，该支持结构608能够例如导致能够阻止在芯片装置100中形成直的剪切边或者打孔边。
此外，该支持结构608具有内区域608a，其用于稳定和/或增强该载体102和/或芯片104。依据不同的实施形式，该芯片能够设置在区域608a之内如其参照图6G所描述的那样。
依据不同的实施形式，该支持结构608的边缘区域608r例如具有比该支持结构608的内区域608a更小的厚度。
依据不同的实施形式，该支持结构608的机械的属性在边缘区域608r中与该支持结构608的机械的属性在内区域608a中是不同的。例如，该支持结构608的弹性(或者刚性小于)在边缘区域608r中大于该支持结构608在内区域608a中的弹性(或者刚性)。这能够例如用于使得该支持结构608如此地影响该芯片装置100，从而使得该载体102在机械的载荷时能够防止或者避免撕裂。
依据不同的实施形式，该支持结构608的边缘区域608r能够用于使得从该载体102的未被支持的区域到该载体102的由该支持结构608所支持的区域102v的过渡本质上连续的，进而避免该载体的机械的属性(例如刚想)的突然的或者跳跃的改变，进而能够提高该芯片装置100的载体102的拉伸强度(Reiβfestigkeit)。
依据不同的实施形式，如在图6D中所示意性地以横截面视图或者侧视图所示出的那样，该支持结构608的边缘区域608r能够具有与该支持结构608的内区域608a不同的材料。该边缘区域608r的爱聊能够例如具有比支持结构608的内区域608a的材料更小的刚性。
如在图6E中所示意性地以横截面视图或者侧视图所示出的那样，该支持结构608在该支持结构608的边缘区域608r中是倾斜的。换句换说，该支持结构608在边缘区域608r的至少一个区域中具有比在支持结构608的内区域608a中更小的厚度。
如在图6F中示意性地以横截面视图或者侧视图所示出的那样，该支持结构608在支持结构608的边缘区域608r中能够具有一个或者多个凹处，其中，这些凹处部分第延伸入该些支持结构608之中。换句换说，该些支持结构608在该边缘区域608r的至少一个区域中具有比在该支持结构608的内区域608a中更小的厚度。
依据不同的实施形式，该支持结构608能够具有边缘区域608r，其中，该边缘区域608r能够被视为该支持结构608的一部分。以相似的和/或相同的方式，依据不同的实施形式，该支持结构608也能够由边缘结构608r所包围，其中，该边缘结构608r并非必须被视作术语该支持结构608。
如在图6G中示意性地以横截面视图或者侧视图所示出的那样，该芯片104能够设置在该支持结构608的区域608a之内，其中，该支持结构608的边缘区域608r能够在围绕该芯片104的区域延伸。因为该芯片在空间上设置在该支持结构608之上，所以该芯片104相对于支持结构608借助于芯片表面104a的投影而沿着方向103(垂直于载体102的表面102a、102b)地直观地加以示出。
依据不同的实施形式，该芯片104能够如此地相对于该支持结构608或者增强结构608地加以设置，使得该芯片104的芯片表面104a的投影沿着方向103垂直于该载体102的表面102a、102b地落在该支持结构608或者该增强结构608的区域608a之内。换句换说，该支持结构608或者该增强结构608的该区域608a能够支撑该芯片104并且能够稳定该载体102的该区域102v，其中，该支持结构608的该边缘区域608r能够提高该载体在围绕芯片104的区域内的拉伸强度。
依据不同的实施形式，该第一支持结构106还具有以下属性和特征，它们参照在图6A至图6G中的支持结构608地加以描述。
依据不同的实施形式，该第二支持结构108还具有以下属性和特征，它们参照在图6A至图6G中的支持结构608地加以描述。
依据不同的实施形式，芯片装置100能够具有至少一个另外的支持结构(附加于支持结构106、108)。此外，该支持结构106、108能够由多个层或者多个区域来构建和/或具有多个层或者多个区域。
依据不同的实施形式提供了载体装置，其例如为芯片装置100的组成部分，其中，该载体装置具有以下部分：弹性的载体102、用于增强该弹性的载体102的第一增强层106和第二增强层108，其中，该增强层106、108相互相对地设置在该载体的相反的侧上，从而使得该增强层106、108能够增强该载体102的在增强层106、108之间的区域102v；其中，第二增强层具有边缘区域，其沿着与该载体的表面平行的所有方向比第一增强层更远地延伸并且其中该第二增强层的边缘区域具有多个凹处。
依据不同的实施形式，该载体102或者芯片104的增强(或者支持)意味着直观的机械的增强，其中，该载体102或者芯片104的区域的刚性得以增加，和/或该载体的拉伸强度例如得以改善，从而使得该载体102例如在比无该增强时更大的机械的载荷是才会撕裂，或者使得该载体102至少不会由于该增强结构在比无该增强结构时更小的机械的载荷是便会撕裂。
依据不同的实施形式，该芯片装置100能够如此地加以设置，使得第一支持结构106沿着与载体102的表面102a、102b平行的所有方向101比芯片104更远地加以延伸。
依据不同的实施形式能够提供基于在此所描述的芯片装置的该芯片卡装置，其中，该芯片卡装置具有以下部分：芯片卡壳体；以及芯片装置100，如前所述，其中，该芯片装置100被固定至该芯片卡壳体。
依据不同的实施形式，该芯片卡壳体能够为ISO-芯片卡壳体或者任意的其他的芯片卡壳体。此外，该芯片卡壳体至少具有以下的材料组中的至少一种材料：塑料材料、塑料、聚合物、有机化合物、木材、金属、非金属材料。
依据不同的实施形式，该载体102具有玻璃纤维增强环氧树脂，例如层压材料，例如玻璃纤维增强层压板或环氧树脂层压板。
此外，该芯片104能够具有附加的覆盖层，其例如设置在该芯片104的上侧之上，该覆盖层能够例如具有复合材料或者塑料，例如异戊二烯橡胶。此外，该附加的覆盖层能够覆盖该芯片104的表面的一部分。此外，该覆盖层能够具有在约1μm至约50μm的范围内的厚度，例如在约1μm至约10μm的范围内的厚度，例如在约小于或者等于10μm的范围内的厚度。该附加的覆盖层能够例如保护和/或机械地稳定该芯片。
依据不同的实施形式，该载体102的侧面的凹处(例如沿着与载体102的表面102a、102b平行的所有方向101)能够比芯片104的侧面的凹处和/或支持结构106、108的侧面的凹处更大。此外，该芯片能够本质上设置在载体102的中央。该载体102能够具有为四边形形状的膜或者薄层或者该载体102能够例如具有带有圆角的四边形形状。
依据不同的实施形式，该载体102在围绕芯片104的区域具有更小的刚性，从而使得例如该芯片装置100的一部分能够是非常弹性的，进而使得该芯片装置在机械的载荷时易于可逆地形变，而不会损坏，其中，该载体102的区域102v，在其上设置有芯片103，借助于支持结构106、108加以增强，进而更好地保护该芯片104，其中，如此地设置至少一个支持结构106、108的边缘区域，从而使得该载体102的拉伸强度从该载体的经支持的区域102v的边缘开始得以改善或者至少不会降低。
依据不同的实施形式，该载体102的经支持的区域102v在与该载体102的表面平行的侧向的方向上完全地由该载体102的未经支持的区域所包围。

Claims (25)

1.一种芯片装置(100)，具有：
·弹性的载体(102)；
·用于增强所述载体(102)的一个区域的第一支持结构(106)和第二支持结构(108)，其中，所述第一支持结构(106)被设置在所述载体(102)的第一侧上并且所述第二支持结构(108)与所述第一支持结构(106)相反地被设置在所述载体(102)的第二侧上；以及
·设置在所述载体(102)的所述第一侧上的芯片(104)，其中，所述芯片(104)借助于所述第一支持结构(106)和所述第二支持结构(108)并且借助于所述载体(102)来承载和支持，
·其中，所述第二支持结构(108)沿着与所述载体(102)的表面平行的方向(101)至少延伸和所述芯片(104)一样的量。
2.根据权利要求1所述的芯片装置，其中，所述第二支持结构(108)沿着与所述载体(102)的所述表面平行的所述方向(101)比所述芯片(104)更远地延伸。
3.根据权利要求1所述的芯片装置，其中，所述第二支持结构(108)至少沿着与所述载体(102)的所述表面平行的所述方向(101)比所述第一支持结构(106)更远地延伸。
4.根据权利要求1至3中任一项所述的芯片装置，还具有：
至少一个天线(212)，其设置在所述载体(102)之上，其中，所述至少一个天线(212)导电地连接至所述芯片(104)。
5.根据权利要求1至3中任一项所述的芯片装置，其中，所述第二支持结构(108)在所述第二支持结构(108)的边缘区域(108r)中具有多个凹处。
6.根据权利要求1至3中任一项所述的芯片装置，其中，所述第二支持结构(108)沿着与所述载体(102)的所述表面平行的所有方向(101)比所述第一支持结构(106)更远地延伸。
7.根据权利要求1至3中任一项所述的芯片装置，其中，所述芯片(104)沿着与所述载体(102)的所述表面平行的所有方向(101)均比所述第一支持结构(106)更远地延伸。
8.根据权利要求1至3中任一项所述的芯片装置，其中，所述第一支持结构(106)被设置在所述载体(102)和所述芯片(104)之间。
9.根据权利要求1至3中任一项所述的芯片装置，其中，所述第一支持结构(106)具有至少一种金属和/或金属合金。
10.根据权利要求1至3中任一项所述的芯片装置，其中，所述第二支持结构(108)具有至少一种金属和/或金属合金。
11.根据权利要求1至3中任一项所述的芯片装置，其中，所述第一支持结构(106)和所述第二支持结构(108)由相同的材料来形成。
12.根据权利要求4所述的芯片装置，
其中，所述第一支持结构(106)和所述第二支持结构(108)及所述至少一个天线(212)由相同的材料来形成。
13.根据权利要求1至3中任一项所述的芯片装置，还具有：
设置在所述芯片和所述载体之间的另一个层，其中，所述另一个层具有至少一种焊料和/或粘接材料。
14.根据权利要求1至3中任一项所述的芯片装置，
其中，所述第一支持结构(106)和/或所述第二支持结构(108)具有在5μm至100μm范围内的厚度。
15.根据权利要求1至3中任一项所述的芯片装置，
其中，所述芯片具有等于或者小于100μm的芯片厚度。
16.根据权利要求1至3中任一项所述的芯片装置，
其中，所述芯片(104)具有至少一个保护层，所述保护层覆盖所述芯片的至少一个表面。
17.根据权利要求16所述的芯片装置，
其中，所述至少一个保护层具有塑料和/或复合材料。
18.根据权利要求1至3中任一项所述的芯片装置，
其中，所述载体(102)具有塑料和/或复合材料。
19.根据权利要求1至3中任一项所述的芯片装置，
其中，所述载体(102)具有在1μm至100μm范围内的厚度。
20.一种用于制造芯片装置的方法，具有：
·在载体(102)的第一表面上形成第一支持结构(106)；
·在与所述载体(102)的第一表面相反地设置的表面上形成第二支持结构(108)，从而稳定所述载体(102)在所述支持结构(106、108)之间的一个区域；以及
·将芯片(104)固定在所述载体(102)的第一侧上，从而使得所述芯片(104)借助于所述第一支持结构(106)和所述第二支持结构(108)并且借助于所述载体(102)来承载；
·其中，所述第二支持结构(108)沿着与所述载体(102)的表面平行的方向(101)至少延伸和所述芯片(104)一样的量。
21.根据权利要求20所述的用于制造芯片装置的方法，
其中，如此地实现所述第二支持结构(108)的所述形成和所述芯片(104)的所述固定，使得所述第二支持结构(108)沿着与所述载体(102)的所述表面平行的至少一个方向(101)比所述芯片(104)更远地延伸。
22.根据权利要求20或21所述的用于制造芯片装置的方法，其中，如此地实现所述第一支持结构(106)的所述形成和所述第二支持结构(108)的所述形成，从而使得所述第二支持结构(108)至少沿着与所述载体(102)的所述表面平行的至少一个方向比所述第一支持结构(106)更远地延伸。
23.根据权利要求20或21所述的用于制造芯片装置的方法，还具有：
在所述载体(102)之上形成至少一个天线(212)，从而使得所述至少一个天线(212)具有至所述芯片(104)的导电的连接。
24.一种芯片卡装置，具有：
·芯片卡壳体；和
·根据权利要求4至19中任一项所述的芯片装置；
·其中，所述芯片装置被固定至所述芯片卡壳体。
25.根据权利要求24所述的芯片卡装置，
其中，所述芯片卡壳体具有至少一个天线，所述至少一个天线与所述芯片装置的所述至少一个天线电感地耦接。
CN201410185095.9A 2013-05-03 2014-05-04 芯片装置、芯片卡装置和用于制造芯片装置的方法 Active CN104134634B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201310104567 DE102013104567A1 (de) 2013-05-03 2013-05-03 Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung
DE102013104567.7 2013-05-03

Publications (2)

Publication Number Publication Date
CN104134634A CN104134634A (zh) 2014-11-05
CN104134634B true CN104134634B (zh) 2017-08-11

Family

ID=51727339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410185095.9A Active CN104134634B (zh) 2013-05-03 2014-05-04 芯片装置、芯片卡装置和用于制造芯片装置的方法

Country Status (3)

Country Link
US (1) US20140328032A1 (zh)
CN (1) CN104134634B (zh)
DE (1) DE102013104567A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3654208A1 (en) * 2017-08-31 2020-05-20 Cambricon Technologies Corporation Limited Chip device and related products
CN109587932A (zh) * 2018-12-06 2019-04-05 李建波 一种新型补强钢片及其加工工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796399B2 (en) * 2008-01-02 2010-09-14 Microelectronics Assembly Technologies, Inc. Thin multi-chip flex module

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU704645B2 (en) * 1995-04-13 1999-04-29 Dainippon Printing Co. Ltd. IC card and IC module
FR2743649B1 (fr) * 1996-01-17 1998-04-03 Gemplus Card Int Module electronique sans contact, carte etiquette electronique l'incorporant, et leurs procedes de fabrication
CN2296038Y (zh) * 1997-05-28 1998-10-28 黄共宏 智能卡的卡座构造
DE19927046B4 (de) * 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
CN1845827B (zh) * 2003-08-28 2012-05-30 凸版资讯股份有限公司 音频消息传送片及其制造方法以及电源电路
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
DE102006060411B3 (de) * 2006-12-20 2008-07-10 Infineon Technologies Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
US8272574B2 (en) * 2008-09-30 2012-09-25 Infineon Technologies Ag Document for personal identification having protection against external manipulations and a method for producing
US8400774B2 (en) * 2009-05-06 2013-03-19 Marvell World Trade Ltd. Packaging techniques and configurations
DE102009052160A1 (de) * 2009-11-06 2011-05-12 Infineon Technologies Ag Smartcard-Modul mit Flip-Chip montiertem Halbleiterchip
US8789762B2 (en) * 2010-08-12 2014-07-29 Feinics Amatech Teoranta RFID antenna modules and methods of making
DE102010036057A1 (de) * 2010-09-01 2012-03-01 Giesecke & Devrient Gmbh Chipmodul mit Kennzeichnung
CN102623840B (zh) * 2011-01-26 2014-08-20 鸿富锦精密工业（深圳）有限公司 卡座机构及采用该卡座机构的电子装置
US8461655B2 (en) * 2011-03-31 2013-06-11 Infineon Technologies Ag Micromechanical sound transducer having a membrane support with tapered surface
DE102011080153A1 (de) * 2011-07-29 2013-01-31 Infineon Technologies Ag Flexible verbindung von substraten in leistungshalbleitermodulen
US9177181B2 (en) * 2012-04-19 2015-11-03 Infineon Technologies Ag Secure epass booklet based on double chip technology
US20140042230A1 (en) * 2012-08-09 2014-02-13 Infineon Technologies Ag Chip card module with separate antenna and chip card inlay using same
DE102012018928A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Halbleitergehäuse für Chipkarten

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796399B2 (en) * 2008-01-02 2010-09-14 Microelectronics Assembly Technologies, Inc. Thin multi-chip flex module

Also Published As

Publication number Publication date
US20140328032A1 (en) 2014-11-06
CN104134634A (zh) 2014-11-05
DE102013104567A1 (de) 2014-11-06

Similar Documents

Publication Publication Date Title
CN107527889B (zh) 半导体装置封装
CN103066033B (zh) 半导体装置
CN102456677B (zh) 球栅阵列封装结构及其制造方法
US20130228911A1 (en) Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US10395157B2 (en) Smart card module arrangement, smart card, method for producing a smart card module arrangement and method for producing a smart card
CN107408541A (zh) 系统级封装扇出叠层架构以及工艺流程
CN110494976A (zh) 包含电感器的堆叠半导体裸片及相关的方法
CN104485320A (zh) 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法
TW201036055A (en) Semiconductor process
CN105655319A (zh) 布线衬底及其制造方法、电子组件装置
CN104134634B (zh) 芯片装置、芯片卡装置和用于制造芯片装置的方法
US20080054418A1 (en) Chip carrier with signal collection tape and fabrication method thereof
US20130320463A1 (en) Package structure having mems element and fabrication method thereof
CN105676953B (zh) 一种具有指纹传感器封装结构的移动终端及其制备方法
KR101005266B1 (ko) 스마트 카드용 테이프 기판, 반도체 모듈 및 그 제조 방법,및 스마트 카드
US20140239428A1 (en) Chip arrangement and a method for manufacturing a chip arrangement
CN102693965A (zh) 封装堆迭结构
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
US10689249B2 (en) Semiconductor device package including a wall and a grounding ring exposed from the wall
US20130043599A1 (en) Chip package process and chip package structure
CN105990269A (zh) 一种指纹识别芯片封装结构及其封装方法
US20130241055A1 (en) Multi-Chip Packages and Methods of Manufacturing the Same
EP2613349B1 (en) Semiconductor package with improved thermal properties
CN102398886B (zh) 具微机电元件的封装结构及其制法
US9224695B2 (en) Chip arrangement and a method for manufacturing a chip arrangement

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant