KR101005266B1 - 스마트 카드용 테이프 기판, 반도체 모듈 및 그 제조 방법,및 스마트 카드 - Google Patents

스마트 카드용 테이프 기판, 반도체 모듈 및 그 제조 방법,및 스마트 카드 Download PDF

Info

Publication number
KR101005266B1
KR101005266B1 KR1020080073046A KR20080073046A KR101005266B1 KR 101005266 B1 KR101005266 B1 KR 101005266B1 KR 1020080073046 A KR1020080073046 A KR 1020080073046A KR 20080073046 A KR20080073046 A KR 20080073046A KR 101005266 B1 KR101005266 B1 KR 101005266B1
Authority
KR
South Korea
Prior art keywords
tape
chip mounting
pin electrode
substrate
metal substrate
Prior art date
Application number
KR1020080073046A
Other languages
English (en)
Other versions
KR20090031209A (ko
Inventor
유카이 후앙
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US12/212,575 priority Critical patent/US7847380B2/en
Publication of KR20090031209A publication Critical patent/KR20090031209A/ko
Application granted granted Critical
Publication of KR101005266B1 publication Critical patent/KR101005266B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02Feeding of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

생산 원가가 낮고 그 제조 공정인 단순한 스마트 카드용 테이프 기판 및 그 제조 방법이 제공되고, 이러한 테이프 기판을 이용한 반도체 모듈 및 스마트 카드가 제공된다. 이러한 테이프 기판은 적어도 하나의 테이프 유닛을 포함한다. 각 테이프 유닛은 칩탑재부, 복수의 핀전극부들, 테두리부 및 절단부를 포함한다. 상기 칩탑재부는 반도체 칩이 탑재될 영역을 한정한다. 상기 복수의 핀전극부들은 상기 칩탑재부 주위에 배치되고 서로 이격된다. 상기 테두리부는 상기 칩탑재부 및 상기 복수의 핀전극부들을 둘러싸도록 제공된다. 상기 절단부는 상기 칩탑재부와 상기 테두리부 사이, 및 상기 복수의 핀전극부들 및 상기 테두리부 사이에 제공된다. 상기 절단부는 상기 칩탑재부 및 상기 복수의 핀전극부들을 상기 테두리부에 연결하는 복수의 연결 라인들을 포함한다.

Description

스마트 카드용 테이프 기판, 반도체 모듈 및 그 제조 방법, 및 스마트 카드{Tape substrate and Semiconductor Module for Smart Card, Method of fabricating the same, and Smart Card}
본 발명은 반도체 장치에 관한 것이고, 특히 스마트 카드, 이에 이용되는 테이프 기판 및 반도체 모듈, 그리고 이들의 제조 방법에 관한 것이다.
데이터의 기밀성을 유지하면서 휴대하기 편리한 스마트 카드가 이용되고 있다. 이러한 스마트 카드의 어셈블리에 통상적으로 유기 테이프(organic tape) 기판이 이용되고 있다. 하지만, 유기 테이프 기판은 동박(copper foil) 적층 및 에칭 단계를 필요로 하여 그 제조 공정이 복잡하고, 그 원가가 높다. 따라서, 유기 테이프는 스마트 카드의 어셈블리에 사용되는 재료들에 대한 원가에서 50% 이상을 차지한다. 따라서, 스마트 카드의 어셈블리에 적합하면서 그 원가를 절감하기 위한 스마트 카드용 테이프 기판이 필요하다.
따라서, 본 발명이 해결하고자 하는 기술적 과제는 그 제조 공정이 단순하여 저렴한 스마트 카드용 테이프 기판을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 테이프 기판을 이용한 반도체 모듈을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 테이프 기판의 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 스마트 카드용 테이프 기판이 제공된다. 상기 테이프 기판은 적어도 하나의 테이프 유닛을 포함한다. 각 테이프 유닛은 칩탑재부, 복수의 핀전극부들, 테두리부 및 절단부를 포함한다. 상기 칩탑재부는 반도체 칩이 탑재될 영역을 한정한다. 상기 복수의 핀전극부들은 상기 칩탑재부 주위에 배치되고 서로 이격된다. 상기 테두리부는 상기 칩탑재부 및 상기 복수의 핀전극부들을 둘러싸도록 제공된다. 상기 절단부는 상기 칩탑재부와 상기 테두리부 사이, 및 상기 복수의 핀전극부들 및 상기 테두리부 사이에 제공된다. 상기 절단부는 상기 칩탑재부 및 상기 복수의 핀전극부들을 상기 테두리부에 연결하는 복수의 연결 라인들을 포함한다.
상기 본 발명에 따른 테이프 기판의 일 예에 따르면, 상기 절단부는 상기 복수의 연결 라인들을 한정하기 위한 복수의 스탬핑 홀들(stamping holes)을 포함할 수 있다.
상기 본 발명에 따른 테이프 기판의 다른 예에 따르면, 상기 칩탑재부는 상기 복수의 핀전극부들의 하나와 서로 연결될 수 있다.
상기 본 발명에 따른 테이프 기판의 다른 예에 따르면, 상기 칩탑재부, 상기 복수의 핀전극부들, 상기 테두리부 및 상기 절단부는, 금속 기판을 포함할 수 있다. 나아가, 상기 복수의 핀전극부들 각각은, 상기 금속 기판의 앞면에 형성된 홈; 및 상기 홈 내의 본딩 패드층을 더 포함할 수 있다.
상기 본 발명에 따른 테이프 기판의 다른 예에 따르면, 상기 적어도 하나의 테이프 유닛은 복수의 테이프 유닛들을 포함하고, 상기 복수의 테이프 유닛들의 테두리부들은 릴 형태(reel design)로 연결될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 스마트 카드용 반도체 모듈이 제공된다. 전술한 바와 같이 테이프 기판이 제공된다. 반도체 칩은 상기 테이프 기판 상에 제공된다. 복수의 와이어들은 상기 반도체 칩 및 상기 테이프 기판을 연결한다.
상기 본 발명에 따른 반도체 모듈의 일 예에 의하면, 상기 복수의 핀전극부들 각각은 상기 금속 기판의 앞면에 형성된 홈; 및 상기 홈 내의 본딩 패드층을 더 포함하고, 상기 복수의 와이어들 각각은 상기 본딩 패드층에 연결될 수 있다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 스마트 카드용 테이프 기판의 제조 방법이 제공된다. 금속 기판 내에 적어도 하나의 로케이션 홀을 형성한다. 상기 적어도 하나의 로케이션 홀을 기준으로 하여, 상기 금 속 기판의 일부분을 제거하여 칩탑재부 및 복수의 핀전극부들을 한정한다. 상기 복수의 핀전극부들 각각의 상기 금속 기판 상에 홈을 형성한다. 상기 홈 내에 본딩 패드층을 형성한다. 그리고, 상기 금속 기판의 뒷면에 콘택층을 형성한다.
상기 본 발명에 따른 제조 방법의 일 예에 따르면, 상기 홈은 하프-에칭 방법을 이용하여 형성할 수 있다.
본 발명에 따른 테이프 기판은 종래의 유기 재료 대신에 금속 재료를 사용함으로써 제조 단계들을 줄이고 생산 원가를 낮출 수 있다.
또한, 본 발명에 따른 반도체 모듈은 전술한 금속 재질의 테이프 기판을 이용함으로써 그 제조 비용을 낮출 수 있다.
또한, 본 발명에 따른 테이프 기판 및 반도체 모듈은 금속 기판을 사용하기 때문에 종래 리드 프레임 제조 공정을 이용할 수 있어서 경제적으로 제조될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 테이프 유닛(100)을 보여주는 평면도이다. 도 2는 도 1의 테이프 유닛(100)의 II-II'선에서 절취한 단면도이고, 도 3은 도 1의 테이프 유닛(100)의 III-III'선에서 절취한 단면도이다.
도 1 내지 도 3을 참조하면, 칩탑재부(60)는 그 위에 반도체 칩(미도시)이 탑재될 영역을 한정할 수 있다. 핀전극부들(50)은 칩탑재부(60) 주위에 배치될 수 있다. 테두리부(70)는 칩탑재부(60) 및 핀전극부들(50)을 둘러싸도록 배치될 수 있다. 절단부(55)는 칩탑재부(60)와 테두리부(70) 사이, 그리고 핀전극부들(50)과 테두리부(70) 사이에 제공될 수 있다.
칩탑재부(60)의 적어도 일측은 절단부(55)를 통해서 테두리부(70)에 연결될 수 있다. 예를 들어, 절단부(55)는 복수의 연결 라인들(12)을 포함할 수 있고, 칩탑재부(60)는 연결 라인들(12)을 통해서 테두리부(70)에 연결될 수 있다. 예를 들어, 연결 라인들(12)은 스탬핑 홀들(20)의 사이에 한정될 수 있다.
핀전극부들(50)은 트렌치(25)에 의해서 서로 이격 배치될 수 있다. 다만, 핀전극부들(50)이 테이프 유닛(100)에서 분리되지 않도록, 핀전극부들(50)은 절단부(55)를 통해서 테두리부(70)에 연결될 수 있다. 예를 들어, 핀전극부들(50) 및 테두리부(70)는 연결 라인들(12)을 통해서 서로 연결될 수 있다. 선택적으로, 핀전극부들(50) 가운데 하나는 칩탑재부(60)와 직접 연결되고, 나머지는 칩탑재부(60)와 트렌치(25)에 의해서 이격될 수 있다. 따라서, 핀전극부들(50)은 직접적으로는 서로 연결되지 않고 테두리부(70)를 통해서만 서로 연결될 수 있다.
전술한 바와 같이, 절단부(55)는 칩탑재부(60) 및 핀전극부들(50)의 외곽을 둘러싸도록 배치되고, 따라서 칩탑재부(60) 및 핀전극부들(50)을 테두리부(70)에 기계적으로 고정하는 역할을 할 수 있다. 따라서, 연결 라인들(12)은 칩탑재부(60)와 테두리부(70)의 사이 및 핀전극부들(50)의 각각 및 테두리부(70)의 사이에 배치될 수 있다.
테이프 유닛(100)은 유기 재료가 아닌 금속 재료로 구성될 수 있다. 예를 들어, 핀전극부들(50), 절단부(55), 칩탑재부(60) 및 테두리부(70)는 금속 기판(10)을 포함할 수 있다. 예를 들어, 금속 기판(10)은 동(Cu) 또는 동 합금(Cu alloy)을 포함할 수 있으나, 본 발명의 범위는 이러한 예에 제한되지 않는다.
핀전극부들(50)은 그 앞면 상에 홈들(30)을 포함하고, 나아가 홈들(30) 내에 본딩 패드층(35)을 포함할 수 있다. 나아가, 핀전극부들(50)은 금속 기판(10)의 뒷면 상에 콘택층(45)을 더 포함할 수 있다. 한편, 핀전극부들(50)과 더불어 절단부(55), 칩탑재부(60) 및 테두리부(70)도 금속 기판(10)의 뒷면 상에 콘택층(45)을 포함할 수도 있다.
예를 들어, 본딩 패드층(35)은 금속 기판(10)의 앞면 상의 제 1 니켈층(Ni layer, 32) 및 제 1 니켈층(32) 상의 제 1 금층(Au layer, 34)을 포함할 수 있다. 콘택층(45)은 금속 기판(10)의 뒷면 상의 제 2 니켈층(40) 및 제 2 니켈층(40) 상의 제 2 금층(42)을 포함할 수 있다. 하지만, 본딩 패드층(35) 및 콘택층(45)의 물질은 예로써 제공되었고, 본 발명을 제한하지 않는다.
전술한, 테이프 유닛(100)은 금속 재료로 구성되기 때문에, 유기 재료 상에 동박을 적층한 경우에 비해서 그 원가가 저렴하다.
도 4는 본 발명의 일 실시예에 따른 테이프 기판(200)을 보여주는 평면도이다.
도 4를 참조하면, 테이프 기판(200)은 적어도 하나의 테이프 유닛, 바람직하게는 복수의 테이프 유닛들(100)을 포함할 수 있다. 테이프 유닛들(100) 각각은 도 1 내지 도 3의 설명을 참조할 수 있다.
테이프 유닛들(100)은 테두리부(도 1의 70)에 의해서 서로 연결될 수 있고, 따라서 테이프 기판(200)은 릴 형태(reel design)로 제공될 수 있다. 로케이션 홀들(15)은 테이프 유닛들(100)을 억세스하기 위한 정렬 마크로 이용될 수 있다.
도 5는 본 발명의 일 실시예에 따른 테이프 기판의 제조 방법을 보여주는 단면도이다.
도 5를 참조하면, (a)에 도시된 바와 같이 금속 기판(10)을 제공할 수 있다. 이어서, (b)에 도시된 바와 같이, 금속 기판(10)의 일부를 제거하여 적어도 하나의 로케이션 홀(15)을 형성할 수 있다. 예를 들어, 로케이션 홀(15)은 펀칭 방법을 이용하여 형성할 수 있다. 다른 예로, 로케이션 홀(15)은 포토리소그래피 및 에칭 방법을 이용하여 형성할 수도 있다.
이어서, (c)에 도시된 바와 같이, 금속 기판(10)의 일부분을 제거하여 칩탑재부(60) 및 핀전극부들(50)을 한정할 수 있다. 예를 들어, 로케이션 홀(15)을 기준으로 한 포토리소그래피 및 에칭 기술을 이용하여 금속 기판(10) 내에 트렌치(25)를 형성함으로써, 핀전극부들(50)을 서로 이격시킬 수 있다. 한편, 트렌 치(25)의 형성 전, 후 또는 트렌치(25)의 형성과 동시에 스탬핑 홀들(도 1의 20)을 형성하여 절단부(55) 및 테두리부(70)를 더 한정할 수도 있다. 이에 따라서, 핀전극부들(50) 및 칩탑재부(60)는 연결 라인들(12)을 통해서 테두리부(70)에 기계적으로 고정될 수 있다.
이어서, 핀전극부들(50)의 금속 기판(10) 상에 홈들(30)을 형성할 수 있다. 예를 들어, 홈들(30)은 하프-에칭(half-etching)을 이용하여 형성할 수 있다.
이어서, (d)에 도시된 바와 같이, 홈들(30) 내에 본딩 패드층(35)을 형성하고, 금속 기판(10)의 뒷면 상에 콘택층(45)을 형성할 수 있다. 예를 들어, 본딩 패드층(35)은 홈들(30) 내에 제 1 니켈층(32)을 형성한 후, 제 1 금층(34)을 형성하여 형성할 수 있다. 콘택층(45)은 금속 기판(10)의 뒷면 상에 제 2 니켈층(40)을 형성한 후 제 2 금층(42)을 형성하여 형성할 수 있다. 제 1 및 제 2 니켈층들(32, 40)과 제 1 및 제 2 금층들(34, 42)은 전기 도금을 이용하여 형성할 수 있다.
전술한 바에 따르면, 본딩 패드층(35) 및 콘택층(45)은 동일한 금속, 즉 니켈/금의 적층 구조로 형성할 수 있고, 동시에 또는 임의의 순서에 의해서 형성될 수 있다.
도 6은 본 발명의 일 실시예에 따른 스마트 카드용 반도체 모듈(300)을 보여주는 평면도이다. 도 7은 도 6의 반도체 모듈(300)의 VII-VII'선에서 절취한 단면도이다.
도 6 및 도 7을 참조하면, 반도체 칩(320)은 접착 부재(310)를 이용하여 칩탑재부(60) 상에 실장될 수 있다. 복수의 본딩 와이어들(330)은 테이프 기판(200) 및 반도체 칩(320)을 전기적으로 연결할 수 있다. 예를 들어, 본딩 와이어들(330)의 양단은 본딩 패드층(35) 및 반도체 칩(320)에 각각 본딩될 수 있다.
몰딩 부재(340)는 반도체 칩(320) 및 본딩 와이어들(330)을 덮도록 테이프 기판(200) 상에 제공될 수 있다. 예를 들어, 몰딩 부재(340)는 UV 접착제 대신에 우수한 기계적 성능과 안정된 역학적 지지를 실현하기 위해서 에폭시 몰딩 수지(epoxy molding compound)를 포함할 수 있다.
도 8은 도 6의 반도체 모듈(300)의 기능 테스트를 위한 펀칭 단계를 설명하기 위한 평면도이다.
도 8을 참조하면, 반도체 모듈(300)의 기능 테스트를 위해서는 핀전극부들(50) 사이의 전기적인 연결을 단절시킬 필요가 있다. 예를 들어, 제 1 영역(350)의 연결 라인들(12)을 절단함으로써, 핀전극부들(50) 사이의 전기적인 연결을 단절시킬 수 있다. 예를 들어, 펀칭 방법을 통해서 제 1 영역(350)의 연결 라인들(12)을 용이하게 절단할 수 있다.
이 경우, 세 군데에 위치한 제 2 영역(360)의 연결 라인들(12)은 여전히 남아 있을 수 있다. 예를 들어, 제 2 영역(360)의 연결 라인들(12)은 칩탑재부(60)에 접속된 연결 라인들(12) 및 이러한 칩탑재부(60)에 연결된 핀전극부(50)에 접속된 연결 라인들(12)을 포함할 수 있다.
이에 따르면, 핀전극부들(50)은 서로 전기적으로 분리될 수 있고, 따라서 반 도체 모듈(300)이 전기적으로 테스트 될 수 있다. 나아가, 제 2 영역(360)의 연결 라인들(12)을 통해서 여전히 반도체 모듈(300)은 테두리부(70)에 역학적으로 고정될 수 있다. 제 2 영역(360)의 연결 라인들(12)은 반도체 모듈(300)을 스마트 카드에 어셈블리 할 때 절단될 수 있다.
도 9는 본 발명의 일 실시예에 따른 스마트 카드(500)의 일 예를 보여주는 개략도이다.
도 9를 참조하면, 제어기(510)와 메모리(520)는 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들어, 제어기(510)의 명령에 따라서, 메모리(520)와 제어기(510)는 데이터를 주고받을 수 있다. 스마트 카드(500)는 비접촉식 또는 접촉식 방법으로 외부 장치와 통신하여 메모리(520)에 데이터를 저장하거나 또는 메모리(520)로부터 데이터를 외부 장치로 출력할 수 있다. 예를 들어, 메모리(520)는 도 6의 반도체 모듈(300)로 구성될 수 있다.
이러한 스마트 카드(500)는 데이터 저장 매체로 이용되는 메모리 카드 또는 정보 입출력이 가능한 신용 카드 등에 이용될 수 있다. 예를 들어, 메모리 카드는 멀티미디어 카드(multi media card; MMC) 또는 보안 디지털(secure digital card; SD) 카드를 포함할 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합 하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
도 1은 본 발명의 일 실시예에 따른 테이프 유닛을 보여주는 평면도이고;
도 2는 도 1의 테이프 유닛의 II-II'선에서 절취한 단면도이고;
도 3은 도 1의 테이프 유닛의 III-III'선에서 절취한 단면도이고;
도 4는 본 발명의 일 실시예에 따른 테이프 기판을 보여주는 평면도이고;
도 5는 본 발명의 일 실시예에 따른 테이프 기판의 제조 방법을 보여주는 단면도이고;
도 6은 본 발명의 일 실시예에 따른 반도체 모듈을 보여주는 평면도이고;
도 7은 도 6의 반도체 모듈의 VII-VII'선에서 절취한 단면도이고;
도 8은 도 6의 반도체 모듈의 기능 테스트를 위한 펀칭 단계를 설명하기 위한 평면도이고; 그리고
도 9는 본 발명의 일 실시예에 따른 스마트 카드의 일 예를 보여주는 개략도이다.

Claims (18)

  1. 적어도 하나의 테이프 유닛을 포함하고, 각 테이프 유닛은
    반도체 칩이 탑재될 영역을 한정하는 칩탑재부;
    상기 칩탑재부 주위에 배치되고 서로 이격된 복수의 핀전극부들;
    상기 칩탑재부 및 상기 복수의 핀전극부들을 둘러싸는 테두리부; 및
    상기 칩탑재부와 상기 테두리부 사이, 및 상기 복수의 핀전극부들 및 상기 테두리부 사이의 절단부를 포함하고,
    상기 절단부는 상기 칩탑재부 및 상기 복수의 핀전극부들을 상기 테두리부에 연결하는 복수의 연결 라인들을 포함하는 것을 특징으로 하는 스마트 카드용 테이프 기판.
  2. 제 1 항에 있어서, 상기 절단부는 상기 복수의 연결 라인들을 한정하기 위한 복수의 스탬핑 홀들을 포함하는 것을 특징으로 하는 스마트 카드용 테이프 기판.
  3. 제 1 항에 있어서, 상기 칩탑재부는 상기 복수의 핀전극부들의 하나와 서로 연결된 것을 특징으로 하는 스마트 카드용 테이프 기판.
  4. 제 1 항에 있어서, 상기 칩탑재부, 상기 복수의 핀전극부들, 상기 테두리부 및 상기 절단부는, 금속 기판을 포함하는 것을 특징으로 하는 스마트 카드용 테이 프 기판.
  5. 제 4 항에 있어서, 상기 복수의 핀전극부들 각각은,
    상기 금속 기판의 앞면에 형성된 홈; 및
    상기 홈 내의 본딩 패드층을 더 포함하는 것을 특징으로 하는 스마트 카드용 테이프 기판.
  6. 제 5 항에 있어서, 상기 본딩 패드층은 상기 금속 기판 상의 제 1 니켈층 및 상기 제 1 니켈층 상의 제 1 금층을 포함하는 것을 특징으로 하는 스마트 카드용 테이프 기판.
  7. 제 4 항에 있어서, 상기 칩탑재부, 상기 복수의 핀전극부들, 상기 테두리부 및 상기 절단부는, 상기 금속 기판 뒷면 상의 콘택층을 더 포함하는 것을 특징으로 하는 스마트 카드용 테이프 기판.
  8. 제 7 항에 있어서, 상기 콘택층은 상기 금속 기판 뒷면 상의 제 2 니켈층 및 상기 제 2 니켈층 상의 제 2 금층을 포함하는 것을 특징으로 하는 스마트 카드용 테이프 기판.
  9. 제 4 항에 있어서, 상기 금속 기판은 동 또는 동합금으로 구성된 것을 특징 으로 하는 스마트 카드용 테이프 기판.
  10. 제 1 항에 있어서, 상기 적어도 하나의 테이프 유닛은 복수의 테이프 유닛들을 포함하고, 상기 복수의 테이프 유닛들의 테두리부들은 릴 형태로 연결된 것을 특징으로 하는 스마트 카드용 테이프 기판.
  11. 테이프 기판;
    상기 테이프 기판 상의 반도체 칩; 및
    상기 반도체 칩 및 상기 테이프 기판을 연결하는 복수의 와이어들을 포함하고, 상기 테이프 기판은 적어도 하나의 테이프 유닛을 포함하고, 각 테이프 유닛은,
    상기 반도체 칩을 그 위에 탑재하는 칩탑재부;
    상기 칩탑재부 주위에 서로 이격 배치되고, 상기 복수의 와이어들이 연결된 복수의 핀전극부들;
    상기 칩탑재부 및 상기 복수의 핀전극부들을 둘러싸는 테두리부; 및
    상기 칩탑재부와 상기 테두리부 사이 및 상기 복수의 핀전극부들 및 상기 테두리부 사이의 절단부를 포함하고, 상기 절단부는 상기 칩탑재부 및 상기 복수의 핀전극부들을 상기 테두리부에 연결하는 복수의 연결 라인들을 포함하는 것을 특징으로 하는 스마트 카드용 반도체 모듈.
  12. 제 11 항에 있어서, 상기 칩탑재부, 상기 복수의 핀전극부들, 상기 테두리부 및 상기 절단부는, 금속 기판을 포함하는 것을 특징으로 하는 스마트 카드용 반도체 모듈.
  13. 제 12 항에 있어서, 상기 복수의 핀전극부들 각각은 상기 금속 기판의 앞면에 형성된 홈; 및 상기 홈 내의 본딩 패드층을 더 포함하고, 상기 복수의 와이어들 각각은 상기 본딩 패드층에 연결된 것을 특징으로 하는 스마트 카드용 반도체 모듈.
  14. 제 11 항에 있어서, 상기 반도체 칩 및 상기 복수의 와이어들을 덮도록 상기 테이프 기판 상에 배치된 몰딩 부재를 더 포함하는 것을 특징으로 하는 스마트 카드용 반도체 모듈.
  15. 금속 기판 내에 적어도 하나의 로케이션 홀을 형성하는 단계;
    상기 적어도 하나의 로케이션 홀을 기준으로 하여, 상기 금속 기판의 일부분을 제거하여 칩탑재부 및 복수의 핀전극부들을 한정하는 단계;
    상기 복수의 핀전극부들 각각의 상기 금속 기판 상에 홈을 형성하는 단계;
    상기 홈 내에 본딩 패드층을 형성하는 단계; 및
    상기 금속 기판의 뒷면에 콘택층을 형성하는 단계를 포함하는 것을 특징으로 하는 스마트 카드용 테이프 기판의 제조 방법.
  16. 제 15 항에 있어서, 상기 홈은 하프-에칭 방법을 이용하여 형성하는 것을 특징으로 하는 스마트 카드용 테이프 기판의 제조 방법.
  17. 제 15 항에 있어서, 상기 본딩 패드층과 상기 콘택층은 동일한 물질로 동시에 형성하는 것을 특징으로 하는 스마트 카드용 테이프 기판의 제조 방법.
  18. 제 15 항에 있어서, 상기 본딩 패드층과 상기 콘택층은 각각 니켈 및 금 중에 선택되는 어느 하나 또는 이들의 조합으로 이루어진 복수의 막들이 적층된 구조를 갖는 것을 특징으로 하는 스마트 카드용 테이프 기판의 제조 방법.
KR1020080073046A 2007-09-20 2008-07-25 스마트 카드용 테이프 기판, 반도체 모듈 및 그 제조 방법,및 스마트 카드 KR101005266B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/212,575 US7847380B2 (en) 2007-09-20 2008-09-17 Tape substrate and semiconductor module for smart card, method of fabricating the same, and smart card

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200710151914.8 2007-09-20
CNA2007101519148A CN101241894A (zh) 2007-09-20 2007-09-20 智能卡金属载带及其制造方法和包括该载带的封装模块

Publications (2)

Publication Number Publication Date
KR20090031209A KR20090031209A (ko) 2009-03-25
KR101005266B1 true KR101005266B1 (ko) 2011-01-04

Family

ID=39933263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080073046A KR101005266B1 (ko) 2007-09-20 2008-07-25 스마트 카드용 테이프 기판, 반도체 모듈 및 그 제조 방법,및 스마트 카드

Country Status (2)

Country Link
KR (1) KR101005266B1 (ko)
CN (2) CN101241894A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024175B (zh) * 2010-12-09 2013-01-02 武汉天喻信息产业股份有限公司 一种双界面智能卡及其制作方法
CN103839912A (zh) * 2012-11-22 2014-06-04 上海长丰智能卡有限公司 一种小型模塑封装卡用框架以及框架带
CN103887271A (zh) * 2012-12-19 2014-06-25 上海长丰智能卡有限公司 一种迷你模塑封装手机卡以及封装方法
CN105323945A (zh) * 2014-07-31 2016-02-10 讯忆科技股份有限公司 智能卡晶片连续条状载板及所用的长条带与形成方法
CN104408513A (zh) * 2014-08-27 2015-03-11 北京中电华大电子设计有限责任公司 一种带可扩展焊盘的智能卡载带
CN104600044A (zh) * 2014-12-30 2015-05-06 上海仪电智能电子有限公司 一种微型智能卡及封装方法
CN108399449A (zh) * 2018-04-28 2018-08-14 山东新恒汇电子科技有限公司 一种双界面智能卡载带模块及制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641501B1 (ko) 2002-12-30 2006-10-31 동부일렉트로닉스 주식회사 반도체 디바이스의 금속 라인 형성 방법
KR100723493B1 (ko) 2005-07-18 2007-06-04 삼성전자주식회사 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2603739B1 (fr) * 1986-09-05 1988-12-09 Cimsa Sintra Boitier de composant electronique muni de broches de connexion comportant un micro-boitier amovible
US5691242A (en) * 1996-02-26 1997-11-25 Motorola, Inc. Method for making an electronic component having an organic substrate
JP3628971B2 (ja) * 2001-02-15 2005-03-16 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
US7195953B2 (en) * 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein
JP2006222351A (ja) * 2005-02-14 2006-08-24 Seiko Instruments Inc 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641501B1 (ko) 2002-12-30 2006-10-31 동부일렉트로닉스 주식회사 반도체 디바이스의 금속 라인 형성 방법
KR100723493B1 (ko) 2005-07-18 2007-06-04 삼성전자주식회사 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈

Also Published As

Publication number Publication date
CN101431062B (zh) 2011-09-07
CN101241894A (zh) 2008-08-13
CN101431062A (zh) 2009-05-13
KR20090031209A (ko) 2009-03-25

Similar Documents

Publication Publication Date Title
KR101005266B1 (ko) 스마트 카드용 테이프 기판, 반도체 모듈 및 그 제조 방법,및 스마트 카드
US7847380B2 (en) Tape substrate and semiconductor module for smart card, method of fabricating the same, and smart card
US6568600B1 (en) Chip card equipped with a loop antenna, and associated micromodule
JP5193837B2 (ja) 半導体メモリカード
CA3002778C (en) Method for embedding integrated circuit flip chip
US7663216B2 (en) High density three dimensional semiconductor die package
KR20090086314A (ko) 반도체 장치
CN103681571A (zh) 半导体存储卡及其制造方法
KR102410993B1 (ko) 칩 카드들 및 칩 카드 안테나 지지체들의 제조 방법들
US20120091580A1 (en) Semiconductor Devices And Methods Of Fabricating The Same
KR20140141474A (ko) 반도체 장치
TWI393196B (zh) 形成用於高容量記憶卡之單層基板的方法
CN103229293A (zh) 半导体芯片封装、半导体模块及其制造方法
JP4930699B2 (ja) 半導体装置
JP7474251B2 (ja) チップカード用電子モジュール
CN108496187B (zh) 用于制造芯片卡模块的方法和芯片卡
JPS6347265B2 (ko)
US20200167626A1 (en) Smart card and manufacturing method therefor
KR102014621B1 (ko) 상호접속 구역들을 포함하는 단일 측면형 전자 모듈을 제조하기 위한 방법
JP2008176549A (ja) デュアルインターフェースicカードとその製造方法、接触・非接触兼用icモジュール
JP3138127U (ja) メモリカード
JP2007114991A (ja) 複合icカードと複合icカード用icモジュール
CN102955973A (zh) 存储卡封装结构及存储卡的制备方法
CN107423801A (zh) 智能卡及其制造方法
JP4522802B2 (ja) Icモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 4