CN113314506A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN113314506A
CN113314506A CN202110226977.5A CN202110226977A CN113314506A CN 113314506 A CN113314506 A CN 113314506A CN 202110226977 A CN202110226977 A CN 202110226977A CN 113314506 A CN113314506 A CN 113314506A
Authority
CN
China
Prior art keywords
die
integrated circuit
vias
package assembly
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110226977.5A
Other languages
English (en)
Inventor
余振华
苏安治
叶德强
黄立贤
叶名世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/015,370 external-priority patent/US11444034B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113314506A publication Critical patent/CN113314506A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供用于半导体器件的再分布结构及其形成方法。该半导体器件包括被密封剂密封的管芯，该管芯包括焊盘，以及电连接到该焊盘的连接件。该半导体器件还包括与连接件物理接触的第一通孔。该第一通孔在第一方向上与连接件横向偏移第一非零距离。该第一通孔具有锥形侧壁。

Description

半导体器件及其形成方法
技术领域
本申请的实施例涉及半导体器件及其形成方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速的增长。在大多数情况下，迭代减小最小部件尺寸可提高集成密度，这允许将更多组件集成到给定区域中。随着对缩小电子器件的需求的增长，对更小且更具创造性的半导体管芯封装技术的需求也随之出现。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部，以提供高集成水平的和组件密度。PoP技术通常能够在印刷电路板(PCB)上产生功能增强且占位面积小的半导体器件。
发明内容
本申请的一些实施例提供了一种半导体器件，包括：管芯，被密封剂密封，所述管芯包括焊盘；连接件，电连接到所述焊盘；以及第一通孔，与所述连接件物理接触，所述第一通孔在第一方向上与所述连接件横向偏移第一非零距离，所述第一通孔具有锥形侧壁。
本申请的另一些实施例提供了一种半导体器件，包括：管芯，嵌入在密封剂中，所述管芯包括第一焊盘、第二焊盘和第三焊盘；第一连接件，物理连接到所述第一焊盘；第二连接件，物理连接到所述第二焊盘；第三连接件，物理连接到所述第三焊盘；以及再分布结构，物理连接到所述第一连接件、所述第二连接件和所述第三连接件，其中，所述再分布结构的第一通孔物理连接到所述第一连接件的顶面，所述第一通孔在第一方向上横向延伸超出所述第一连接件的边缘，所述第一通孔具有锥形侧壁。
本申请的又一些实施例提供了一种形成半导体器件的方法，包括：将管芯附着到载体衬底，所述管芯包括连接件；在所述载体衬底上方并且沿着所述管芯的侧壁形成密封剂；以及在所述管芯和所述密封剂上方形成再分布结构，其中，形成所述再分布结构包括：形成第一再分布层，所述第一再分布层的第一通孔与所述连接件物理接触，所述第一通孔在第一方向上与所述连接件横向偏移第一非零距离，所述第一通孔具有锥形侧壁。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出根据一些实施例的集成电路管芯的截面图。
图2示出根据一些实施例的集成电路管芯的截面图。
图3至图12示出根据一些实施例的在用于形成封装组件的过程期间的中间步骤的俯视图和截面图。
图13和图14示出根据一些实施例的器件堆叠件的形成和实现方式的截面图。
图15至图18示出根据一些实施例的封装组件的俯视图和截面图。
图19示出根据一些实施例的器件堆叠件的截面图。
图20至图23示出根据一些实施例的封装组件的俯视图和截面图。
图24示出根据一些实施例的器件堆叠件的截面图。
图25至图28示出根据一些实施例的封装组件的俯视图和截面图。
图29示出根据一些实施例的器件堆叠件的截面图。
图30示出根据一些实施例的集成电路管芯的俯视图。
图31示出根据一些实施例的集成电路管芯的俯视图。
图32至图35示出根据一些实施例的封装组件的俯视图和截面图。
图36示出根据一些实施例的器件堆叠件的截面图。
图37至图40示出根据一些实施例的封装组件的俯视图和截面图。
图41示出根据一些实施例的器件堆叠件的截面图。
图42至图45示出根据一些实施例的封装组件的俯视图和截面图。
图46示出根据一些实施例的器件堆叠件的截面图。
图47至图50示出根据一些实施例的封装组件的俯视图和截面图。
图51示出根据一些实施例的器件堆叠件的截面图。
图52示出根据一些实施例的集成电路管芯的俯视图。
图53示出根据一些实施例的集成电路管芯的俯视图。
图54示出根据一些实施例的封装组件的截面图。
图55示出根据一些实施例的器件堆叠件的截面图。
图56示出根据一些实施例的封装组件的截面图。
图57示出根据一些实施例的器件堆叠件的截面图。
图58示出根据一些实施例的封装组件的截面图。
图59示出根据一些实施例的器件堆叠件的截面图。
图60示出根据一些实施例的封装组件的截面图。
图61示出根据一些实施例的器件堆叠件的截面图。
图62示出根据一些实施例的封装组件的截面图。
图63示出根据一些实施例的器件堆叠件的截面图。
图64示出根据一些实施例的封装组件的截面图。
图65示出根据一些实施例的器件堆叠件的截面图。
图66示出根据一些实施例的封装组件的截面图。
图67示出根据一些实施例的器件堆叠件的截面图。
图68示出根据一些实施例的封装组件的截面图。
图69示出根据一些实施例的器件堆叠件的截面图。
图70示出根据一些实施例的封装组件的截面图。
图71示出根据一些实施例的器件堆叠件的截面图。
图72是示出根据一些实施例的形成封装的方法的流程图。
图73是示出根据一些实施例的形成再分布结构的方法的流程图。
图74是示出根据一些实施例的形成再分布结构的方法的流程图。
图75是示出根据一些实施例的形成再分布结构的方法的流程图。
具体实施方式
下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
将参考特定上下文中的实施例来描述实施例，即，诸如集成扇出(InFO)封装件等封装件及其形成方法。本文呈现的各个实施例允许封装件具有减小的尺寸和间距的连接件的集成电路管芯。本文呈现的各个实施例还通过在集成电路管芯上方形成再分布结构来允许扩大的管芯移位/旋转窗口，使得再分布结构的通孔相对于集成电路管芯的对应连接件横向移位并且部分落着在集成电路管芯的对应连接件上。
图1示出根据一些实施例的集成电路管芯10的截面图。将在后续处理中封装集成电路管芯10以形成集成电路封装件。集成电路管芯10可以是逻辑管芯(例如，中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、应用处理器(AP)、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)单元、静态随机存取存储器(SRAM)单元等)、电源管理管芯(例如，电源管理集成电路(PMIC)单元)、射频(RF))管芯、传感器管芯、微机电系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)等或其组合。
集成电路管芯10可形成在晶圆中，该晶圆可包括在后续步骤中被分割以形成多个集成电路管芯的不同器件区。可根据适用的制造工艺来处理集成电路管芯10以形成集成电路。例如，集成电路管芯10包括诸如掺杂或未掺杂硅等半导体衬底52，或包括绝缘体上半导体(SOI)衬底的有源层。半导体衬底52可包括其他半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。也可使用其他衬底，诸如多层或梯度衬底。半导体衬底52具有有源表面(例如，在图1中面向上的表面)，有时被称为正面；以及非有源表面(例如，在图1中面向下的表面)，有时被称为背面。
器件(由晶体管表示)54可形成在半导体衬底52的正面处。器件54可以是有源器件(例如，晶体管、二极管等)、电容器、电阻器等。层间电介质(ILD)56在半导体衬底52的正面上方。ILD 56包围并且可能覆盖器件54。ILD 56可包括由诸如磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼掺杂磷硅玻璃(BPSG)、未掺杂硅酸盐玻璃(USG)等或其组合材料形成的一个或多个介电层。
导电塞58延伸穿过ILD 56，以电耦接和物理耦接器件54。例如，当器件54是晶体管时，导电塞58可耦接晶体管的栅极和源极/漏极区。导电塞58可由钨、钴、镍、铜、银、金、铝等或其组合形成。互连结构60在ILD 56和导电塞58上方。互连结构60将器件54互连以形成集成电路。互连结构60可由例如ILD 56上的介电层60A中的金属化图案形成60B。金属化图案60B包括形成在一个或多个低k介电层60A中的金属线和通孔。互连结构60的金属化图案60B通过导电塞58电耦接到器件54。在一些实施例中，互连结构60可由电介质(例如，低k介电材料)和导电材料(例如，铜)的交替层形成，并具有互连导电材料层的通孔，并且可通过任何合适的工艺(诸如沉积、镶嵌、双重镶嵌等)形成。
集成电路管芯10还包括与之进行外部连接的焊盘62A和62B，诸如铝焊盘。焊盘62A和62B在集成电路管芯10的有源侧上，诸如在互连结构60中和/或上。在一些实施例中，焊盘62A的宽度大于焊盘62B的宽度。在一些实施例中，焊盘62A的间距大于焊盘62B的间距。一个或多个钝化膜64在集成电路管芯10上，诸如在互连结构60和焊盘62A和62B的部分上。在一些实施例中，一个或多个钝化膜64可包括氧化硅、氮化硅、氧氮化硅等或其组合。开口穿过钝化膜64延伸到焊盘62A和62B。
诸如导电柱(例如，由诸如铜等金属形成)等管芯连接件66A和66B延伸穿过钝化膜64中的开口，并物理和电耦接到焊盘62A和62B中的相应焊盘。管芯连接件66A和66B可通过例如电镀等形成。管芯连接件66A和66B电耦接到集成电路管芯10中的相应集成电路。在一些实施例中，管芯连接件66A的宽度W1大于管芯连接件66B的宽度W2。在一些实施例中，管芯连接件66A的间距P1大于管芯连接件66B的间距P2。在一些实施例中，管芯连接件66B比管芯连接件66A具有更高的密度。因此，管芯连接件66B也可被称为高密度管芯连接件，并且管芯连接件66A也可被称为低密度管芯连接件。在一些实施例中，宽度W1介于约40μm与约70μm之间。在一些实施例中，宽度W2介于约15μm与约25μm之间。在一些实施例中，间距P1介于约70μm与约110μm之间。在一些实施例中，间距P2介于约19μm与约32μm之间。
可选地，可在管芯连接件66A和66B上布置焊料区(例如，焊球或焊料凸块)。焊球可用于对集成电路管芯10执行芯片探针(CP)测试。可对集成电路管芯10执行CP测试，以确定集成电路管芯10是否是已知良好管芯(KGD)。因此，仅作为KGD的集成电路管芯10经历后续处理并被封装，而未通过CP测试的管芯未被封装。在测试之后，可在后续处理步骤中除去焊料区。
绝缘层68可(或可不)在集成电路管芯10的有源侧上，诸如在钝化膜64和管芯连接件66A和66B上。绝缘层68横向密封管芯连接件66A和66B，并且绝缘层68与集成电路管芯10横向共末端。在一些实施例中，绝缘层68可掩埋管芯连接件66A和66B，使得绝缘层68的最顶表面在管芯连接件66A和66B的最顶表面上方。在焊料区布置在管芯连接件66A和66B上的一些实施例中，绝缘层68也可掩埋焊料区。可选地，可在形成绝缘层68之前除去焊料区。
绝缘层68可以是诸如聚苯并噁唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等聚合物；诸如氮化硅等氮化物；诸如氧化硅、PSG、BSG、BPSG等氧化物；等或其组合。绝缘层68可例如通过旋涂、层压、化学气相沉积(CVD)等形成。在一些实施例中，在集成电路管芯10的形成期间，管芯连接件66A和66A通过绝缘层68暴露。在其他实施例中，管芯连接件66A和66B在封装集成电路管芯10的后续过程中保持掩埋并暴露。暴露管芯连接件66A和66B可除去管芯连接件66A和66B上可能存在的任何焊料区。
在一些实施例中，集成电路管芯10是包括多个半导体衬底的堆叠器件。例如，集成电路管芯10可以是包括多个存储管芯的诸如混合存储器立方体(HMC)模块、高带宽存储器(HBM)模块等存储器件。在这种实施例中，集成电路管芯10包括通过贯穿衬底通孔(TSV)互连的多个半导体衬底。半导体衬底中的每一个可(或可不)具有互连结构。
图2示出根据一些实施例的集成电路管芯20的截面图。将在后续处理中封装集成电路管芯20以形成集成电路封装件。集成电路管芯20可以是逻辑管芯(例如，中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、应用处理器(AP)、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)单元、静态随机存取存储器(SRAM)单元等)、电源管理管芯(例如，电源管理集成电路(PMIC)单元)、射频(RF))管芯、传感器管芯、微机电系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)等或其组合。在一些实施例中，集成电路管芯20类似于集成电路管芯10(见图1)，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用上文参考图1描述的工艺步骤来形成集成电路管芯20，并且在此不再重复描述。
集成电路管芯20包括与之进行外部连接的焊盘70，诸如铝焊盘。焊盘70在集成电路管芯20的有源侧上，诸如在互连结构60中和/或上。在一些实施例中，焊盘70具有均匀的宽度和均匀的间距。在一些实施例中，焊盘70的宽度和间距小于焊盘62A的宽度和间距(见图1)。
诸如导电柱(例如，由诸如铜等金属形成)等管芯连接件72延伸穿过钝化膜64中的开口，并物理和电耦接到焊盘70中的相应焊盘。在一些实施例中，可使用与上文参考图1描述的焊盘62A和62B类似的材料和方法来形成焊盘70，并且在此不再重复描述。在一些实施例中，管芯连接件72具有均匀的宽度W3和均匀的间距P3。在一些实施例中，管芯连接件72的宽度W3和间距P3分别小于管芯连接件66A的宽度W1和间距P1(见图1)。因此，管芯连接件72也可被称为高密度管芯连接件。在一些实施例中，管芯连接件72的宽度W3和间距P3分别等于管芯连接件66B的宽度W2和间距P2(见图1)。在其他实施例中，管芯连接件72的宽度W3和间距P3分别与管芯连接件66B的宽度W2和间距P2(见图1)不同。在一些实施例中，宽度W3介于约40μm与约70μm之间。在一些实施例中，间距P3介于约70μm与约110μm之间。
图3至图14示出根据一些实施例的在用于形成封装组件100的过程期间的中间步骤的俯视图和截面图。示出封装组件100的封装区100A。在一些实施例中，封装组件100包括多个封装区(诸如封装区100A)，并且一个或多个集成电路管芯(诸如分别在图1和图2中示出的集成电路管芯10和20)被封装以在封装区中的每一个中形成集成电路封装件。在一些实施例中，封装组件100是晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。
在图3中，提供载体衬底102，并且在载体衬底102上形成释放层104。载体衬底102可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底102可以是晶圆，使得可在载体衬底102上同时形成多个封装件。
释放层104可由聚合物基材料形成，该材料可与载体衬底102一起从将在后续步骤中形成的上覆结构除去。在一些实施例中，隔离层104是在加热时失去其粘合属性的环氧基热隔离材料，诸如光热转换(LTHC)隔离涂层。在其他实施例中，释放层104可以是紫外(UV)胶，其在暴露于UV光时其失去粘合属性。释放层104可以液体形式分配并固化，可以是层压到载体衬底102上的层压膜，或者可以是类似物。释放层104的顶面可以是水平的并且可具有高平面度。
在一些实施例中，绝缘层106形成在释放层104上方。在一些实施例中，可使用与上文参考图1描述的钝化层64类似的材料和方法来形成绝缘层106，并且在此不再重复描述。在其他实施例中，可使用与上文参考图1描述的绝缘层68类似的材料和方法来形成绝缘层106，并且在此不再重复描述。在一些实施例中，可省略绝缘层106。
在图4中，形成在绝缘层106上方并远离绝缘层106延伸的通孔108。作为用于形成通孔108的实例，在绝缘层106上方形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可以是单个层或包括由不同材料形成的多个子层的复合层。在特定实施例中，晶种层包括钛层和钛层上方的铜层。可使用例如PVD等形成晶种层。在晶种层上形成光刻胶(未示出)并对其进行图案化。可通过旋涂等形成光刻胶，并且可将其暴露于光以用于图案化。光刻胶的图案对应于通孔108。图案化形成穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中和晶种层的暴露部分上形成导电材料。导电材料可通过镀覆形成，镀覆诸如电镀、化学镀覆等。导电材料可包括金属，诸如铜、钛、钨、铝等。除去光刻胶和晶种层上未形成导电材料的部分。可通过可接受的灰化或剥离工艺，诸如使用氧等离子体等，来去除光刻胶。在去除光刻胶之后，诸如通过使用可接受的蚀刻工艺，诸如通过湿或干蚀刻，去除晶种层的暴露部分。晶种层的剩余部分和导电材料形成通孔108。在一些实施例中，当省略绝缘层106时，在释放层104上方形成通孔108。
在图5中，示出封装组件100的封装区100A的俯视图。在一些实施例中，通孔108形成在封装组件100的封装区中的每一个(诸如封装区100A)的外围区中，使得通孔108围绕封装组件100的每个封装区的内部区。在所示的实施例中，在封装区100A中形成两个同心的通孔行108。在其他实施例中，基于封装组件100的功能要求，可在封装组件100的每个封装区中形成多于两行通孔108。
在图6中，集成电路管芯10和20通过粘合剂层110粘合到绝缘层106。在其他实施例中，当省略绝缘层106时，将集成电路管芯10和20粘合到释放层104。期望类型和数量的集成电路管芯粘合在封装组件100的封装区中的每一个(诸如封装区100A)中。在所示的实施例中，集成电路管芯10中的一个与集成电路管芯20中的一个在封装组件100的封装区中的每一个中彼此相邻地粘合。集成电路管芯10可以是逻辑器件，诸如中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、微控制器等。集成电路管芯20可以是存储器件，诸如动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯、混合存储器立方体(HMC)模块、高带宽存储器(HBM)模块、等。在一些实施例中，集成电路管芯10与20可以是相同类型的管芯，诸如SoC管芯。集成电路管芯10与集成电路管芯20可在相同技术节点的工艺中形成，或者可在不同技术节点的工艺中形成。集成电路管芯10与20可具有不同大小(例如，不同的高度和/或表面积)，或者可具有相同大小(例如，相同高度和/或表面积)。
粘合层110形成在集成电路管芯10和20的背面上，并且将集成电路管芯10和20粘合到绝缘层106。粘合剂层110可包括任何合适的粘合剂、环氧树脂、管芯粘结膜(DAF)等。粘合剂层110可被施加到集成电路管芯10和20的背面，在不利用绝缘层106的情况下可被施加在载体衬底102的表面上方，或者可被施加到绝缘层106的上面。例如，在将相应晶圆分割成单独的集成电路管芯10和20之前，可将粘合剂层110施加到集成电路管芯10和20的背面。
在图7中，在各个组件上和周围形成密封剂112。在形成之后，密封剂112密封通孔108以及集成电路管芯10和20。密封剂112可以是模塑料、环氧树脂等。密封剂112可通过压缩模制、传递模制等施加，并且可形成在载体衬底102上方，使得通孔108和/或集成电路管芯10和20被掩埋或覆盖。密封剂112还形成在集成电路管芯10与集成电路管芯20之间的间隙区中。密封剂112可以液体或半液体形式施加，然后随后固化。
在图8中，对密封剂112执行平坦化工艺以暴露通孔108、集成电路管芯10的管芯连接件66A和66B以及集成电路管芯20的管芯连接件72。平坦化工艺还可除去通孔108、绝缘层68和/或管芯连接件66A、66B和72的材料，直到管芯连接件66A、66B和72以及通孔108被暴露为止。在工艺变化内，在平坦化工艺之后、通孔108、管芯连接件66A、66B和72、绝缘层68和密封剂112的顶面基本共面或水平。平坦化工艺可以是例如化学机械抛光(CMP)、研磨工艺等。在一些实施例中，例如，如果通孔108和/或管芯连接件66A、66B和72已暴露，则可省略平坦化。
在图9中，再分布结构114形成在密封剂112、通孔108以及集成电路管芯10和20上方。再分布结构114也可被称为前侧再分布结构。再分布结构114包括绝缘层116、120、124和128以及金属化图案118、122和126。金属化图案也可被称为再分布层或再分布线。再分布结构114被示出为具有三层金属化图案的实例。可在再分布结构114中形成更多或更少绝缘层和金属化图案。如果要形成更少绝缘层和金属化图案，则可省略下文讨论的步骤和工艺。如果要形成更多绝缘层和金属化图案，则可重复下文讨论的步骤和工艺。
在一些实施例中，再分布结构114的形成开始于在密封剂112、通孔108以及管芯连接件66A、66B和72上方沉积绝缘层116。在一些实施例中，绝缘层116由诸如PBO、聚酰亚胺、BCB等或其组合等感光材料形成，该感光材料可使用光刻掩模来图案化。绝缘层116可通过旋涂、层压、CVD等或其组合来形成。然后对绝缘层116进行图案化。图案化形成开口，该等开口暴露通孔108和管芯连接件66A、66B和72的一部分。图案化可通过可接受工艺来进行，诸如通过在绝缘层116是感光材料时将绝缘层116曝光并使其显影，或通过使用例如各向异性蚀刻来进行蚀刻。
在形成绝缘层116之后，形成金属化图案118。金属化图案118包括在绝缘层116的主表面上并且沿着绝缘层116的主表面延伸的部分(诸如导电线或迹线118B)。金属化图案118还包括延伸穿过绝缘层116以物理和电耦接到通孔108以及集成电路管芯10和20的连接件66A、66B和72的部分(诸如导电通孔118A)。
作为用于形成金属化图案118的实例，在绝缘层116上方以及在穿过绝缘层116延伸的开口中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单个层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和在钛层上方的铜层。可使用例如PVD等形成晶种层。然后，在晶种层上形成光刻胶并对其图案化。可通过旋涂等形成光刻胶，并且可将其暴露于光以用于图案化。光刻胶的图案对应于金属化图案118。图案化形成穿过光刻胶的开口以暴露晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可通过诸如电镀或化学镀等镀覆来形成导电材料。导电材料可包括金属，诸如铜、钛、钨、铝等。在一些实施例中，以共形方式形成导电材料，使得导电材料部分填充穿过光刻胶的开口。导电材料与晶种层的下面部分的组合形成金属化图案118。除去光刻胶和晶种层上未形成导电材料的部分。可通过可接受的灰化或剥离工艺，诸如使用氧等离子体等，来去除光刻胶。在去除光刻胶之后，诸如通过使用可接受的蚀刻工艺，诸如通过湿或干蚀刻，去除晶种层的暴露部分。
在形成金属化图案118之后，在金属化图案118和绝缘层116上沉积绝缘层120。可使用与绝缘层116类似的材料和方法来形成绝缘层120，并且在此不再重复描述。
在形成绝缘层120之后，形成金属化图案122。金属化图案122包括在绝缘层120的主表面上并且沿着绝缘层120的主表面延伸的部分(诸如导电线或迹线122B)。金属化图案122还包括延伸穿过绝缘层120以物理和电耦接到金属化图案118的部分(诸如导电通孔122A)。可使用与金属化图案118类似的材料和方法来形成金属化图案122，并且在此不再重复描述。
在形成金属化图案122之后，在金属化图案122和绝缘层120上沉积绝缘层124。可使用与绝缘层116类似的材料和方法来形成绝缘层124，并且在此不再重复描述。
在形成绝缘层124之后，形成金属化图案126。金属化图案126包括在绝缘层124的主表面上并且沿着绝缘层124的主表面延伸的部分(诸如导电线或迹线126B)。金属化图案126还包括延伸穿过绝缘层124以物理和电耦接金属化图案122的部分(诸如导电通孔126A)。可使用与金属化图案118类似的材料和方法来形成金属化图案126，并且在此不再重复描述。
在形成金属化图案126之后，在金属化图案126和绝缘层124上沉积绝缘层128。可使用与绝缘层116类似的材料和方法来形成绝缘层128，并且在此不再重复描述。
在一些实施例中，绝缘层128是再分布结构114的最顶绝缘层。如此，再分布结构114的所有金属化图案(例如，金属化图案118、122和126)布置在绝缘层128与集成电路管芯10和20之间。此外，再分布结构114的所有中间绝缘层(例如，绝缘层116、120和124)布置在绝缘层128与集成电路管芯10和20之间。
在一些实施例中，再分布结构114被形成为使得形成在高密度管芯连接件66B和72上方的相邻金属化图案的通孔相对于彼此横向移位，使得通孔形成交错或锯齿形图案。在所示的实施例中，通孔122A在第一方向(诸如从集成电路管芯20延伸到集成电路管芯10的方向)上相对于通孔118A中的对应通孔横向移位，并且通孔126A在与第一方向相反的第二方向(例如，从集成电路管芯10到集成电路管芯20延伸的方向)上相对于通孔122A中的对应通孔横向移位。
另外在图9中，在形成再分布结构114之后，形成凸块下金属(UBM)130以用于外部连接到再分布结构114。UBM 130具有在绝缘层128的主表面上并沿着绝缘层128的主表面延伸的凸块部分，并且具有穿过绝缘层128延伸以物理和电耦接到金属化图案126的通孔部分。结果，通过再分布结构114，UBM 130电耦接到集成电路管芯10和20。UBM 130可由与金属化图案126相同的材料形成。
在形成UBM 130之后，在UBM 130上形成导电连接件132。导电连接件132可以是球栅阵列(BGA)连接件、焊球、金属柱、受控塌陷芯片连接(C4)凸块、微凸块、无电镀镍、无电镀钯浸金(ENEPIG)形成的凸块等。导电连接件132可包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或其组合在一些实施例中，通过蒸发、电镀、印刷、焊料转移、焊球放置首先形成焊料层来形成导电连接件132。一旦在结构上形成焊料层之后，就可执行回流以便将材料成形为期望的凸块形状。在另一实施例中，导电连接件132包括通过溅射、印刷、电镀、化学镀、CVD等形成的金属柱(诸如铜柱)。金属柱可以是无焊料的并且具有基本垂直的侧壁。在一些实施例中，在金属柱的顶部上形成金属保护层。金属保护层可包括镍、锡、锡铅、金、银、钯、铟、镍-钯-金、镍-金等或其组合，并且可通过镀覆工艺形成。
图10示出图9的封装组件100的区134，其示出再分布结构114与集成电路管芯10和20之间的界面。图11示出集成电路管芯10的平面图，其示出管芯连接件66A和66B以及再分布结构114的对应通孔118A。图12示出集成电路管芯20的平面图，其示出管芯连接件72以及再分布结构114的对应通孔118A。参考图10至图12，在一些实施例中，金属化图案118的通孔118A完全落着在对应的低密度管芯连接件66A上，并且部分落着在对应的高密度管芯连接件66B和72上。在一些实施例中，通孔118A的部分落着是由在将集成电路管芯10和20附着到绝缘层106(或省略绝缘层106时附着到释放层104)期间的集成电路管芯10和20的移位引起的(见图6)。在一些实施例中，通孔118A的部分落着还由在对绝缘层116进行图案化期间的绝缘层116中的开口的未对准引起。在一些实施例中，通孔118A相对于对应管芯连接件66B和72在第一方向D1上横向移位。在所示的实施例中，第一方向D1平行于集成电路管芯10和20的顶面，并且从集成电路管芯20延伸到集成电路管芯10。
在一些实施例中，通孔118A具有倾斜的侧壁。通孔118A的侧壁与管芯连接件66B和72中的相应管芯连接件的顶面形成角度α。在一些实施例中，角度α介于约70度与约89度之间。通孔118A在管芯连接件66B和72中的相应管芯连接件的顶面处具有底部宽度W4。在一些实施例中，宽度W4介于约3μm与约15μm之间。通孔118A的部分延伸超出对应的管芯连接件66B的边缘，使得通孔118A的侧壁与管芯连接件66B中的对应管芯连接件的侧壁横向间隔开距离X1。在一些实施例中，距离X1大于零且小于或等于宽度W4的2/3。通孔118A的部分延伸超出对应的管芯连接件72的边缘，使得通孔118A的侧壁与管芯连接件72中的对应管芯连接件的侧壁横向间隔开距离X2。在一些实施例中，距离X2大于零且小于或等于宽度W4的2/3。在一些实施例中，距离X1与距离X2基本相等。在其他实施例中，距离X1与距离X2不同。
图13和图14示出根据一些实施例的器件堆叠件400的形成和实现方式。器件堆叠件由形成在封装组件100中的集成电路封装件形成。器件堆叠件400也可被称为叠层封装(PoP)结构。
在图13中，执行载体衬底去接合以将载体衬底102(见图9)与封装组件100分离(或“去接合”)。在一些实施例中，去接合包括将诸如激光或UV光等光投射在释放层104上(见图9)，以使得释放层104在光的热量下分解，并且可除去载体衬底102。在去接合载体衬底102之后，将封装组件100翻转并放置在切割带136上。
在将封装组件100放置在切割带136上之后，形成延伸穿过绝缘层106以接触通孔108的导电连接件138。穿过绝缘层106形成开口以暴露通孔108的部分。可例如使用激光钻孔、蚀刻等来形成开口。导电连接件138形成在开口中。在一些实施例中，导电连接件138包括助焊剂并且在助焊剂浸渍工艺中形成。在一些实施例中，导电连接件138包括诸如焊膏、银浆等导电膏，并且在印刷工艺中被分配。在一些实施例中，可使用与上文参考图9描述的导电连接件132类似的材料和方法来形成导电连接件138，并且在此不再重复描述。在其他实施例中，当省略绝缘层106时，也省略上文描述的用于对绝缘层106进行图案化的工艺步骤。
另外在图13中，封装组件200耦接到封装组件100，使得封装组件200中的一个耦接在封装组件100的封装区中的每一个(诸如封装区100A)中。第二封装组件200包括例如衬底202和耦接到衬底202的一个或多个堆叠管芯210(例如，210A和210B)。尽管示出一组堆叠的管芯210(210A和210B)，但在其他实施例中，可将多个堆叠的管芯210(各自具有一个或多个堆叠的管芯)并排布置并且耦接到衬底202的同意表面。衬底202可由诸如硅、锗、金刚石等半导体材料制成。在一些实施例中，也可使用复合材料，诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化砷化镓、磷化镓铟和其组合。另外，衬底202可以是绝缘体上硅(SOI)衬底。通常，SOI衬底包括半导体材料层，诸如外延硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或其组合。在一个可选的实施例中，衬底202基于绝缘芯，诸如玻璃纤维增强树脂芯。一种示例性芯材料是玻璃纤维树脂，诸如FR4。芯材料的替代材料包括双马来酰亚胺三嗪(BT)树脂或可选地其他印刷电路板(PCB)材料或薄膜。诸如味之素(Ajinomoto)堆积膜(ABF)等堆积膜或其他堆叠件可用于衬底202。
衬底202可包括有源和无源器件(未示出)。诸如晶体管、电容器、电阻器、其组合等广泛多种器件可用于产生封装组件200的设计的结构和功能要求。可使用任何合适方法来形成器件。
衬底202还可包括金属化层(未示出)和导电通孔208。金属化层可形成在有源和无源器件上方，并且被设计为连接各种器件以形成功能电路。金属化层可由介电材料(例如，低k介电材料)和导电材料(例如，铜)的交替层形成，并具有互连导电材料层的通孔，并且可通过任何合适的工艺(诸如沉积、镶嵌、双重镶嵌等)形成。在一些实施例中，衬底202基本上不含有源和无源器件。
衬底202可在衬底202的第一侧上具有接合焊盘204以耦接到堆叠的管芯210，并且在衬底202的第二侧上具有接合焊盘206以耦接到导电连接件138，第二侧与衬底202的第一侧相对。在一些实施例中，通过在衬底202的第一侧和第二侧上的介电层(未示出)中形成凹槽(未示出)来形成接合焊盘204和206。可形成凹槽以允许接合焊盘204和206嵌入到介电层中。在其他实施例中，由于可在介电层上形成接合焊盘204和206，因此省略凹槽。在一些实施例中，接合焊盘204和206包括由铜、钛、镍、金、钯等或其组合制成的薄晶种层(未示出)。接合焊盘204和206的导电材料可沉积在薄晶种层上方。可通过电化学镀工艺、化学镀工艺、CVD、原子层沉积(ALD)、PVD等或其组合来形成导电材料。在实施例中，接合焊盘204和206的导电材料是铜、钨、铝、银、金等或其组合。
在一些实施例中，接合焊盘204和接合焊盘206是包括三个导电材料层的UBM，该等导电材料层诸如是钛层、铜层和镍层。材料和层的其他布置，诸如铬/铬-铜合金/铜/金的布置、钛/钛钨/铜的布置或铜/镍/金的布置，可用于形成接合焊盘204和206。可用于接合焊盘204和206的任何合适的材料或材料层完全意图被包括在本申请的范围内。在一些实施例中，导电通孔208延伸穿过衬底202，并且将接合焊盘204中的至少一个耦接到接合焊盘206中的至少一个。
在所示的实施例中，堆叠的管芯210通过导线接合212耦接到衬底202，但可使用其他连接，诸如导电凸块。在实施例中，堆叠的管芯210是堆叠的存储器管芯。例如，堆叠的管芯210可以是诸如低功率(LP)双倍数据速率(DDR)存储器模块等存储器管芯，诸如LPDDR1、LPDDR2、LPDDR3、LPDDR4等。
堆叠的管芯210和导线接合212可由密封剂214密封。在一些实施例中，密封剂214是模塑料、聚合物、环氧树脂、氧化硅填充材料等或其组合。密封剂214可例如利用压缩模制来模制在堆叠的管芯210和导线接合212上。可执行固化工艺以固化密封剂214。固化过程可以是热固化、UV固化等或其组合。在一些实施例中，堆叠的管芯210和导线接合212被掩埋在密封剂214中，并且在密封剂214固化之后，执行平坦化步骤，诸如研磨、CMP等以除去密封剂214的多余部分，并为封装组件200提供基本平坦的表面。
在形成封装组件200之后，封装组件200通过导电连接件138和接合焊盘206机械和电接合到封装组件100。在一些实施例中，堆叠的管芯210可通过导线接合212、接合焊盘204和206、导电通孔208、导电连接件138、通孔108和再分布结构114耦接到集成电路管芯10和20。
在一些实施例中，在衬底202的与堆叠的管芯210相对的侧上形成阻焊剂(未示出)。导电连接件138可布置在阻焊剂中的开口中，以电和机械耦接到衬底202中的导电部件(例如，接合焊盘206)。阻焊剂可用于保护衬底202的区域免受外部损伤。在一些实施例中，导电连接件138在其回流之前在其上形成有环氧助焊剂(未示出)，其中在将封装组件200附着到封装组件100之后保留环氧助焊剂的至少一些环氧部分。
在一些实施例中，在封装组件100与封装组件200之间形成底部填充物(未示出)，其围绕导电连接件138。底部填充可减少应力并保护产生于导电连接件138的回流的接头。底部填充剂可在附着封装组件200之后通过毛细管流动工艺形成，或者可在附着封装组件200之前通过适当沉积方法形成。在形成环氧助焊剂的实施例中，环氧助焊剂可用作底部填充剂。
随后，通过沿着划线区进行锯切(例如，在封装组件100的相邻封装区之间)执行切割工艺216。锯切使封装组件100的封装区(诸如封装区100A)彼此切割。在一些实施例中，切割工艺216包括锯切、蚀刻等或其组合。切割工艺216导致形成切割的器件堆叠件(诸如器件堆叠件400)。切割的器件堆叠件中的每一个包括接合到对应切割的封装组件100的封装组件200中的一个。在所示的实施例中，在将封装组件200耦接到封装组件100之后，执行切割工艺216。在其他实施例中，在将封装组件200耦接到封装组件100之前，诸如在将载体衬底102(见图9)去接合并形成导电连接件138之后，执行切割工艺216。
在图14中，可使用导电连接件132来将器件堆叠件400安装到衬底300。衬底300包括衬底芯302和衬底芯302上方的接合焊盘304。衬底芯302可由诸如硅、锗、金刚石等半导体材料制成。可选地，也可使用复合材料，诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化砷化镓、磷化镓铟和其组合。另外，衬底芯302可以是SOI衬底。通常，SOI衬底包括半导体材料层，诸如外延硅、锗、硅锗、SOI、SGOI或其组合。在一个可选的实施例中，衬底芯302基于绝缘芯，诸如玻璃纤维增强树脂芯。一种示例性芯材料是玻璃纤维树脂，诸如FR4。芯材料的替代材料包括双马来酰亚胺三嗪BT树脂或可选地其他PCB材料或薄膜。诸如ABF或其他层压材料的堆积膜可用于衬底芯302。
衬底芯302可包括有源和无源器件(未示出)。诸如晶体管、电容器、电阻器、其组合等广泛多种器件可用于产生器件堆叠件的设计的结构和功能要求。可使用任何合适方法来形成器件。
衬底芯302还可包括金属化层和通孔(未示出)，其中接合焊盘304物理和/或电耦接到金属化层和通孔。金属化层可形成在有源和无源器件上方，并且被设计为连接各种器件以形成功能电路。金属化层可由介电材料(例如，低k介电材料)和导电材料(例如，铜)(其中，具有互连导电材料层的通孔)的交替层形成，并且可通过任何合适的工艺(诸如沉积、镶嵌、双重镶嵌等)形成。在一些实施例中，衬底芯302基本上不含有源和无源器件。
在一些实施例中，导电连接件132被回流以将器件堆叠件400附着到衬底300的接合焊盘304。导电连接件132将包括衬底芯302中的金属化层的衬底300电和/或物理耦接到器件堆叠件400。在一些实施例中，阻焊剂306形成在衬底芯302上。导电连接件132可布置在阻焊剂306中的开口中，以电和机械耦接到接合焊盘304。阻焊剂306可用于保护衬底300的区域免受外部损伤。
导电连接件132可在其回流之前在其上形成有环氧助焊剂(未示出)，在将器件堆叠件400附着到衬底300之后保留环氧助焊剂的环氧部分中的至少一些。此剩余环氧树脂部分可用作底部填充物，以减小应力并保护产生于使导电连接件132回流的接头。在一些实施例中，底部填充物308可形成在器件堆叠件400与衬底300之间并且围绕导电连接件132。底部填充物308可在附着器件堆叠件400之后通过毛细管流动工艺形成，或者可在附着器件堆叠件400之前通过适当的沉积方法形成。
在一些实施例中，无源器件(例如，表面安装器件(SMD)，未示出)也可附着到封装组件100(例如，UBM 130)或衬底300(例如，接合焊盘304)。例如，无源器件可与导电连接件132接合到封装组件100或衬底300的相同表面。无源器件可在将器件堆叠件400安装在衬底300上之前附着到单个封装组件100，或者可在将器件堆叠件400安装在衬底300上之前或之后附着到衬底300。
在所示的实施例中，封装组件100以PoP结构实现。在其他实施例中，封装组件100可以其他器件堆叠件实现。例如，封装组件100也可以倒装芯片球栅阵列(FCBGA)封装实现。在此类实施例中，封装组件100安装到诸如衬底300等衬底，但省略封装组件200。可选地，可将盖或散热器附着到封装组件100。
图15至图18示出根据一些实施例的封装组件500的俯视图和截面图。图15示出根据一些实施例的封装组件500的截面图。图16示出封装组件100的区504，其示出再分布结构502与集成电路管芯10和20之间的界面。图17示出封装组件500的集成电路管芯10的平面图，其示出管芯连接件66A和66B以及再分布结构502的对应通孔118A。图18示出封装组件500的集成电路管芯20的平面图，其示出管芯连接件72以及再分布结构502的对应通孔118A。
在图15中，示出封装组件500的封装区500A。在一些实施例中，封装组件500包括多个封装区(诸如封装区500A)。封装组件500也可被称为晶圆级封装结构，诸如InFO晶圆级封装结构。封装组件500类似于图9所示的封装组件100，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图3至图9描述的处理步骤类似的处理步骤来形成封装组件500，并且在此不再重复描述。在一些实施例中，再分布结构502包括绝缘层116、120、124和128以及金属化图案118、122和126，并且可以与上文参考图9描述的再分布结构114类似的方式形成，并且在此不再重复描述。
在图15至图18中，再分布结构502的通孔118A完全落着在对应管芯连接件66A上，并且部分落着在对应管芯连接件66B和72上。在一些实施例中，通孔118A的部分落着是由于在将集成电路管芯10和20附着到绝缘层106期间的集成电路管芯10和20的移位引起的。在一些实施例中，通孔118A的部分落着还由在对绝缘层116进行图案化期间的绝缘层116中的开口的未对准引起。在一些实施例中，通孔118A相对于对应管芯连接件66B和72在方向D2上横向移位。在所示的实施例中，方向D2平行于集成电路管芯10和20的顶面，并且从集成电路管芯10延伸到集成电路管芯20。
在一些实施例中，通孔118A具有倾斜的侧壁。通孔118A的侧壁与管芯连接件66B和72中的相应管芯连接件的顶面形成角度α。在一些实施例中，角度α介于约70度与约89度之间。通孔118A在管芯连接件66B和72中的相应管芯连接件的顶面处具有宽度W4。在一些实施例中，宽度W4介于约3μm与约15μm之间。通孔118A的部分延伸超出对应的管芯连接件66B的边缘，使得通孔118A的侧壁与管芯连接件66B中的对应管芯连接件的侧壁横向间隔开距离X3。在一些实施例中，距离X3大于零且小于或等于宽度W4的2/3。通孔118A的部分延伸超出对应的管芯连接件72的边缘，使得通孔118A的侧壁与管芯连接件72中的对应管芯连接件的侧壁横向间隔开距离X4。在一些实施例中，距离X4大于零且小于或等于宽度W4的2/3。在一些实施例中，距离X3与距离X4基本相等。在其他实施例中，距离X3与距离X4不同。
图19示出根据一些实施例的接合到衬底300的器件堆叠件600的截面图。器件堆叠件600类似于图14所示的器件堆叠件400，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图15中所示的封装组件500执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件600。在一些实施例中，器件堆叠件600如上文参考图14所描述而接合到衬底300。
图20至图23示出根据一些实施例的封装组件700的俯视图和截面图。图20示出根据一些实施例的封装组件700的截面图。图21示出封装组件700的区704，其示出再分布结构702与集成电路管芯10和20之间的界面。图22示出封装组件700的集成电路管芯10的平面图，其示出管芯连接件66A和66B以及再分布结构702的对应通孔118A。图23示出封装组件700的集成电路管芯20的平面图，其示出管芯连接件72以及再分布结构702的对应通孔118A。
在图20中，示出封装组件700的封装区700A。在一些实施例中，封装组件700包括多个封装区(诸如封装区700A)。封装组件700也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件700类似于图9所示的封装组件100，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图3至图9描述的处理步骤类似的处理步骤来形成封装组件700，并且在此不再重复描述。在一些实施例中，再分布结构702包括绝缘层116、120、124和128以及金属化图案118、122和126，并且可以与上文参考图9描述的再分布结构114类似的方式形成，并且在此不再重复描述。
在图20至图23中，再分布结构702的通孔118A完全落着在对应管芯连接件66A上，并且部分落着在对应管芯连接件66B和72上。在一些实施例中，通孔118A的部分落着是由于在将集成电路管芯10和20附着到绝缘层106期间的集成电路管芯10和20的移位引起的。在一些实施例中，通孔118A的部分落着还由在对绝缘层116进行图案化期间的绝缘层116中的开口的未对准引起。在一些实施例中，通孔118A相对于对应管芯连接件66B在方向D2上横向移位。方向D2平行于集成电路管芯10和20的顶面，并且从集成电路管芯10延伸到集成电路管芯20。在一些实施例中，通孔118A相对于对应管芯连接件72在方向D1上横向移位。方向D1与方向D2相反。
在一些实施例中，通孔118A具有倾斜的侧壁。通孔118A的侧壁与管芯连接件66B和72中的相应管芯连接件的顶面形成角度α。在一些实施例中，角度α介于约70度与约89度之间。通孔118A在管芯连接件66B和72中的相应管芯连接件的顶面处具有宽度W4。在一些实施例中，宽度W4介于约3μm与约15μm之间。通孔118A的部分延伸超出对应的管芯连接件66B的边缘，使得通孔118A的侧壁与管芯连接件66B中的对应管芯连接件的侧壁横向间隔开距离X5。在一些实施例中，距离X5大于零且小于或等于宽度W4的2/3。通孔118A的部分延伸超出对应的管芯连接件72的边缘，使得通孔118A的侧壁与管芯连接件72中的对应管芯连接件的侧壁横向间隔开距离X6。在一些实施例中，距离X6大于零且小于或等于宽度W4的2/3。在一些实施例中，距离X5与距离X6基本相等。在其他实施例中，距离X5与距离X6不同。
图24示出根据一些实施例的接合到衬底300的器件堆叠件800的截面图。器件堆叠件800类似于图14所示的器件堆叠件400，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图20中所示的封装组件700执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件800。在一些实施例中，器件堆叠件800如上文参考图14所描述而接合到衬底300。
图25至图28示出根据一些实施例的封装组件900的截面图。图25示出根据一些实施例的封装组件900的截面图。图26示出封装组件900的区904，其示出再分布结构902与集成电路管芯10和20之间的界面。图27示出封装组件900的集成电路管芯10的平面图，其示出管芯连接件66A和66B以及再分布结构902的对应通孔118A。图28示出封装组件900的集成电路管芯20的平面图，其示出管芯连接件72以及再分布结构902的对应通孔118A。
在图25中，示出封装组件900的封装区900A。在一些实施例中，封装组件900包括多个封装区(诸如封装区900A)。封装组件900也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件900类似于图9所示的封装组件100，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图3至图9描述的处理步骤类似的处理步骤来形成封装组件900，并且在此不再重复描述。在一些实施例中，再分布结构902包括绝缘层116、120、124和128以及金属化图案118、122和126，并且可以与上文参考图9描述的再分布结构114类似的方式形成，并且在此不再重复描述。
在图25至图28中，再分布结构902的通孔118A完全落着在对应管芯连接件66A上，并且部分落着在对应管芯连接件66B和72上。在一些实施例中，通孔118A的部分落着是由于在将集成电路管芯10和20附着到绝缘层106期间的集成电路管芯10和20的移位引起的。在一些实施例中，通孔118A的部分落着还由在对绝缘层116进行图案化期间的绝缘层116中的开口的未对准引起。在一些实施例中，通孔118A相对于对应管芯连接件66B在方向D1上横向移位。方向D1平行于集成电路管芯10和20的顶面，并且从集成电路管芯20延伸到集成电路管芯10。在一些实施例中，通孔118A相对于对应管芯连接件72在方向D2上横向移位。方向D2与方向D1相反。
在一些实施例中，通孔118A具有倾斜的侧壁。通孔118A的侧壁与管芯连接件66B和72中的相应管芯连接件的顶面形成角度α。在一些实施例中，角度α介于约70度与约89度之间。通孔118A在管芯连接件66B和72中的相应管芯连接件的顶面处具有宽度W4。在一些实施例中，宽度W4介于约3μm与约15μm之间。通孔118A的部分延伸超出对应的管芯连接件66B的边缘，使得通孔118A的侧壁与管芯连接件66B中的对应管芯连接件的侧壁横向间隔开距离X7。在一些实施例中，距离X7大于零且小于或等于宽度W4的2/3。通孔118A的部分延伸超出对应的管芯连接件72的边缘，使得通孔118A的侧壁与管芯连接件72中的对应管芯连接件的侧壁横向间隔开距离X8。在一些实施例中，距离X8大于零且小于或等于宽度W4的2/3。在一些实施例中，距离X7与距离X8基本相等。在其他实施例中，距离X7与距离X8不同。
图29示出根据一些实施例的接合到衬底300的器件堆叠件1000的截面图。器件堆叠件1000类似于图14所示的器件堆叠件400，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图25中所示的封装组件900执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件1000。在一些实施例中，器件堆叠件1000如上文参考图14所描述而接合到衬底300。
在上文参考图11、图17、图22和图27描述的所示的实施例中，通孔118A中的每一个相对于集成电路管芯10的对应管芯连接件66B在相同方向上移位。在其他实施例中，通孔118A中的不同通孔可相对于集成电路管芯10的对应管芯连接件66B在不同方向上移位。在一些实施例中，在将集成电路管芯10附着到绝缘层106(见图6)期间，集成电路管芯10的旋转引起不均匀的移位。这种实施例在图30中示出，其示出集成电路管芯10的平面图，同时示出管芯连接件66A和66B以及对应通孔118A。在所示的实施例中，集成电路管芯10的拐角处的第一通孔118A在方向D3上移位，并且集成电路管芯10的边缘处的第二通孔118A在方向D4上移位，使得方向D3与方向D4不同。
此外，在上文参考图12、图18、图23和图28描述的所示的实施例中，通孔118A中的每一个相对于集成电路管芯20的管芯连接件72中的对应管芯连接件在相同方向上移位。在其他实施例中，通孔118A中的不同通孔可相对于集成电路管芯20的管芯连接件72中的对应管芯在不同方向上移位。在一些实施例中，在将集成电路管芯20附着到绝缘层106(见图6)期间，集成电路管芯20旋转引起不均匀的移位。这种实施例在图31中示出，其示出集成电路管芯20的平面图，同时示出管芯连接件72以及对应通孔118A。在所示的实施例中，集成电路管芯20的第一拐角处的第一通孔118A在方向D5上移位，并且集成电路管芯20的第二拐角处的第二通孔118A在方向D6上移位，使得方向D5与方向D6不同。
图32示出根据一些实施例的封装组件1200的截面图。在图32中，示出封装组件1200的封装区1200A。在一些实施例中，封装组件1200包括多个封装区(诸如封装区1200A)。封装组件1200也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件1200类似于图9所示的封装组件100，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图3至图9描述的处理步骤类似的处理步骤来形成封装组件1200，并且在此不再重复描述。
在一些实施例中，封装组件1200包括再分布结构1202。再分布结构1202包括绝缘层1204、1208、1212和1216以及金属化图案1206、1210和1214。在一些实施例中，可使用与上文参考图9描述的绝缘层116类似的材料和方法来形成绝缘层1204、1208、1212和1216，并且在此不再重复描述。
作为用于形成金属化图案1206的实例，在绝缘层1204上方以及在穿过绝缘层1204延伸的开口中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单个层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和在钛层上方的铜层。可使用例如PVD等形成晶种层。然后，在晶种层上形成光刻胶并对其图案化。可通过旋涂等形成光刻胶，并且可将其暴露于光以用于图案化。光刻胶的图案对应于金属化图案1206。图案化形成穿过光刻胶的开口以暴露晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可通过诸如电镀或化学镀等镀覆来形成导电材料。导电材料可包括金属，诸如铜、钛、钨、铝等。在一些实施例中，以非共形方式形成导电材料，使得导电材料通过形成在管芯连接件66B和72上方的光刻胶完全填充开口。导电材料与晶种层的下面部分的组合形成金属化图案1206。除去光刻胶和晶种层上未形成导电材料的部分。可通过可接受的灰化或剥离工艺，诸如使用氧等离子体等，来去除光刻胶。在去除光刻胶之后，诸如通过使用可接受的蚀刻工艺，诸如通过湿或干蚀刻，去除晶种层的暴露部分。使用与金属化图案1206类似的材料和方法来形成金属化图案1210和1214，并且在此不再重复描述。
在一些实施例中，再分布结构1202被形成为使得形成在高密度管芯连接件66B和72上方并与之电接触的金属化图案的通孔垂直对准。在所示的实施例中，金属化图案1206的通孔1206A与金属化图案1210的通孔1210A和金属化图案1214的通孔1214A垂直对准。
图33示出封装组件1200的区1218，其示出再分布结构1202与集成电路管芯10和20之间的界面。图34示出封装组件1200的集成电路管芯10的平面图，其示出管芯连接件66A和66B以及再分布结构1202的对应通孔1206A。图35示出封装组件1200的集成电路管芯20的平面图，其示出管芯连接件72以及再分布结构1202的对应通孔1206A。
参考图33至图35，在一些实施例中，金属化图案1206的通孔1206A完全落着在对应的管芯连接件66A上，并且部分落着在对应的管芯连接件66B和72上。在一些实施例中，通孔1206A的部分落着是由于在将集成电路管芯10和20附着到绝缘层106期间的集成电路管芯10和20的移位引起的(见图32)。在一些实施例中，通孔1206A的部分落着还由在对绝缘层1204进行图案化期间的绝缘层1204中的开口的未对准引起。在一些实施例中，通孔1206A相对于对应管芯连接件66B和72在方向D1上横向移位。在所示的实施例中，第一D1平行于集成电路管芯10和20的顶面，并且从集成电路管芯20延伸到集成电路管芯10。
在一些实施例中，通孔1206A具有倾斜的侧壁。通孔1206A的侧壁与管芯连接件66B和72中的相应管芯连接件的顶面形成角度β。在一些实施例中，角度β介于约70度与和约89度之间。通孔1206A在管芯连接件66B和72中的相应管芯连接件的顶面处具有宽度W5。在一些实施例中，宽度W5介于约3μm与约15μm之间。通孔1206A的部分延伸超出对应的管芯连接件66B的边缘，使得通孔1206A的侧壁与管芯连接件66B中的对应管芯连接件的侧壁横向间隔开距离X9。在一些实施例中，距离X9大于零且小于或等于宽度W5的2/3。通孔1206A的部分延伸超出对应的管芯连接件72的边缘，使得通孔1206A的侧壁与管芯连接件72中的对应管芯连接件的侧壁横向间隔开距离X10。在一些实施例中，距离X10大于零且小于或等于宽度W5的2/3。在一些实施例中，距离X9与距离X10基本相等。在其他实施例中，距离X9与距离X10不同。
图36示出根据一些实施例的接合到衬底300的器件堆叠件1300的截面图。器件堆叠件1300类似于图14所示的器件堆叠件400，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图32中所示的封装组件1200执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件1300。在一些实施例中，器件堆叠件1300如上文参考图14所描述而接合到衬底300。
图37至图40示出根据一些实施例的封装组件1400的俯视图和截面图。图37示出根据一些实施例的封装组件1400的截面图。图38示出封装组件1400的区1404，其示出再分布结构1402与集成电路管芯10和20之间的界面。图39示出封装组件1400的集成电路管芯10的平面图，其示出管芯连接件66A和66B以及再分布结构1402的对应通孔1206A。图40示出封装组件1400的集成电路管芯20的平面图，其示出管芯连接件72以及再分布结构1402的对应通孔1206A。
在图37中，示出封装组件1400的封装区1400A。在一些实施例中，封装组件1400包括多个封装区(诸如封装区1400A)。封装组件1400也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件1400类似于图32所示的封装组件1200，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图32至图35描述的处理步骤类似的处理步骤来形成封装组件1400，并且在此不再重复描述。在一些实施例中，再分布结构1402包括绝缘层1204、1208、1212和1216以及金属化图案1206、1210和1214，并且可以与上文参考图32描述的再分布结构1202类似的方式形成。
在图37至图40中，再分布结构1402的通孔1206A完全落着在对应管芯连接件66A上，并且部分落着在对应管芯连接件66B和72上。在一些实施例中，通孔1206A的部分落着是由于在将集成电路管芯10和20附着到绝缘层106期间的集成电路管芯10和20的移位引起的。在一些实施例中，通孔1206A的部分落着还由在对绝缘层1204进行图案化期间的绝缘层1204中的开口的未对准引起。在一些实施例中，通孔1206A相对于对应管芯连接件66B和72在方向D2上横向移位。在所示的实施例中，方向D2平行于集成电路管芯10和20的顶面，并且从集成电路管芯10延伸到集成电路管芯20。
在一些实施例中，通孔1206A具有倾斜的侧壁。通孔1206A的侧壁与管芯连接件66B和72中的相应管芯连接件的顶面形成角度β。在一些实施例中，角度β介于约70度与和约89度之间。通孔1206A在管芯连接件66B和72中的相应管芯连接件的顶面处具有宽度W5。在一些实施例中，宽度W5介于约3μm与约15μm之间。通孔1206A的部分延伸超出对应的管芯连接件66B的边缘，使得通孔1206A的侧壁与管芯连接件66B中的对应管芯连接件的侧壁横向间隔开距离X11。在一些实施例中，距离X11大于零且小于或等于宽度W5的2/3。通孔1206A的部分延伸超出对应的管芯连接件72的边缘，使得通孔1206A的侧壁与管芯连接件72中的对应管芯连接件的侧壁横向间隔开距离X12。在一些实施例中，距离X12大于零且小于或等于宽度W5的2/3。在一些实施例中，距离X11与距离X12基本相等。在其他实施例中，距离X11与距离X12不同。
图41示出根据一些实施例的接合到衬底300的器件堆叠件1500的截面图。器件堆叠件1500类似于图36所示的器件堆叠件1300，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图37中所示的封装组件1400执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件1500。在一些实施例中，器件堆叠件1500如上文参考图14所描述而接合到衬底300。
图42至图45示出根据一些实施例的封装组件1600的俯视图和截面图。图42示出根据一些实施例的封装组件1600的截面图。图43示出封装组件1600的区1604，其示出再分布结构1602与集成电路管芯10和20之间的界面。图44示出封装组件1600的集成电路管芯10的平面图，其示出管芯连接件66A和66B以及再分布结构1602的对应通孔1206A。图45示出封装组件1600的集成电路管芯20的平面图，其示出管芯连接件72以及再分布结构1602的对应通孔1206A。
在图42中，示出封装组件1600的封装区1600A。在一些实施例中，封装组件1600包括多个封装区(诸如封装区1600A)。封装组件1600也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件1600类似于图32所示的封装组件1200，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图32至图35描述的处理步骤类似的处理步骤来形成封装组件1600，并且在此不再重复描述。在一些实施例中，再分布结构1602包括绝缘层1204、1208、1212和1216以及金属化图案1206、1210和1214，并且可以与上文参考图32描述的再分布结构1202类似的方式形成。
在图42至图45中，再分布结构1602的通孔1206A完全落着在对应管芯连接件66A上，并且部分落着在对应管芯连接件66B和72上。在一些实施例中，通孔1206A的部分落着是由于在将集成电路管芯10和20附着到绝缘层106期间的集成电路管芯10和20的移位引起的。在一些实施例中，通孔1206A的部分落着还由在对绝缘层1204进行图案化期间的绝缘层1204中的开口的未对准引起。在一些实施例中，通孔1206A相对于对应管芯连接件66B在方向D2上横向移位。方向D2平行于集成电路管芯10和20的顶面，并且从集成电路管芯10延伸到集成电路管芯20。在一些实施例中，通孔1206A相对于对应管芯连接件72在方向D1上横向移位。方向D1与方向D2相反。
在一些实施例中，通孔1206A具有倾斜的侧壁。通孔1206A的侧壁与管芯连接件66B和72中的相应管芯连接件的顶面形成角度β。在一些实施例中，角度β介于约70度与和约89度之间。通孔1206A在管芯连接件66B和72中的相应管芯连接件的顶面处具有宽度W5。在一些实施例中，宽度W5介于约3μm与约15μm之间。通孔1206A的部分延伸超出对应的管芯连接件66B的边缘，使得通孔1206A的侧壁与管芯连接件66B中的对应管芯连接件的侧壁横向间隔开距离X13。在一些实施例中，距离X13大于零且小于或等于宽度W5的2/3。通孔1206A的部分延伸超出对应的管芯连接件72的边缘，使得通孔1206A的侧壁与管芯连接件72中的对应管芯连接件的侧壁横向间隔开距离X14。在一些实施例中，距离X14大于零且小于或等于宽度W5的2/3。在一些实施例中，距离X13与距离X14基本相等。在其他实施例中，距离X13与距离X14不同。
图46示出根据一些实施例的接合到衬底的器件堆叠件1700的截面图。器件堆叠件1700类似于图36所示的器件堆叠件1300，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图42中所示的封装组件1600执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件1700。在一些实施例中，器件堆叠件1700如上文参考图14所描述而接合到衬底300。
图47至图50示出根据一些实施例的封装组件1800的俯视图和截面图。图47示出根据一些实施例的封装组件1800的截面图。图48示出封装组件1800的区1804，其示出再分布结构1802与集成电路管芯10和20之间的界面。图49示出封装组件1800的集成电路管芯10的平面图，其示出管芯连接件66A和66B以及再分布结构1802的对应通孔1206A。图50示出封装组件1800的集成电路管芯20的平面图，其示出管芯连接件72以及再分布结构1802的对应通孔1206A。
在图47中，示出封装组件1800的封装区1800A。在一些实施例中，封装组件1800包括多个封装区(诸如封装区1800A)。封装组件1800也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件1800类似于图32所示的封装组件1200，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图32至图35描述的处理步骤类似的处理步骤来形成封装组件1800，并且在此不再重复描述。在一些实施例中，再分布结构1802包括绝缘层1204、1208、1212和1216以及金属化图案1206、1210和1214，并且可以与上文参考图32描述的再分布结构1202类似的方式形成。
在图47至图50中，再分布结构1802的通孔1206A完全落着在对应管芯连接件66A上，并且部分落着在对应管芯连接件66B和72上。在一些实施例中，通孔1206A的部分落着是由于在将集成电路管芯10和20附着到绝缘层106期间的集成电路管芯10和20的移位引起的。在一些实施例中，通孔1206A的部分落着还由在对绝缘层1204进行图案化期间的绝缘层1204中的开口的未对准引起。在一些实施例中，通孔1206A相对于对应管芯连接件66B在方向D1上横向移位。方向D1平行于集成电路管芯10和20的顶面，并且从集成电路管芯20延伸到集成电路管芯10。在一些实施例中，通孔1206A相对于对应管芯连接件72在方向D2上横向移位。方向D2与方向D1相反。
在一些实施例中，通孔1206A具有倾斜的侧壁。通孔1206A的侧壁与管芯连接件66B和72中的相应管芯连接件的顶面形成角度β。在一些实施例中，角度β介于约70度与和约89度之间。通孔1206A在管芯连接件66B和72中的相应管芯连接件的顶面处具有宽度W5。在一些实施例中，宽度W5介于约3μm与约15μm之间。通孔1206A的部分延伸超出对应的管芯连接件66B的边缘，使得通孔1206A的侧壁与管芯连接件66B中的对应管芯连接件的侧壁横向间隔开距离X15。在一些实施例中，距离X15大于零且小于或等于宽度W5的2/3。通孔1206A的部分延伸超出对应的管芯连接件72的边缘，使得通孔1206A的侧壁与管芯连接件72中的对应管芯连接件的侧壁横向间隔开距离X16。在一些实施例中，距离X16大于零且小于或等于宽度W5的2/3。在一些实施例中，距离X15与距离X16基本相等。在其他实施例中，距离X15与距离X16不同。
图51示出根据一些实施例的接合到衬底300的器件堆叠件1900的截面图。器件堆叠件1900类似于图36所示的器件堆叠件1300，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图47中所示的封装组件1800执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件1900。在一些实施例中，器件堆叠件1900如上文参考图14所描述而接合到衬底300。
在上文参考图34、图39、图44和图49描述的所示的实施例中，通孔1206A中的每一个相对于集成电路管芯10的对应管芯连接件66B在相同方向上移位。在其他实施例中，通孔1206A中的不同通孔可相对于集成电路管芯10的管芯连接件66B中的对应管芯在不同方向上移位。在一些实施例中，在将集成电路管芯10附着到绝缘层106(见图6)期间，集成电路管芯10旋转引起不均匀的移位。这种实施例在图52中示出，其示出集成电路管芯10的平面图，同时示出管芯连接件66A和66B以及对应通孔1206A。在所示的实施例中，集成电路管芯10的拐角处的第一通孔1206A在方向D7上移位，并且集成电路管芯10的边缘处的第二通孔1206A在方向D8上移位，使得方向D7与方向D8不同。
此外，在上文参考图35、图40、图45和图50描述的所示的实施例中，通孔1206A中的每一个相对于集成电路管芯20的管芯连接件72中的对应管芯连接件在相同方向上移位。在其他实施例中，再分布结构1202的通孔1206A中的不同瞳孔可相对于集成电路管芯20的管芯连接件72中的对应的管芯连接件在不同的方向上移位。在一些实施例中，在将集成电路管芯20附着到绝缘层106(见图6)期间，集成电路管芯20旋转引起不均匀的移位。这种实施例在图53中示出，其示出集成电路管芯20的平面图，同时示出管芯连接件72以及对应通孔1206A。在所示的实施例中，集成电路管芯20的第一拐角处的第一通孔1206A在方向D9上移位，并且集成电路管芯20的第二拐角处的第二通孔1206A在方向D10上移位，使得方向D10与方向D9不同。
图54示出根据一些实施例的封装组件2000的截面图。在图54中，示出封装组件2000的封装区2000A。在一些实施例中，封装组件2000包括多个封装区(诸如封装区2000A)。封装组件2000也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件2000类似于图9所示的封装组件100，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图3至图9描述的处理步骤类似的处理步骤来形成封装组件2000，并且在此不再重复描述。
在一些实施例中，封装组件2000包括再分布结构2002。再分布结构2002包括第一子结构2002A和第一子结构2002A上方的第二子结构2002B。再分布结构2002的第一子结构2002A包括再分布结构114的包括绝缘层116和120以及金属化图案118(包括导电线118B和导电通孔118A)和122(包括导电线122B和导电通孔122A)的一部分，并且可使用上文参考图9描述的工艺步骤来形成。再分布结构2002的第二子结构2002B包括绝缘层2004、2008和2012以及金属化图案2006(包括导电线2006B和导电通孔2006A)和2010(包括导电线2010B和导电通孔2010A)，并且可使用上文参考图32描述的工艺步骤来形成。在一些实施例中，可使用与上文参考图9描述的绝缘层116类似的材料和方法来形成绝缘层2004、2008和2012。在一些实施例中，可使用与上文参考图32描述的金属化图案1206类似的材料和方法来形成金属化图案2006和2010。
图55示出根据一些实施例的接合到衬底300的器件堆叠件2100的截面图。器件堆叠件2100类似于图14所示的器件堆叠件400，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图54中所示的封装组件2000执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件2100。在一些实施例中，器件堆叠件2100如上文参考图14所描述而接合到衬底300。
图56示出根据一些实施例的封装组件2200的截面图。在图56中，示出封装组件2200的封装区2200A。在一些实施例中，封装组件2200包括多个封装区(诸如封装区2200A)。封装组件2200也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件2200类似于图15所示的封装组件500，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图3至图9描述的处理步骤类似的处理步骤来形成封装组件2200，并且在此不再重复描述。
在一些实施例中，封装组件2200包括再分布结构2202。再分布结构2202包括第一子结构2202A和第一子结构2002A上方的第二子结构2202B。再分布结构2002的第一子结构2202A包括再分布结构502(见图15)的包括绝缘层116和120以及金属化图案118(包括导电线118B和导电通孔118A)和122(包括导电线122B和导电通孔122A)的一部分，并且可使用上文参考图15描述的工艺步骤来形成。再分布结构2202的第二子结构2202B包括绝缘层2004、2008和2012以及金属化图案2006(包括导电线2006B和导电通孔2006A)和2010(包括导电线2010B和导电通孔2010A)。在一些实施例中，可使用与上文参考图9描述的绝缘层116类似的材料和方法来形成绝缘层2004、2008和2012。在一些实施例中，可使用与上文参考图32描述的金属化图案1206类似的材料和方法来形成金属化图案2006和2010。
图57示出根据一些实施例的接合到衬底300的器件堆叠件2300的截面图。器件堆叠件2300类似于图19所示的器件堆叠件600，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图56中所示的封装组件2200执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件2300。在一些实施例中，器件堆叠件2300如上文参考图14所描述而接合到衬底300。
图58示出根据一些实施例的封装组件2400的截面图。在图58中，示出封装组件2400的封装区2400A。在一些实施例中，封装组件2400包括多个封装区(诸如封装区2400A)。封装组件2400也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件2400类似于图20所示的封装组件700，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图3至图9描述的处理步骤类似的处理步骤来形成封装组件2400，并且在此不再重复描述。
在一些实施例中，封装组件2400包括再分布结构2402。再分布结构2402包括第一子结构2402A和第一子结构2402A上方的第二子结构2402B。再分布结构2402的第一子结构2402A包括再分布结构702(见图20)的包括绝缘层116和120以及金属化图案118(包括导电线118B和导电通孔118A)和122(包括导电线122B和导电通孔122A)的一部分，并且可使用上文参考图20描述的工艺步骤来形成。再分布结构2402的第二子结构2402B包括绝缘层2004、2008和2012以及金属化图案2006(包括导电线2006B和导电通孔2006A)和2010(包括导电线2010B和导电通孔2010A)。在一些实施例中，可使用与上文参考图9描述的绝缘层116类似的材料和方法来形成绝缘层2004、2008和2012。在一些实施例中，可使用与上文参考图32描述的金属化图案1206类似的材料和方法来形成金属化图案2006和2010。
图59示出根据一些实施例的接合到衬底300的器件堆叠件2500的截面图。器件堆叠件2500类似于图24所示的器件堆叠件800，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图58中所示的封装组件2400执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件2500。在一些实施例中，器件堆叠件2500如上文参考图14所描述而接合到衬底300。
图60示出根据一些实施例的封装组件2600的截面图。在图60中，示出封装组件2600的封装区2600A。在一些实施例中，封装组件2600包括多个封装区(诸如封装区2600A)。封装组件2600也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件2600类似于图25所示的封装组件900，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图3至图9描述的处理步骤类似的处理步骤来形成封装组件2600，并且在此不再重复描述。
在一些实施例中，封装组件2600包括再分布结构2602。再分布结构2602包括第一子结构2602A和第一子结构2602A上方的第二子结构2602B。再分布结构2602的第一子结构2602A包括再分布结构902的包括绝缘层116和120以及金属化图案118(包括导电线118B和导电通孔118A)和122(包括导电线122B和导电通孔122A)的一部分，并且可使用上文参考图25描述的工艺步骤来形成。再分布结构2602的第二子结构2602B包括绝缘层2004、2008和2012以及金属化图案2006(包括导电线2006B和导电通孔2006A)和2010(包括导电线2010B和导电通孔2010A)。在一些实施例中，可使用与上文参考图9描述的绝缘层116类似的材料和方法来形成绝缘层2004、2008和2012，并且在此不再重复描述。在一些实施例中，可使用与上文参考图32描述的金属化图案1206类似的材料和方法来形成金属化图案2006和2010，并且在此不再重复描述。
图61示出根据一些实施例的接合到衬底300的器件堆叠件2700的截面图。器件堆叠件2700类似于图29所示的器件堆叠件1000，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图60中所示的封装组件2600执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件2700。在一些实施例中，器件堆叠件2700如上文参考图14所描述而接合到衬底300。
图62示出根据一些实施例的封装组件2800的截面图。在图62中，示出封装组件2800的封装区2800A。在一些实施例中，封装组件2800包括多个封装区(诸如封装区2800A)。封装组件2800也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件2800类似于图32所示的封装组件1200，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图32描述的处理步骤类似的处理步骤来形成封装组件2800，并且在此不再重复描述。
在一些实施例中，封装组件2800包括再分布结构2802。再分布结构2802包括第一子结构2802A和第一子结构2802A上方的第二子结构2802B。再分布结构2802的第一子结构2802A包括再分布结构1202(见图32)的包括绝缘层1204和1208以及金属化图案1206(包括导电线1206B和导电通孔1206A)和1210(包括导电线1210B和导电通孔1210A)的一部分，并且可使用上文参考图32描述的工艺步骤来形成。再分布结构2802的第二子结构2802B包括绝缘层2804、2808和2812以及金属化图案2806(包括导电线2806B和导电通孔2806A)和2810(包括导电线2810B和导电通孔2810A)。在一些实施例中，可使用与上文参考图9描述的绝缘层116类似的材料和方法来形成绝缘层2804、2808和2812。在一些实施例中，可使用与上文参考图9描述的金属化图案118类似的材料和方法来形成金属化图案2806和2810。
图63示出根据一些实施例的接合到衬底300的器件堆叠件2900的截面图。器件堆叠件2900类似于图36所示的器件堆叠件1300，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图62中所示的封装组件2800执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件2900。在一些实施例中，器件堆叠件2900如上文参考图14所描述而接合到衬底300。
图64示出根据一些实施例的封装组件3000的截面图。在图64中，示出封装组件3000的封装区3000A。在一些实施例中，封装组件3000包括多个封装区(诸如封装区3000A)。封装组件3000也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件3000类似于图37所示的封装组件1400，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图37描述的处理步骤类似的处理步骤来形成封装组件3000，并且在此不再重复描述。
在一些实施例中，封装组件3000包括再分布结构3002。再分布结构3002包括第一子结构3002A和第一子结构3002A上方的第二子结构3002B。再分布结构3002的第一子结构3002A包括再分布结构1402(见图37)的包括绝缘层1204和1208以及金属化图案1206(包括导电线1206B和导电通孔1206A)和1210(包括导电线1210B和导电通孔1210A)的一部分，并且可使用上文参考图37描述的工艺步骤来形成。再分布结构3002的第二子结构3002B包括绝缘层2804、2808和2812以及金属化图案2806(包括导电线2806B和导电通孔2806A)和2810(包括导电线2810B和导电通孔2810A)。在一些实施例中，可使用与上文参考图9描述的绝缘层116类似的材料和方法来形成绝缘层2804、2808和2812。在一些实施例中，可使用与上文参考图9描述的金属化图案118类似的材料和方法来形成金属化图案2806和2810。
图65示出根据一些实施例的接合到衬底300的器件堆叠件3100的截面图。器件堆叠件3100类似于图41所示的器件堆叠件1500，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图64中所示的封装组件3000执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件3100。在一些实施例中，器件堆叠件3100如上文参考图14所描述而接合到衬底300。
图66示出根据一些实施例的封装组件3200的截面图。在图66中，示出封装组件3200的封装区3200A。在一些实施例中，封装组件3200包括多个封装区(诸如封装区3200A)。封装组件3200也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件3200类似于图42所示的封装组件1600，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图42描述的处理步骤类似的处理步骤来形成封装组件3200，并且在此不再重复描述。
在一些实施例中，封装组件3200包括再分布结构3202。再分布结构3202包括第一子结构3202A和第一子结构3202A上方的第二子结构3202B。再分布结构3202的第一子结构3202A包括再分布结构1602(见图42)的包括绝缘层1204和1208以及金属化图案1206(包括导电线1206B和导电通孔1206A)和1210(包括导电线1210B和导电通孔1210A)的一部分，并且可使用上文参考图42描述的工艺步骤来形成。再分布结构3202的第二子结构3202B包括绝缘层2804、2808和2812以及金属化图案2806(包括导电线2806B和导电通孔2806A)和2810(包括导电线2810B和导电通孔2810A)。在一些实施例中，可使用与上文参考图9描述的绝缘层116类似的材料和方法来形成绝缘层2804、2808和2812。在一些实施例中，可使用与上文参考图9描述的金属化图案118类似的材料和方法来形成金属化图案2806和2810。
图67示出根据一些实施例的接合到衬底300的器件堆叠件3300的截面图。器件堆叠件3300类似于图46所示的器件堆叠件1700，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图66中所示的封装组件3200执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件3300。在一些实施例中，器件堆叠件3300如上文参考图14所描述而接合到衬底300。
图68示出根据一些实施例的封装组件3400的截面图。在图68中，示出封装组件3400的封装区3400A。在一些实施例中，封装组件3400包括多个封装区(诸如封装区3400A)。封装组件3400也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件3400类似于图47所示的封装组件1800，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图47描述的处理步骤类似的处理步骤来形成封装组件3400，并且在此不再重复描述。
在一些实施例中，封装组件3400包括再分布结构3402。再分布结构3402包括第一子结构3402A和第一子结构3402A上方的第二子结构3402B。再分布结构3202的第一子结构3402A包括再分布结构1802(见图47)的包括绝缘层1204和1208以及金属化图案1206(包括导电线1206B和导电通孔1206A)和1210(包括导电线1210B和导电通孔1210A)的一部分，并且可使用上文参考图47描述的工艺步骤来形成。再分布结构3402的第二子结构3402B包括绝缘层2804、2808和2812以及金属化图案2806(包括导电线2806B和导电通孔2806A)和2810(包括导电线2810B和导电通孔2810A)。在一些实施例中，可使用与上文参考图9描述的绝缘层116类似的材料和方法来形成绝缘层2804、2808和2812。在一些实施例中，可使用与上文参考图9描述的金属化图案118类似的材料和方法来形成金属化图案2806和2810。
图69示出根据一些实施例的接合到衬底300的器件堆叠件3500的截面图。器件堆叠件3500类似于图51所示的器件堆叠件1900，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图68中所示的封装组件3400执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件3500。在一些实施例中，器件堆叠件3500如上文参考图14所描述而接合到衬底300。
图70示出根据一些实施例的封装组件3600的截面图。在图70中，示出封装组件3600的封装区3600A。在一些实施例中，封装组件3600包括多个封装区(诸如封装区3600A)。封装组件3600也可被称为晶圆级封装结构，诸如集成扇出(InFO)晶圆级封装结构。封装组件3600类似于图9所示的封装组件100，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可使用与上文参考图3至图9描述的处理步骤类似的处理步骤来形成封装组件3600，并且在此不再重复描述。
在一些实施例中，封装组件3600包括再分布结构3602。再分布结构3602包括绝缘层116、120、124和128以及金属化图案118、122和126，并且可使用上文参考图9描述的工艺步骤来形成，并且在此不再重复描述。在所示的实施例中，金属化图案118的通孔118A分别部分落着在集成电路管芯10和20的对应管芯连接件66B和72上。此外，金属化图案122的通孔122A部分落着在金属化图案118的对应导线118B上，并且金属化图案126的通孔126A部分落着在金属化图案122的对应导线122B上。
图71示出根据一些实施例的接合到衬底300的器件堆叠件3700的截面图。器件堆叠件3700类似于图14所示的器件堆叠件400，其中类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可通过对图70中所示的封装组件3600执行上文参考图13和图14描述的工艺步骤来形成器件堆叠件3700。在一些实施例中，器件堆叠件3700如上文参考图14所描述而接合到衬底300。
图72是示出根据一些实施例的形成封装件的方法7200的流程图。方法7200开始于步骤7202，其中，在载体衬底上方形成多个导电柱，如上文参考图3至图5描述。在步骤7204中，将第一集成电路管芯和第二集成电路管芯附着到相邻导电列之间的载体衬底，如上文参考图6描述。在步骤7206中，将第一集成电路管芯、第二集成电路管芯和多个导电柱密封在密封剂中，如上文参考图7和图8描述。在步骤7208中，在密封剂、第一集成电路管芯、第二集成电路管芯和多个导电柱上方形成再分布结构，如上文参考图9、图15、图20、图25、图32、图37、图42、图47、图54、图56、图58、图60、图62、图64、图66、图68或图70描述。
图73是示出根据一些实施例的形成再分布结构的方法7300的流程图。方法7300从步骤7302开始，其中，在密封在密封剂中的集成电路管芯上方形成第一绝缘层，其中，集成电路管芯包括管芯连接件，如上文参考例如图9描述。在步骤7304中，在第一绝缘层上方形成第一再分布层，该第一再分布层包括第一通孔，该第一通孔在第一方向上相对于管芯连接件横向移位，如上文参考例如图9描述。在步骤7306中，在第一再分布层上方形成第二绝缘层，如上文参考例如图9描述。在步骤7308中，在第二绝缘层上方形成第二再分布层，该第二再分布层包括第二通孔，该第二通孔在第二方向上相对于第一通孔横向移位，如上文参考例如图9描述。在一些实施例中，第一方向与第二方向相同。在其他实施例中，第一方向与第二方向相反。在步骤7310中，在第二再分布层上方形成第三绝缘层，如上文参考例如图9描述。在步骤7312中，在第三绝缘层上方形成第三再分布层，该第三再分布层包括第三通孔，该第三通孔与第二方向相反的第三方向上相对于第二通孔横向移位，如上文参考例如图9描述。
图74是示出根据一些实施例的形成再分布结构的方法7400的流程图。方法7400从步骤7402开始，其中，在绝缘剂中密封的集成电路管芯上方形成第一绝缘层，其中，集成电路管芯包括管芯连接件，如上文参考例如图32描述。在步骤7404中，在第一绝缘层上方形成第一再分布层，该第一再分布层包括第一通孔，该第一通孔在第一方向上相对于管芯连接件横向移位，例如上文参考例如图32描述。在步骤7406中，在第一再分布层上方形成第二绝缘层，如上文参考例如图32描述。在步骤7408中，在第二绝缘层上方形成第二再分布层，该第二再分布层包括第二通孔，该第二通孔在第一通孔正上方，如上文参考例如图32描述。在步骤7410中，在第二再分布层上方形成第三绝缘层，如上文参考例如图32描述。在步骤7412中，在第三绝缘层上方形成第三再分布层，该第三再分布层包括第三通孔，该第三通孔在第二通孔正上方，如上文参考例如图32描述。
图75是示出根据一些实施例的形成再分布结构的方法7500的流程图。方法7500开始于步骤7502，其中，在密封在密封剂中的集成电路管芯上方形成再分布结构的第一子结构。在步骤7504中，在再分布结构的第一子结构上方形成再分布结构的第二子结构。在一些实施例中，步骤7502包括执行方法7300(见图73)并且步骤7504包括执行方法7400(见图74)，如上文参考例如图54描述。在其他实施例中，步骤7502包括执行方法7400(见图74)并且步骤7504包括执行方法7300(见图73)，如上文参考例如图62描述。
也可包括其他部件和工艺。例如，可包括测试结构以帮助3D封装件或3DIC器件的验证测试。测试结构可包括例如形成在再分布层中或衬底上的测试焊盘，其允许测试3D封装件或3DIC，使用探针和/或探针卡等。验证测试可在中间结构以及最终结构上执行。此外，本文公开的结构和方法可与结合已知良好管芯的中间验证的测试方法接合使用，以增加产量并降低成本。
根据实施例，一种半导体器件包括：管芯，被密封剂密封，所述管芯包括焊盘；连接件，电连接到所述焊盘；以及第一通孔，与所述连接件物理接触，所述第一通孔在第一方向上与所述连接件横向偏移第一非零距离，所述第一通孔具有锥形侧壁。在实施例中，所述半导体器件还包括：在所述第一通孔上方并与所述第一通孔物理接触的第二通孔，所述第二通孔在第二方向上与所述第一通孔横向偏移第二非零距离。在实施例中，所述第二方向与所述第一方向相同。在实施例中，所述第二方向与所述第一方向相反。在实施例中，所述半导体器件还包括：在所述第二通孔上方并与所述第二通孔物理接触的第三通孔，所述第三通孔在与所述第二方向相反的第三方向上与所述第二通孔横向偏移第三非零距离。在实施例中，所述半导体器件还包括在所述第一通孔正上方并与其物理接触的第二通孔。在实施例中，所述半导体器件还包括在所述第二通孔正上方并与其物理接触的第三通孔。
根据另一实施例，一种半导体器件包括：管芯，嵌入在密封剂中，所述管芯包括第一焊盘、第二焊盘和第三焊盘；第一连接件，物理连接到所述第一焊盘；第二连接件，物理连接到所述第二焊盘；第三连接件，物理连接到所述第三焊盘；以及再分布结构，物理连接到所述第一连接件、所述第二连接件和所述第三连接件，其中，所述再分布结构的第一通孔物理连接到所述第一连接件的顶面，所述第一通孔在第一方向上横向延伸超出所述第一连接件的边缘，所述第一通孔具有锥形侧壁。在实施例中，所述再分布结构的第二通孔在所述第一通孔上方并物理连接到所述第一通孔，所述第二通孔的垂直轴线在第二方向上与所述第一通孔的垂直轴线横向间隔开，所述第一通孔的所述垂直轴线和所述第二通孔的所述垂直轴线垂直于所述第一连接件的所述顶面。在实施例中，所述再分布结构的第三通孔在所述第二通孔上方并物理连接到所述第二通孔，所述第三通孔的垂直轴线在与所述第二方向相反的第三方向上与所述第二通孔的垂直轴线横向间隔开，所述第三通孔的所述垂直轴线垂直于所述第一连接件的所述顶面。在实施例中，所述再分布结构的第四通孔在所述第三通孔正上方并物理连接到所述第三通孔。在实施例中，所述再分布结构的第二通孔物理连接到所述第二连接件的顶面，所述第二通孔在第二方向上横向延伸超出所述第二连接件的边缘。在实施例中，所述第二方向与所述第一方向不同。在实施例中，所述再分布结构的第二通孔物理连接到所述第三连接件的顶面，所述第二通孔完全落着在所述第三连接件的所述顶面上。
根据又另一实施例，一种方法包括：将管芯附着到载体衬底，所述管芯包括连接件；在所述载体衬底上方并且沿着所述管芯的侧壁形成密封剂；以及在所述管芯和所述密封剂上方形成再分布结构，其中，形成所述再分布结构包括：形成第一再分布层，所述第一再分布层的第一通孔与所述连接件物理接触，所述第一通孔在第一方向上与所述连接件横向偏移第一非零距离，所述第一通孔具有锥形侧壁。在实施例中，形成所述再分布结构还包括：在所述第一再分布层上方形成第二再分布层，所述第二再分布层的第二通孔在所述第一通孔上方并与其物理接触，所述第二通孔在第二方向上与所述第一通孔横向偏移第二非零距离。在实施例中，形成所述再分布结构还包括：在所述第二再分布层上方形成第三再分布层，所述第三再分布层的第三通孔在所述第二通孔上方并与其物理接触，所述第三通孔在与所述第二方向相反的第三方向上与所述第二通孔横向偏移第三非零距离。在实施例中，形成所述再分布结构还包括：在所述第一再分布层上方形成第二再分布层，所述第二再分布层的第二通孔在所述第一通孔正上方并与其物理接触。在实施例中，形成所述再分布结构还包括：在所述第二再分布层上方形成第三再分布层，所述第三再分布层的第三通孔在所述第二通孔正上方并与其物理接触。在实施例中，所述方法还包括：在将所述管芯附着到所述载体衬底之前在所述载体衬底上方形成导电柱。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
管芯，被密封剂密封，所述管芯包括焊盘；
连接件，电连接到所述焊盘；以及
第一通孔，与所述连接件物理接触，所述第一通孔在第一方向上与所述连接件横向偏移第一非零距离，所述第一通孔具有锥形侧壁。
2.根据权利要求1所述的半导体器件，还包括：在所述第一通孔上方并与所述第一通孔物理接触的第二通孔，所述第二通孔在第二方向上与所述第一通孔横向偏移第二非零距离。
3.根据权利要求2所述的半导体器件，其中，所述第二方向与所述第一方向相同。
4.根据权利要求2所述的半导体器件，其中，所述第二方向与所述第一方向相反。
5.根据权利要求2所述的半导体器件，还包括：在所述第二通孔上方并与所述第二通孔物理接触的第三通孔，所述第三通孔在与所述第二方向相反的第三方向上与所述第二通孔横向偏移第三非零距离。
6.根据权利要求1所述的半导体器件，还包括在所述第一通孔正上方并与所述第一通孔物理接触的第二通孔。
7.根据权利要求6所述的半导体器件，还包括在所述第二通孔正上方并与所述第二通孔物理接触的第三通孔。
8.一种半导体器件，包括：
管芯，嵌入在密封剂中，所述管芯包括第一焊盘、第二焊盘和第三焊盘；
第一连接件，物理连接到所述第一焊盘；
第二连接件，物理连接到所述第二焊盘；
第三连接件，物理连接到所述第三焊盘；以及
再分布结构，物理连接到所述第一连接件、所述第二连接件和所述第三连接件，其中，所述再分布结构的第一通孔物理连接到所述第一连接件的顶面，所述第一通孔在第一方向上横向延伸超出所述第一连接件的边缘，所述第一通孔具有锥形侧壁。
9.根据权利要求8所述的半导体器件，其中，所述再分布结构的第二通孔在所述第一通孔上方并物理连接到所述第一通孔，所述第二通孔的垂直轴线在第二方向上与所述第一通孔的垂直轴线横向间隔开，所述第一通孔的所述垂直轴线和所述第二通孔的所述垂直轴线垂直于所述第一连接件的所述顶面。
10.一种形成半导体器件的方法，包括：
将管芯附着到载体衬底，所述管芯包括连接件；
在所述载体衬底上方并且沿着所述管芯的侧壁形成密封剂；以及
在所述管芯和所述密封剂上方形成再分布结构，其中，形成所述再分布结构包括：
形成第一再分布层，所述第一再分布层的第一通孔与所述连接件物理接触，所述第一通孔在第一方向上与所述连接件横向偏移第一非零距离，所述第一通孔具有锥形侧壁。
CN202110226977.5A 2020-05-18 2021-03-01 半导体器件及其形成方法 Pending CN113314506A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063026378P 2020-05-18 2020-05-18
US63/026,378 2020-05-18
US17/015,370 US11444034B2 (en) 2020-05-18 2020-09-09 Redistribution structure for integrated circuit package and method of forming same
US17/015,370 2020-09-09

Publications (1)

Publication Number Publication Date
CN113314506A true CN113314506A (zh) 2021-08-27

Family

ID=77370906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110226977.5A Pending CN113314506A (zh) 2020-05-18 2021-03-01 半导体器件及其形成方法

Country Status (4)

Country Link
US (1) US11854994B2 (zh)
CN (1) CN113314506A (zh)
DE (1) DE102020126648A1 (zh)
TW (1) TWI795716B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018124695A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515325A (zh) * 2012-06-22 2014-01-15 矽品精密工业股份有限公司 半导体封装件及其制法
US20160093580A1 (en) * 2011-12-30 2016-03-31 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
CN108987380A (zh) * 2017-05-31 2018-12-11 台湾积体电路制造股份有限公司 半导体封装件中的导电通孔及其形成方法
US20190181093A1 (en) * 2016-09-30 2019-06-13 Intel Corporation Active package substrate having embedded interposer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548240B2 (en) * 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US10199318B2 (en) * 2016-05-19 2019-02-05 Mediatek Inc. Semiconductor package assembly
KR102538182B1 (ko) * 2018-11-01 2023-05-31 삼성전자주식회사 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160093580A1 (en) * 2011-12-30 2016-03-31 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
CN103515325A (zh) * 2012-06-22 2014-01-15 矽品精密工业股份有限公司 半导体封装件及其制法
US20190181093A1 (en) * 2016-09-30 2019-06-13 Intel Corporation Active package substrate having embedded interposer
CN108987380A (zh) * 2017-05-31 2018-12-11 台湾积体电路制造股份有限公司 半导体封装件中的导电通孔及其形成方法

Also Published As

Publication number Publication date
US20220367374A1 (en) 2022-11-17
DE102020126648A1 (de) 2021-11-18
TWI795716B (zh) 2023-03-11
TW202145380A (zh) 2021-12-01
US11854994B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
US11955442B2 (en) Semiconductor package and method
KR102401309B1 (ko) 반도체 디바이스 및 그를 형성하는 방법
KR102585621B1 (ko) 집적 회로 패키지 및 방법
CN113113381B (zh) 封装结构及其形成方法
CN111261608B (zh) 半导体器件及其形成方法
KR102540531B1 (ko) 반도체 패키지 및 그 제조 방법
US12051650B2 (en) Semiconductor package and method
US20230386919A1 (en) Semiconductor package and method comprising formation of redistribution structure and interconnecting die
CN113161302A (zh) 半导体封装结构、半导体封装件及其制造方法
US20230386866A1 (en) Semiconductor Package and Method of Forming Thereof
CN113658944A (zh) 半导体封装件及其形成方法
CN115064505A (zh) 封装结构及其制造方法
CN113223970B (zh) 半导体结构及其制造方法
CN114937643A (zh) 半导体封装中的模塑管芯及其形成方法
CN112582389A (zh) 半导体封装件、封装件及其形成方法
US11854994B2 (en) Redistribution structure for integrated circuit package and method of forming same
US20230378012A1 (en) Integrated Circuit Packages and Methods of Forming the Same
KR102502811B1 (ko) 집적 회로 패키지에 대한 재배선 구조체 및 그 형성 방법
US20230387039A1 (en) Semicondcutor packages and methods of forming thereof
CN113675161B (zh) 封装结构及其形成方法
TW202410216A (zh) 半導體封裝體及其形成方法
CN116741730A (zh) 半导体器件及其形成方法
CN116779556A (zh) 半导体封装件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination