JP2022027741A - パッケージ構造体及びその形成方法 - Google Patents

パッケージ構造体及びその形成方法 Download PDF

Info

Publication number
JP2022027741A
JP2022027741A JP2021126134A JP2021126134A JP2022027741A JP 2022027741 A JP2022027741 A JP 2022027741A JP 2021126134 A JP2021126134 A JP 2021126134A JP 2021126134 A JP2021126134 A JP 2021126134A JP 2022027741 A JP2022027741 A JP 2022027741A
Authority
JP
Japan
Prior art keywords
conductive
insulating layer
pad
conductive pad
ubm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021126134A
Other languages
English (en)
Inventor
書伸 葉
Shu Shen Ye
哲嘉 楊
Zhe Jia Yang
金華 汪
jin hua Wang
佳桂 許
Jia Gui Xu
柏堯 林
Bai Yao Lin
心圃 鄭
Shin-Puu Jeng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2022027741A publication Critical patent/JP2022027741A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Packaging For Recording Disks (AREA)

Abstract

【課題】半導体ダイのさらなる小型化・高密度化が求められるパッケージ構造体及びその形成方法を提供する。【解決手段】パッケージ構造体は、集積回路チップと、集積回路チップに接合された再配線構造と、を含む。再配線構造は、第１の絶縁層と、第１の絶縁層と集積回路チップとの間に介在する第２の絶縁層と、第１の絶縁層及び第２の絶縁層に形成された第１の配線パターンとを有する。第１の配線パターンは、第１の導電性ライン１２１２Ｌと、第１の導電性ラインに接続された第１の導電性ビア１２１６Ｖとを含む。第１の導電性ラインは、第２の絶縁層内に配置されている。第１の導電性ビアは、第１の絶縁層に設けられている。第１の導電ラインは、第１の導電性ビアに接続された第１の導電性パッド部１２１６Ｌａ１と、第２の導電性パッド部１２１６Ｌａ３と、第１の導電性パッド部と第２の導電性パッド部とを接続する湾曲部１２１６Ｌａ２と、を含む。【選択図】図２２Ａ

Description

この出願は、２０２０年７月３１日に出願された米国仮出願第６３／０５９２２８号の優先権を要求し、その中の内容が本願に記載されている。
本開示は、半導体のパッケージ構造に関する。
半導体産業では、各種電子部品（例えば、トランジスタ、ダイオード、抵抗、コンデンサ等）の集積度の向上に伴い、急速な成長が進んでいる。多くの部分について、積分密度の向上は、最小の特徴量サイズを反復的に縮小することに起因しており、より多くの成分を所定の領域に積分することが可能となっている。電子デバイスの微細化の要求に伴い、半導体ダイのさらなる小型化・高密度化が求められている。このような包装システムの一例として、ＰＯＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）技術がある。ＰＯＰデバイスでは、ボトム型の半導体パッケージの上にトップ型の半導体パッケージを積層することにより、高集積化、高部品密度化が図られている。ＰＯＰ技術では、一般的に、プリント基板（ＰＣＢ）上に、高機能かつ小面積の半導体装置を製造することが可能である。
本発明の態様は、添付の図面を参照して以下の詳細な説明から最も理解されるであろう。なお、業界での標準的な実用に応じて、様々な特徴が縮尺されていないことに留意されたい。実際には、説明を明確にするために、各構成要素の寸法を任意に増減させることができる。
実施形態に係る集積回路ダイの断面図を示す。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造を形成する工程の途中段階を示す断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造を形成する工程の途中段階を示す断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造を形成する工程の途中段階を示す断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造を形成する工程の途中段階を示す断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造を形成する工程の途中段階を示す断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造を形成する工程の途中段階を示す断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造を形成する工程の途中段階を示す断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造を形成する工程の途中段階を示す断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造を形成する工程の途中段階を示す断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造を形成する工程の途中段階を示す断面図である。 実施形態に係る導電性部材の斜視図である。 実施形態に係る導電パターンの平面図である。 再配線及びアンダーバンプメタライズ構造の断面図である。 実施形態に係るパッケージ部品の平面図である。 本実施形態に係るインターポーザダイの断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係るパッケージ部品の製造工程の途中段階を示す断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造の断面図である。 実施形態に係る導電パターンの平面図である。 実施形態に係る導電パターンの平面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造の断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造の断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造の断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造の断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造の断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造の断面図である。 実施形態に係る再配線及びアンダーバンプメタライズ構造の断面図である。 実施形態に係るパッケージ部品の平面図である。
以下の開示は、本発明の異なる特徴を実現するための様々な異なる実施の形態、実施例を提供する。以下、本発明を簡略化するために具体的な構成例を説明する。もちろん、これらは一例に過ぎず、これらに限定されるものではない。例えば、以下の説明において、第１の特徴と第２の特徴とを重ねて又は重ねて形成するとは、第１の特徴と第２の特徴とが直接接して形成されている態様を含んでもよいし、第１の特徴と第２の特徴とが直接接していなくてもよいように、第１の特徴と第２の特徴との間に付加的な特徴が形成されている態様を含んでもよい。また、本開示は、各実施例において、参照符号を繰り返してもよい。この繰り返しは、説明を簡単にするためのものであり、記載された各種の実施形態及び／又は構成との関係を示すものではない。
また、本明細書において、「下方」、「下方」、「下方」、「上方」、「上方」等の空間的な相対的な用語を用いて説明する場合がある。なお、空間的な相対的な用語とは、図に示した向きの他、使用時や動作時における機器の向きも含むものとする。他の方向（９０度回転等）であってもよく、空間的な相対的な記述子についても同様に解釈することができる。
再配線及びアンダーバンプメタライズ（ＵＢＭ）構造及びその形成方法を提供する。特に、再配線構造には、折り曲げ等の変形に対して破断することなく、より柔軟な形状の配線パターンが含まれる。曲げその他の変形は、半導体パッケージ内の材料の熱膨張係数（ＣＴＥ）の不整合に起因する応力に起因するものと考えられる。例えば、平面視において、曲線状の「Ｃ」字状や「Ｕ」字状であってもよい。このフレキシブル形状の配線パターンの周囲は、高分子層等の誘電体層で囲まれている。フレキシブルな配線パターンと周囲の絶縁層との組み合わせは、再配線構造やパッケージ構造の応力を緩和するためのバッファとなる。また、ＵＢＭ構造は、例えば、ＵＢＭ構造に接合されたバンプから再配線構造の配線パターンに伝達される応力をＣＴＥミスマッチにより低減する形状及び配置を有するビア部、パッド部及び柱部を備えている。例えば、ＵＢＭ構造のパッド部の幅は、対応するＵＢＭ構造のピラー部の幅よりも大きい。また、ＵＢＭ構造のビア部および柱部の中心は、平面視において、ＵＢＭ構造のパッド部の中心に対して左右にずれている。また、再配線構造は、平面視において、ＵＢＭ構造の対応するパッド部の中心に対して、スタックビアの中心が左右にずれるようにスタックビアを有することができる。ＣＴＥミスマッチは、曲げ変形による大きな応力に耐えることができる。しかし、開示された配線パターンの形状、スタックビアの配置、ＵＢＭ構造の各構成要素の配置は、再配線構造の信頼性を高める。ここで開示された再配線構造及びＵＢＭ構造の形状及び構造は、インターポーザ、チップ・オン・ウエハ・オン基板（ＣＯＷＯＳ）構造、あるいは、統合ファン・アウト（ＩＮＦＯ）パッケージ等のパッケージ等に用いることができる。
図１は、実施の形態に係る集積回路ダイ５０の断面図を示す。集積回路チップ５０は、後の工程でパッケージングされて集積回路パッケージとなる。集積回路チップ５０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＳｏＣ（Ｓｙｓｔｅｍ－ｏｎ－ａ－Ｃｈｉｐ）、ＡＰ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ）、マイクロコントローラ等のロジックチップであってもよい。）メモリダイ（例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）ダイ、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）ダイなど。例えば、パワーマネージメントダイ（ＰＭＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）ダイ）、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）ダイ、センサダイ、ＭＥＭＳ（Ｍｉｃｒｏ－Ｅｌｅｃｔｒｏ－Ｍａｃｈｉｎｅ）ダイ、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）ダイなどの信号処理ダイ、ＡＦＥ（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）ダイなどのフロントエンドダイ、またはこれらの組み合わせなどが挙げられる。
集積回路ダイ５０は、後の工程で個片化されて複数の集積回路ダイが形成される異なるデバイス領域を含むウェハに形成されてもよい。集積回路ダイ５０は、適用される製造プロセスに応じて加工され、集積回路が形成されてもよい。例えば、集積回路ＤＩＥ ５０は、シリコン、ドープド、アンドープ等の半導体基板５２、又はＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ－ｏｎ－Ｉｎｓｕｌａｔｏｒ）基板の活性層を備えている。半導体基板５２は、ゲルマニウム等の他の半導体材料、炭化珪素、ガリウム砒素、ガリウム燐、インジウム燐、インジウム砒素及び／又はインジウムアンチモンを含む化合物半導体、ＳｉＧｅ、ＧａＡｓＰ、ＡｌＩｎＡｓ、ＡｌＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＰ及び／又はＧａＩｎＡｓＰを含む合金半導体、又はこれらの組み合わせを含んでいてもよい。また、多層基板や傾斜基板等の他の基板を用いてもよい。半導体基板５２は、表面と呼ばれる活性面（例えば、図１において上方を向く面）と、裏面と呼ばれる不活性面（例えば、図１において下方を向く面）とを有する。
半導体基板５２の表面には、素子（トランジスタに代表される）５４が形成されていてもよい。素子５４は、能動素子（例えば、トランジスタ、ダイオード等）であってもよい。）コンデンサ、抵抗等。半導体基板５２の表面上には、層間絶縁膜（ＩＬＤ）５６が形成されている。ＩＬＤ ５６は、デバイス５４を囲んで覆うことができる。ＩＬＤ ５６は、ＰＳＧ（Ｐｈｏｓｐｈｏ－Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏ－Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏ－ｄｏｐｅｄ Ｐｈｏｓｐｈｏ－Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の材料からなる１層以上の誘電体層を含んでいてもよい。
ＩＬＤ ５６を貫通し、素子５４間を電気的及び物理的に接続する導電性プラグ５８。例えば、素子５４がトランジスタである場合、導電性プラグ５８は、トランジスタのゲート領域とソース／ドレイン領域とを接続してもよい。導電性プラグ５８は、タングステン、コバルト、ニッケル、銅、銀、金、アルミニウム等、又はこれらの組み合わせで形成することができる。ＩＬＤ ５６及び導電性プラグ５８上には、配線構造６０が形成されている。配線構造６０は、素子５４同士を接続して集積回路を形成する。配線構造６０は、例えば、ＩＬＤ ５６上の誘電体層の配線パターンにより形成することができる。配線パターンは、低誘電率絶縁層に形成された金属配線及びビアを含む。配線構造６０の配線パターンは、導電性プラグ５８によって素子５４と電気的に接続されている。
集積回路ＤＩＥ ５０は、外部接続用のアルミパッド等のパッド６２をさらに備える。パッド６２は、集積回路ＤＩＥ ５０の活性側、例えばＩｎや配線構造６０上に設けられている。集積回路ＤＩＥ ５０上、例えば、配線構造６０の一部やパッド６２上には、１以上のパッシベーション膜６４が形成されている。パッシベーション膜６４には、パッド６２に達する開口が形成されている。パッシベーション膜６４の開口部には、導電性ピラー（例えば、銅等の金属からなる）等のダイコネクタ６６が貫通しており、パッド６２と物理的及び電気的に接続されている。ダイコネクタ６６は、例えば、メッキ等により形成することができる。ダイコネクタ６６は、集積回路ＤＩＥ ５０の各集積回路を電気的に接続する。
必要に応じて、パッド６２上に半田領域（例えば、半田ボールや半田バンプ）を配置してもよい。半田ボールは、集積回路ダイ５０のチッププローブ（ＣＰ）検査を行うために用いられてもよい。また、集積回路ダイ５０に対してＣＰ試験を行い、集積回路ダイ５０が既知のグッドダイ（ＫＧＤ）であるか否かを確認してもよい。これにより、ＫＧＤである集積回路ダイ５０のみがその後の処理を受けてパッケージングされ、ＣＰテストに失敗したダイはパッケージングされない。検査後、後の工程で半田領域を除去してもよい。
絶縁層６８は、集積回路ＤＩＥ ５０のアクティブ側、例えば、パッシベーション膜６４上やダイコネクタ６６上に設けられていてもよい。絶縁層６８は、ダイコネクタ６６を側方から封止しており、絶縁層６８は、集積回路ＤＩＥ ５０と側方から接している。まず、絶縁層６８の最表面がダイコネクタ６６の最表面よりも上方に位置するように、絶縁層６８がダイコネクタ６６を埋設する。なお、ダイコネクタ６６に半田領域が設けられている場合には、絶縁層６８は、半田領域を埋め込んでもよい。また、絶縁層６８を形成する前に半田領域を除去してもよい。
絶縁層６８は、ポリベンゾオキサゾール（ＰＢＯ）、ポリイミド、ベンゾシクロブテン（ＢＣＢ）等のポリマー、窒化シリコン等の窒化物、酸化シリコン、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｎ－Ｄｏｐｅｄ Ｐｈｏｓｐｈｏ－Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の酸化物、又はこれらの組み合わせであってもよい。絶縁層６８は、例えば、スピンコート、ラミネート、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等により形成することができる。幾つかの実施形態では、ダイコネクタ６６は、集積回路ＤＩＥ ５０の形成時に、絶縁層６８を介して露出することが好ましい。幾つかの実施形態では、ダイコネクタ６６は、集積回路ＤＩＥ ５０をパッケージングする後の工程において、埋め込まれたまま露出していることが好ましい。ダイコネクタ６６を露出させることにより、ダイコネクタ６６に存在し得るはんだ領域を除去することができる。
幾つかの実施形態では、集積回路ＤＩＥ ５０は、複数の半導体基板５２を含む積層デバイスである。例えば、集積回路ＤＩＥ ５０は、複数のメモリダイを有するＨＭＣ（Ｈｙｂｒｉｄ Ｍｅｍｏｒｙ Ｃｕｂｅ）モジュールやＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）モジュール等の記憶装置であってもよい。このような実施形態では、集積回路チップ５０は、複数の半導体基板５２が貫通電極（ＴＳＶ）によって接続されている。半導体基板５２は、配線構造６０を有していてもよいし、有していなくてもよい。
図２－図１１は、幾つかの実施形態におけるパッケージ部品１００の製造工程の途中段階を示す断面図である。第１のパッケージ領域１００Ａと第２のパッケージ領域１００Ｂとが示されており、これらのパッケージ領域１００ａ、１００Ｂに集積回路パッケージ５０がパッケージ化されて集積回路パッケージが形成されている。集積回路パッケージは、集積ファンアウト（ＩｎＦＯ）パッケージとも呼ばれる。
図２において、キャリア基板１０２が設けられ、キャリア基板１０２上に剥離層１０４が形成されている。キャリア基板１０２は、ガラスキャリア基板、セラミックキャリア基板等であってもよい。キャリア基板１０２はウエハであってもよく、キャリア基板１０２上に複数のパッケージを同時に形成することができる。
分離層１０４をポリマー系材料で形成し、その後の工程で形成される上層構造体からキャリア基材１０２とともに除去してもよい。幾つかの実施形態では、剥離層１０４は、加熱されると接着性を失うエポキシ系の熱剥離材料であり、例えば、ＬＴＨＣ（Ｌｉｇｈｔｔｏ Ｈｅａｔｃｏｎｖｅｒｓｉｏｎ Ｃｏａｔｉｎｇ）剥離コートなどである。他の実施形態では、剥離層１０４は、ＵＶ（Ｕｌｔｒａ Ｖｉｏｌｅｔ）光を照射すると粘着性を失うＵＶ糊であってもよい。剥離層１０４は、液体として分注して硬化させてもよいし、キャリア基材１０２上に積層されたラミネートフィルム等であってもよい。分離層１０４の上面は平坦化されており、平坦性が高い。
図３では、分離層１０４上に再配線構造１２０が形成されている。分配構造１２０は、複数の絶縁層と、分離層１０４上に交互に形成された複数の配線パターン（図示せず）とを備えていてもよい。幾つかの実施形態では、再配線構造１２０は、図１２－図１５を参照して以下のようにして形成することができ、その際に詳細に説明する。
図４では、再配線構造１２０上にＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）構造１４４が形成され、再配線構造１２０と電気的に接触している。幾つかの実施形態では、テＵＢＭ構造１４４は、再配線構造１２０内に延在するビア部と、再配線構造１２０の主面に沿って延在するパッド部と、パッド部上に設けられた柱部とを有していてもよい。幾つかの実施形態では、ＵＢＭ構造１４４は、図１５－図２１を参照して以下のように形成されてもよく、その際の詳細な説明は省略する。
ＵＢＭ構造１４４を形成した後、ＵＢＭ構造１４４上に導電接続部１４６を形成する。導電接続部１４６としては、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）コネクタ、半田ボール、金属ピラー、Ｃ４（ｃｏｎｔｒｏｌｌｅｄ ｃｏｌｌａｐｓｅ ｃｈｉｐ ｃｏｎｎｅｃｔｉｏｎ）バンプ、マイクロバンプ、ＥＮＡＰＩＧ（無電解ニッケル－無電解パラジウム－イマージョンゴールド）形成バンプ等を用いることができる。幾つかの実施形態では、導電接続部１４６は、半田、銅、アルミニウム、金、ニッケル、銀、パラジウム、錫等の導電性材料、又はこれらの組み合わせを含んでいてもよい。導電接続部１４６は、蒸着、電解メッキ、印刷、半田転写、ボール配置等により、最初に半田の層を形成することにより形成される。構造体上に半田層を形成した後、所望のバンプ形状に成形するためにリフローを行ってもよい。他の実施形態では、導電接続部１４６は、スパッタ法、印刷法、電解メッキ法、無電解メッキ法、ＣＶＤ法等により形成された金属ピラー（例えば、銅ピラー）で構成される。金属ピラーは、はんだフリーであり、略垂直な側壁を有していてもよい。幾つかの実施形態では、金属ピラーの上部には、金属キャップ層が形成されていることが好ましい。金属キャップ層は、ニッケル、錫、錫－鉛、金、銀、パラジウム、インジウム、ニッケル－パラジウム－金、ニッケル－金等、又はこれらの組み合わせを含み、めっき処理により形成されてもよい。
図５において、図４の構造体には、集積回路ダイ５０（例えば、第１の集積回路ダイ５０Ａ及び第２の集積回路ダイ５０Ｂ）が取り付けられている。各パッケージ領域１００ａ、１００Ｂには、所望の種類及び数量の集積回路チップ５０が接着されている。図示の実施形態では、第１のパッケージ領域１００Ａ及び第２のパッケージ領域１００Ｂのそれぞれにおいて、第１の集積回路ダイ５０Ａ及び第２の集積回路ダイ５０Ｂを含む複数の集積回路ダイ５０が互いに隣接して接着されている。第１の集積回路チップ５０Ａは、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＳｏＣ（Ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ）、マイクロコントローラ等のロジックデバイスであってもよい。第２の集積回路チップ５０Ｂは、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）チップ、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）チップ、ＨＭＣ（Ｈｙｂｒｉｄ Ｍｅｍｏｒｙ Ｃｕｂｅ）モジュール、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）モジュール等の記憶装置であってもよい。幾つかの実施形態では、集積回路ダイ５０ａ、５０Ｂは、ＳＯＣダイ等の同種のダイであってもよい。第１の集積回路ダイ５０Ａと第２の集積回路ダイ５０Ｂとは、同一のテクノロジーノードの工程で形成されてもよいし、異なるテクノロジーノードの工程で形成されてもよい。例えば、第１の集積回路チップ５０Ａは、第２の集積回路チップ５０Ｂよりも高度なプロセスノードであってもよい。集積回路ダイ５０ａ、５０Ｂは、異なるサイズ（例えば、異なる高さ及び／又は表面積）を有していてもよいし、同じサイズ（例えば、同じ高さ及び／又は表面積）を有していてもよい。
導電性コネクタ１４６に集積回路ダイ５０を取り付ける。すなわち、集積回路ダイ５０Ａ、５０Ｂのダイコネクタ６６が導電コネクタ１４６に接続される。幾つかの実施形態では、導電性コネクタ１４６をリフローして、集積回路ダイ５０をＵＢＭ構造１４４に取り付ける。導電接続部１４６は、再配線構造１２０内の配線パターンを含む再配線構造１２０と集積回路チップ５０とを電気的及び／又は物理的に接続する。再配線構造１２０上には、ソルダーレジスト（図示せず）が形成されている。幾つかの実施形態では、導電接続部１４６は、ソルダーレジストの開口部に配置され、ＵＢＭ構造１４４と電気的及び機械的に接続されてもよい。ソルダーレジストは、再配線構造１２０の領域を外部からのダメージから保護するために用いることができる。
導電性コネクタ１４６には、再配線構造１２０に集積回路チップ５０が取り付けられた後にエポキシ系フラックスのエポキシ部の少なくとも一部が残存した状態でリフローされる前に、エポキシ系フラックス（図示せず）が形成されていてもよい。この残存したエポキシ部分は、アンダーフィルとして作用し、応力を低減し、導電性コネクタ１４６のリフローによる接合部を保護することができる。
図６において、各領域１００Ａ、１００Ｂの集積回路ダイ５０Ａ、５０Ｂと再配線構造１２０との間には、ＵＢＭ構造１４４と導電接続部１４６とダイコネクタ６６との間及びその周囲を含むアンダーフィル１５０が形成されている。アンダーフィル１５０は、集積回路ダイ５０を取り付けた後にキャピラリーフロー法により形成してもよいし、集積回路ダイ５０を取り付ける前に適宜の成膜方法により形成してもよい。なお、図６以降では図示していないが、アンダーフィル１５０は、隣接する領域１００Ａ、１００Ｂの集積回路ダイ５０間にも存在することが好ましい。
図７において、集積回路チップ５０及びアンダーフィル１５０の周囲には、封止材１５２が形成されている。封止体１５２は、形成後、集積回路チップ５０を封止する。封止材１５２としては、モールド化合物、エポキシ等を用いることができる。封止材１５２の塗布は、圧縮成形、トランスファー成形等により行うことができる。封止材１５２は、液状または半液状に塗布した後、硬化させてもよい。なお、封止部材１５２の上面を除去して平坦化する平坦化工程を行ってもよい。平坦化工程は、化学的機械的研磨（ＣＭＰ）処理、研削処理、エッチング処理等を含んでいてもよいし、これらの組み合わせであってもよい。幾つかの実施形態では、アンダーフィル１５０、封止材１５２、及び集積回路チップ５０の表面は、同一面内（プロセスばらつき内）であることが好ましい。
図８において、キャリア基板１０２を再配線構造１２０から剥離するために、キャリア基板デボンディングを行う。剥離工程は、剥離層１０４にレーザ光やＵＶ光などの光を照射し、光の熱により剥離層１０４が分解してキャリア基材１０２を除去する工程である。その後、構造体を裏返してテープ（図示せず）上に載置する。
図９では、再配線構造１２０に外部接続するためのＵＢＭ構造ＲＥＳ １６０が形成されている。幾つかの実施形態では、このＵＢＭ構造１６０は、図４を参照して説明したＵＢＭ構造１４４と同様の材料および方法を用いて形成することができるので、ここでの説明は省略する。ＵＢＭ構造１６０は、再配線構造１２０内に延在するビア部と、再配線構造１２０の主面に沿って延在するパッド部と、パッド部上に設けられた柱部とを有していてもよい。
次に、ＵＢＭ構造部１６０に導電接続部１６２を形成する。導電性接続部１６２としては、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）コネクタ、半田ボール、金属ピラー、Ｃ ４（Ｃｏｍｐｌｅｄ Ｃａｒｔｅｄ Ｂｕｓｓｉｄｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ）バンプ、マイクロバンプ、ＥＮＡＰＩＧ（無電解ニッケル－無電解パラジウム－浸漬金属技術）形成バンプ等を用いることができる。幾つかの実施形態では、導電接続部１６２は、図４を参照して説明した導電接続部１４６と同様の材料および方法を用いて形成することができるので、ここでは説明を省略する。
図１０において、スクライブライン領域に沿って、例えば、第１のパッケージ領域１００Ａと第２のパッケージ領域１００Ｂとの間に沿って、個片化工程を行う。ソーイングにより、第２のパッケージ領域１００Ｂから第１のパッケージ領域１００Ａが個片化される。これにより、個片化された素子積層体は、第１のパッケージ領域１００Ａ及び第２のパッケージ領域１００Ｂのいずれか一方から得られる。その後、個片化された各構造体を裏返してパッケージ基板２００に実装する（図１１参照）。
図１１において、パッケージ部品１００は、導電性コネクタ１６２を用いてパッケージ基板２００に実装されてもよい。パッケージ基板２００は、基板コア２０２と、基板コア２０２上のボンディングパッド２０４とを有する。基板コア２０２は、シリコン、ゲルマニウム、ダイヤモンド等の半導体材料で構成されていてもよい。また、シリコンゲルマニウム、シリコンカーバイド、ガリウム砒素、インジウム砒素、インジウム燐、シリコンゲルマニウムカーバイド、ガリウム砒素燐、ガリウムインジウム燐、及びこれらの組み合わせ等の化合物材料を用いてもよい。また、基板コア２０２は、ＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ－ｏｎ－Ｉｎｓｕｌａｔｏｒ）基板であってもよい。一般に、ＳＯＩ基板は、エピタキシャルシリコン、ゲルマニウム、シリコンゲルマニウム、ＳＯＩ、ＳＧＯＩ、またはこれらの組み合わせなどの半導体材料の層を含む。基板コア２０２は、ガラス繊維強化樹脂コア等の絶縁性コアをベースとしたものである。芯材の一例は、ＦＲ ４等のガラス繊維樹脂である。コア材料としては、ビスマレイミドトリアジン（ＢＴ）樹脂や、その他のＰＣＢ材料やフィルムを用いることができる。基板コア２０２には、ＡＢＦ等のビルドアップ膜やその他の積層体を用いることができる。
基板コア２０２は、能動素子及び受動素子（図示せず）を備えていてもよい。素子スタックの設計の構造や機能要件を生成するためには、トランジスタ、キャパシタ、抵抗、これらの組み合わせ等、多種多様な素子を用いることができる。これらのデバイスは、任意の適切な方法を用いて形成され得る。
基板コア２０２は、図示しないメタライズ層及びビアを備え、ボンディングパッド２０４は、メタライズ層及びビアと物理的及び／又は電気的に接続されてもよい。メタライズ層は、能動素子及び受動素子上に形成され、各種素子を接続して機能回路を形成するためのものである。メタライズ層は、誘電体材料（例えば、誘電体材料）からなる配線層と、導電体材料からなる配線層とを接続するビア（例えば、銅）とを交互に形成することができ、任意の適切なプロセス（例えば、ダマシン法、デュアルダマシン法等）を用いて形成することができる。本実施形態では、基板コア２０２は、能動素子及び受動素子を実質的に含まない。
幾つかの実施形態では、導電接続部１６２をリフローして、パッケージ部品１００をボンディングパッド２０４に取り付ける。導電接続部１６２は、基板コア２０２のメタライズ層を含むパッケージ基板２００とパッケージ部品１００とを電気的及び／又は物理的に接続する。基板コア２０２上には、ソルダーレジスト２０６が形成されている。導電接続部１６２は、ソルダーレジスト２０６の開口部に配置され、ボンディングパッド２０４と電気的及び機械的に接続されてもよい。ソルダーレジスト２０６は、基板コア２０２の領域を外部からのダメージから保護するために用いられる。
導電接続部１６２には、パッケージ部品１００がパッケージ基板２００に取り付けられた後に、エポキシ系フラックスのエポキシ部の少なくとも一部が残存した状態でリフローされる前に、エポキシ系フラックス（図示せず）が形成されていてもよい。この残存したエポキシ部分は、アンダーフィルとして作用し、応力を低減し、導電接続部１６２のリフローによる接合部を保護することができる。なお、パッケージ部品１００とパッケージ基板２００との間であって、導電接続部１６２の周囲には、アンダーフィル２０８が形成されていてもよい。アンダーフィル２０８は、パッケージ部品１００を取り付けた後にキャピラリーフロー法により形成してもよいし、パッケージ部品１００を取り付ける前に適宜の成膜方法により形成してもよい。
図１２－図２１は、再配線構造１２００、ＵＢＭ構造１４４及び導電性接続部１４６を形成する工程の途中段階を示す断面図である。再配線構造１２００は、パッケージ部品１００の配線構造１２０として実装されてもよい。このような実施形態において、図１２－図２１は、再配線構造１２０（再配線構造１２００）の一部とＵＢＭ構造１４４と導電性接続部１４６とを含むパッケージ部品１００（図１１参照）の領域２１２を示している。
図１２－図１５は、再配線構造１２００を形成する工程の途中段階を示す断面図である。再配線構造１２００は、絶縁層１２０２、１２０６、１２１０、１２１４、１２１８と、配線パターン１２０４、１２０８、１２１２、１２１６とを有する。配線パターンは、再配線又は再配線と呼ばれることもある。再配線構造１２００は、４層の配線パターンを有する例を示している。再配線構造１２００には、絶縁層や配線パターンが形成されていてもよい。なお、絶縁層や配線パターンを少なく形成する場合には、後述する工程や工程を省略してもよい。なお、より多くの絶縁層や配線パターンを形成する場合には、以下に説明する工程や工程を繰り返してもよい。
図１２において、幾つかの実施形態では、分離層１０４上に絶縁層１２０２を堆積させた状態で、分布構造１２００の形成を開始する（図２参照）。絶縁層１２０２は、ＰｂＯ、ポリイミド、ＢＣＢ等の感光性材料、又はこれらの組み合わせで形成され、リソグラフィマスクを用いてパターニングされてもよい。絶縁層１２０２は、スピンコート、ラミネート、ＣＶＤ等により形成してもよいし、これらを組み合わせて形成してもよい。次に、絶縁層１２０２をパターニングする。パターニングは、例えば、絶縁層１２０２が感光性材料である場合には、絶縁層１２０２を露光、現像してもよいし、異方性エッチング等を用いてエッチングしてもよい。
絶縁層１２０２を形成した後、配線パターン１２０４を形成する。配線パターン１２０４は、絶縁層１２０２の主面に沿って延在する部分（例えば、配線１２０４Ｌ）を含む。また、配線パターン１２０４は、絶縁層１２０２を貫通する部分（例えば、導電性ビア１２０４ｖ）を含む。
配線パターン１２０４を形成する一例として、絶縁層１２０２上及び絶縁層１２０２を貫通する開口内にシード層を形成する。シード層は、金属層であることが好ましく、単層であってもよいし、異なる材料からなる複数の副層からなる複合層であってもよい。好ましくは、シード層は、チタン層と、チタン層上の銅層とを含む。シード層は、例えばＰＶＤ等を用いて形成することができる。次に、シード層上にフォトレジストを形成し、パターニングする。フォトレジストは、スピンコート等により形成し、パターニングのために露光してもよい。フォトレジストのパターンは、配線パターン５０５に対応する。このパターニングにより、フォトレジストに開口部が形成され、シード層が露出する。次に、フォトレジストの開口部及びシード層の露出部に導電材料を形成する。導電性材料は、電気めっき、無電解めっき等のめっきにより形成することができる。導電性材料としては、銅、チタン、タングステン、アルミニウム等の金属を用いることができる。この導電性材料とシード層の下地部分との組み合わせにより、配線パターン５０５が形成される。フォトレジスト及びシード層の導電材料が形成されていない部分を除去する。フォトレジストの除去は、酸素プラズマ等を用いたアッシングや剥離等の任意の方法で行うことができる。フォトレジストを除去した後、露出したシード層をウェットエッチング、ドライエッチング等の適宜のエッチング工程を用いて除去する。
配線パターン１２０４を形成した後、配線パターン１２０４及び絶縁層１２０２上に絶縁層１２０６を堆積する。絶縁層１２０６は、絶縁層１２０２と同様の材料及び方法を用いて形成することができるので、ここでは説明を省略する。
絶縁層１２０６を形成した後、配線パターン１２０８を形成する。配線パターン１２０８は、絶縁層１２０６の主面に沿って延在する部分（例えば、配線１２０８Ｌ）を含む。また、配線パターン１２０８は、絶縁層１２０６を貫通して配線パターン１２０４と物理的及び電気的に接続する部分（例えば、導電性ビア１２０８Ｖ）を含む。配線パターン１２０８は、配線パターン１２０４と同様の材料および方法を用いて形成することができるので、ここでは説明を省略する。
配線パターン１２０８を形成した後、配線パターン１２０８及び絶縁層１２０６上に絶縁層１２１０を堆積する。絶縁層１２１０は、絶縁層１２０２と同様の材料および方法を用いて形成することができるので、ここでは説明を省略する。
絶縁層１２１０を形成した後、配線パターン１２１２を形成する。配線パターン１２１２は、絶縁層１２１０の主面に沿って延在する部分（例えば、配線１２１２Ｌ）を含む。また、配線パターン１２１２は、絶縁層１２１０を貫通して配線パターン１２０８と物理的かつ電気的に接続する部分（例えば、導電性ビア１２１２Ｖ）を含む。配線パターン１２１２は、配線パターン１２０４と同様の材料および方法を用いて形成することができるので、ここでは説明を省略する。
配線パターン１２１２を形成した後、配線パターン１２１２及び絶縁層１２１０上に絶縁層１２１４を堆積する。絶縁層１２１４は、絶縁層１２０２と同様の材料および方法を用いて形成することができるので、ここでは説明を省略する。
絶縁層１２１４を形成した後、絶縁層１２１４をパターニングする。パターニングは、例えば、絶縁層１２１４が感光性材料である場合には、絶縁層１２１４を露光、現像してもよいし、異方性エッチング等を用いてエッチングしてもよい。続いて、絶縁層１２１４上及び絶縁層１２１４を貫通する開口内にシード層を形成する。幾つかの実施形態では、シード層は、金属層であることが好ましく、単層であってもよいし、異なる材料からなる複数の副層からなる複合層であってもよい。幾つかの実施形態では、シード層は、チタン層と、チタン層上の銅層とを含む。シード層は、例えばＰＶＤ等を用いて形成することができる。
シード層を形成した後、シード層上にフォトレジスト１２２０を形成し、パターニングする。フォトレジスト１２２０は、スピンコート等により形成し、パターニングのために露光してもよい。フォトレジスト１２２０のパターンは、配線パターン１２１６に対応する。このパターニングにより、フォトレジスト１２２０を開口してシード層を露出させる。
次に、図１３に示すように、フォトレジスト１２２０の開口部及びシード層の露出部分に導電材料を形成する。導電性材料は、電気めっき、無電解めっき等のめっきにより形成することができる。導電性材料としては、銅、チタン、タングステン、アルミニウム等の金属を用いることができる。幾つかの実施形態では、導電性材料は、フォトレジストを介して開口部を区画するようにコンフォーマルに形成されることが好ましい。この導電性材料とシード層の下地部分との組み合わせにより、配線パターン１２１６が形成される。配線パターン１２１６は、絶縁層１２１４の主面に沿って延在する部分（例えば、配線１２１６Ｌ）を含む。さらに、配線パターン１２１６は、絶縁層１２１４を貫通して配線パターン１２１２と物理的かつ電気的に接続される部分（例えば、導電性ビア１２１６ｖ）を含む。詳細は後述するが、導電性ライン１２１６ Ｌは、平面視で「Ｃ」字状又は「Ｕ」字状の導電性ライン１２１６Ｌａを備えている。
図１４において、フォトレジスト１２２０（図１３参照）およびシード層の導電材料が形成されていない部分を除去する。フォトレジスト１２２０の除去は、酸素プラズマ等を用いたアッシング処理や剥離処理等により行うことができる。フォトレジスト１２２０を除去した後、露出したシード層をウェットエッチング、ドライエッチング等の適宜のエッチング工程を用いて除去する。
図１５において、配線パターン１２１６を形成した後、配線パターン１２１６及び絶縁層１２１４上に絶縁層１２１８を堆積する。絶縁層１２１８は、絶縁層１２０２と同様の材料および方法を用いて形成することができるので、ここでは説明を省略する。図示の実施形態では、導電性ライン１２１６Ｌａの下方に配置されたビア１２０４Ｖ、１２０８Ｖ、１２１２Ｖ、１２１６Ｖが上下に積層されている。
配線パターン１２１６は、配線パターン１２０４、１２０８、１２１２とは異なるサイズであってもよい。例えば、配線パターン１２１６の配線及び／又はビアは、配線パターン１２０４、１２０８、１２１２の配線及び／又はビアよりも太くてもよい。他の実施形態では、配線パターン１２１６の配線及び／又はビアは、配線パターン１２０４、１２０８、１２１２の配線及び／又はビアと同じ幅及び／又は厚さであってもよい。
幾つかの実施形態では、誘電体層１２１８は、絶縁層１２０２、１２０６、１２１０、１２１４とは異なる厚さを有する。例えば、絶縁層１２１８は、絶縁層１２０２、１２０６、１２１０、１２１４よりも厚くてもよい。他の実施形態では、絶縁層１２１８は、絶縁層１２０２、１２０６、１２１０、１２１４と同じ厚さであってもよい。
図１５－図２１は、ＵＢＭ構造１４４を形成する途中の工程を示す断面図である。図１５において、絶縁層１２１８を形成した後、絶縁層１２１８をパターニングする。パターニングは、例えば、絶縁層１２１８が感光性材料である場合には、絶縁層１２１８を露光、現像してもよいし、異方性エッチング等を用いてエッチングしてもよい。パターン化された絶縁層１２１８は、配線パターン１２１６の一部、すなわち、導電性ライン１２１６Ｌａの一部を露出させる。
図１６において、絶縁層１２１８上及び絶縁層１２１８を貫通する開口内にシード層（図示せず）が形成される。幾つかの実施形態では、シード層は、金属層であることが好ましく、単層であってもよいし、異なる材料からなる複数の副層からなる複合層であってもよい。幾つかの実施形態では、シード層は、チタン層と、チタン層上の銅層とを含む。シード層は、例えばＰＶＤ等を用いて形成することができる。
シード層を形成した後、シード層上にフォトレジスト１２２２を形成し、パターニングする。フォトレジスト１２２２は、スピンコート等により形成し、パターニングのために露光してもよい。フォトレジスト１２２２のパターンは、ＵＢＭ構造１４４のビア部１４４Ｖ及びパッド部１４４Ｐに対応する（図１７参照）。このパターニングにより、フォトレジスト１２２０を開口してシード層を露出させる。
次に、図１７に示すように、フォトレジスト１２２２の開口部及びシード層の露出部分に導電材料を形成する。導電性材料は、電気めっき、無電解めっき等のめっきにより形成することができる。導電性材料としては、銅、チタン、タングステン、アルミニウム等の金属を用いることができる。幾つかの実施形態では、導電性材料は、フォトレジストを介して開口部を区画するようにコンフォーマルに形成されることが好ましい。この導電性材料とシード層の下地部分との組み合わせにより、ＵＢＭ構造１４４のビア部１４４Ｖ及びパッド部１４４Ｐが形成される。ＵＢＭ構造１４４のパッド部１４４Ｐは、絶縁層１２１８の主面に沿って延びている。ＵＢＭ構造１４４のビア部１４４Ｖは、絶縁層１２１８を貫通し、配線パターン１２１６と物理的かつ電気的に接続されている。ＵＢＭ構造１４４のパッド部１４４ＰをＵＢＭパッド１４４Ｐと称する場合がある。ＵＢＭ構造１４４のビア部１４４Ｖは、ＵＢＭビア１４４Ｖとも称され得る。
図１８において、フォトレジスト１２２２（図１７参照）及びシード層の導電材料が形成されていない部分を除去する。フォトレジスト１２２２の除去は、例えば、酸素プラズマ等を用いたアッシングや剥離により行うことができる。フォトレジスト１２２２を除去した後、露出したシード層をウェットエッチング、ドライエッチング等の適宜のエッチング工程を用いて除去する。
図１９において、ＵＢＭビア１４４ＶおよびＵＢＭパッド１４４Ｐを形成した後、絶縁層１２１８およびＵＢＭパッド１４４Ｐ上にフォトレジスト１２２４を形成し、パターニングする。フォトレジスト１２２４は、スピンコート等により形成し、パターニングのために露光してもよい。フォトレジスト１２２４のパターンは、ＵＢＭ構造１４４の柱部１４４Ｃ（図２０参照）に対応する。このパターニングにより、フォトレジスト１２２４を開口し、ＵＢＭパッド１４４Ｐを露出させる。
次に、図２０に示すように、フォトレジスト１２２４の開口部及びＵＢＭパッド１４４Ｐの露出部に導電材料を形成し、ＵＢＭ構造１４４の柱部１４４Ｃを形成する。導電性材料は、電気めっき、無電解めっき等のめっきにより形成することができる。導電性材料としては、銅、チタン、タングステン、アルミニウム等の金属を用いることができる。ＵＢＭ構造１４４の柱部１４４ＣをＵＢＭ柱１４４Ｃと称する場合がある。
次に、ＵＢＭ柱１４４Ｃ上に導電性接続部１４６を形成する。なお、導電性接続部１４６が半田材で構成されている場合には、フォトレジスト１２２４及びＵＢＭカラム１４４ＣＢＹの開口部に半田材を電解めっきや無電解めっき等のめっきにより形成してもよい。
図２１において、導電性接続部１４６を形成した後、フォトレジスト１２２４（図２０参照）を除去する。フォトレジスト１２２４の除去は、酸素プラズマ等を用いたアッシングや剥離等の任意の方法で行うことができる。
図２２Ａは、図２１に示した構造体の導電性を示す斜視図である。図２２Ｂは、図２２Ａに示す構造体の断面ＢＢに沿った平面図である。図２２Ａ及び図２２Ｂを参照して、導電性ライン１２１６Ｌａは、平面視において、湾曲形状の一端にＵＢＭビア１４４Ｖが位置し、湾曲形状の他端にビア１２１６Ｖが位置するＣ字状またはＵ字状の形状を有している。本実施形態では、配線１２１６Ｌａは、平面視において、ＵＢＭパッド１４４Ｐの周囲であって、ＵＢＭパッド１４４Ｐの周囲の内側に配置されている。湾曲した「Ｃ」字状または「Ｕ」字状の形状は、ばねのコイルのように作用して、破損することなく撓み変形することができる。再配線構造の配線パターンは、半導体パッケージ内の材料のＣＴＥ不整合により、屈曲または変形することがある。このＣＴＥミスマッチは、曲げ変形による高い応力に耐えることができる。しかし、開示されているような柔軟性の高い配線パターンの形状は、再配線構造の信頼性を高める。フレキシブル形状の配線パターン１２１６及びフレキシブル絶縁層１２１８（図２１参照）は、再配線構造及びパッケージ構造の応力を安全に逃がすための緩衝材を提供することから、応力緩衝膜と呼ぶことができる。
導電性ライン１２１６Ｌａは、ＵＢＭビア１４４Ｖの直下の第１の部分１２１６Ｌａ１と、ビア１２１６Ｖの直上の第３の部分１２１６Ｌａ３と、第１の部分１２１６Ｌａ１と第３の部分１２１６Ｌａ３とを接続する第２の部分１２１６Ｌａ２とを有する。第１の及び第３の部分１２１６Ｌａ１、１２１６Ｌａ３は、上下のビア１４４Ｖ、１２１６Ｖに接続されるパッド部であり、第２の部分１２１６Ｌａ２は、第１の及び第３の部分１２１６Ｌａ１、１２１６Ｌａ３を接続する曲線状又は迂回状のパターンを有する。第２の部分１２１６Ｌａ２の第１の部分１２１６Ｌａ１に接続された第１の端子は、第３の部分１２１６Ｌａ３に向かって延びていない。第２の部分１２１６Ｌａ２の第３の部分１２１６Ｌａ３に接続された第２の端子は、第１の部分１２１６Ｌａ１に向かって延びていない。第２の部分１２１６Ｌａ２は、第１の部分１２１６Ｌａ１と第３の部分１２１６Ｌａ３との間の最短直線経路と重ならない。第２の部分１２１６Ｌａ２の迂回パターンは、配線パターン１２１６の導電性を補助して、再配線構造及び／又はパッケージ構造の応力を安全に逃がす。
幾つかの実施形態では、平面視において、パッド部１２１６Ｌａ１、１２１６Ｌａ３は、湾曲部１２１６Ｌａ２よりも幅広である。これにより、パッド部１２１６Ｌａ１、１２１６Ｌａ１は、上下のビアとの接続を良好にすることができ、再配線構造の信頼性を向上させることができる。パッド部１２１６Ｌａ１、１２１６Ｌａ３の中心は、ＵＢＭパッド１４４Ｐの中心に対して左右にずれており、パッド部１２１６Ｌａ１の中心は第１の方向にずれ、パッド部１２１６Ｌａ３の中心は第１の方向とは異なる第２の方向にずれている。幾つかの実施形態では、第１の方向は、第２の方向とは反対方向である。
ＵＢＭパッド１４４Ｐの平面形状は、円形であることが好ましい。他の実施形態では、ＵＢＭパッド１４４Ｐの形状は、設計要求に基づいて任意の形状とすることができる。ＵＢＭパッド１４４Ｐの直径は、６０μｍ未満であることが好ましい。ＵＢＭカラム１４４Ｃは、平面視で円形状であることが好ましい。他の実施形態では、ＵＢＭカラム１４４Ｃの形状は、設計要求に基づいて任意の形状とすることができる。本実施形態では、ＵＢＭ柱１４４Ｃの直径は、約６０ｍよりも小さい。幾つかの実施形態では、ＵＢＭパッド１４４Ｐの径は、ＵＢＭ柱１４４Ｃの径よりも大きいことが好ましい。ＵＢＭ列１４４Ｃの中心は、平面視において、ＵＢＭパッド１４４Ｐの中心に対してずれている。ＵＢＭカラム１４４Ｃは、平面視において、ビア１２１６Ｖを完全に覆い、ＵＢＭビア１４４ＶＩＮを部分的に覆っている。
ＵＢＭビア１４４Ｖ、ＵＢＭパッド１４４Ｐ、及びＵＢＭ柱１４４ＣからなるＵＢＭ構造１４４を上記のような形状及び配置で形成することにより、半導体パッケージ内の材料のＣＴＥ不整合に起因してＵＢＭ構造１４４に接合された導電接続部１４６から再配線構造１２００の配線パターン１２０４、１２０８、１２１２、１２１６に伝わる応力が低減される。
図２３は、実施形態に係るパッケージ部品１００（図１１参照）の領域２１２の断面図である。図示の実施形態では、再配線構造２３００は、パッケージ部品１００の分布構造１２０（図１１参照）として実装されている。図２３の構成は、図２１の構成と同様であり、同様の構成には同一の符号を付して説明を省略する。再配線構造２３００は、絶縁層１２０２、１２０６、１２１０、１２１４、１２１８と、配線パターン１２０４、１２０８、１２１２、１２１６とを有する。分布構造２３００は、図１２－図１５を参照して説明した再配線構造１２００と同様に形成することができるので、ここでの説明は省略する。再配線構造２３００の配線パターン１２０４、１２０８、１２１２、１２１６、ＵＢＭビア１４４Ｖ、ＵＢＭパッド１４４Ｐ、ＵＢＭカラム１４４Ｃは、図２３の構造が図２１の構造の鏡像となるように配置されている。
図２４は、実施形態に係るパッケージ部品１００（図１１参照）の平面図である。いくつかの実施形態では、図２１及び図２３を参照して説明したような再配線及びＵＢＭ構造を、集積回路ダイ５０Ａ及び５０Ｂの歪みが大きくなりやすい領域（例えば、集積回路ダイ５０Ａ及び５０Ｂの角部領域１２２６）に接合され、歪みを低減又は解消するための導電性の接続部１４６（図１１参照）を形成してもよい。集積回路ダイ５０Ａ、５０Ｂは、平面視において、第１の幅Ｗ１及び第２の幅Ｗ ２を有している。本実施形態では、幅Ｗ１は、約１０ ｍｍ－約５０ ｍｍである。幅Ｗ ２は、１０ ｍｍ以上５０ ｍｍ以下であることが好ましい。角領域１２２６は、平面視において、第３の幅Ｗ３及び第４幅Ｗ ４を有する。本実施形態では、幅Ｗ３は、１とＭとの間である。本実施形態では、幅Ｗ ４と幅Ｍとの間に位置する。幾つかの実施形態では、Ｗ３／Ｗ１は、１／５００００以上１／２以下であることが好ましい。幾つかの実施形態では、Ｗ ４／Ｗ ２は、１／５００００以上１／２以下である。いくつかの実施形態では、角部領域１２２６の大きさによっては、集積回路チップ５０Ａ、５０Ｂの角部領域１２２６に１つ以上の導電性コネクタ１４６（図１１参照）が接合されてもよい。
図２５は、インターポーザダイ５１の断面図である。インターポーザダイ５１は、後の工程でパッケージングされ、集積回路パッケージとなる。幾つかの実施形態では、インターポーザダイ５１は、図１に示した集積回路ダイ５０と同様であってもよく、同様の構成には同様の符号を付して説明を省略する。インターポーザダイ ５１は、後の工程で個片化され、複数のインターポーザダイが形成されたウェハに形成されてもよい。インターポーザダイ ５１は、適用される製造プロセスに応じて加工されてもよい。図示の実施形態では、インターポーザダイ５１は、配線構造６０を備えている。他の実施形態では、配線構造６０は省略されてもよい。本実施形態では、インターポーザダイ５１は、能動素子及び／又は受動素子を有していない。他の実施形態では、インターポーザダイ５１の半導体基板５２に能動素子及び／又は受動素子が形成されてもよい。幾つかの実施形態では、インターポーザダイは、半導体基板５２を貫通する貫通ビア（ＴＶ）５３を備えている。ＴＶ ５３は、例えば、銅などの導電性材料により構成されている。
図２６－図３８は、実施形態に係るパッケージ部品３００の製造工程の途中段階を示す断面図である。第１のパッケージ領域３００ Ａ及び第２のパッケージ領域３００Ｂが示されており、パッケージ領域３００ Ａ及び３００Ｂの各々には、１以上の集積回路ＤＩＥＳ ５０（図１参照）及び１以上のインターポーザダイ５１（図２５参照）がパッケージ化されて集積回路パッケージが形成されている。幾つかの実施形態では、図２６－図３８を参照して説明する構成及び処理手順の一部は、図２－図１１を参照して説明した構成及び処理手順と同様であるため、説明を省略する。
図２６において、キャリア基板１０２が設けられ、キャリア基板１０２上には、図２を参照して説明したように、剥離層１０４が形成されているので、ここでの説明は省略する。
図２７において、分離層１０４上に再配線構造１０６を形成してもよい。再配線構造１０６は、裏面再配線構造とも称される。図示する実施形態では、再配線構造１０６は、無絶縁層１０８と、配線パターン１１０（再配線、再配線ともいう）と、無絶縁層１１２とを有する。再配線構造１０６は任意であり、省略してもよい。なお、再配線構造１０６に代えて、外部配線層１０４上に形成された配線パターン付き絶縁層を用いてもよい。
分離層１０４上に絶縁層１０８を形成してもよい。絶縁層１０８の下面は、分離層１０４の上面に接していてもよい。幾つかの実施形態では、絶縁層１０８は、ＰＢＯ、ポリイミド、ＢＣＢ等のポリマーで形成される。他の実施形態では、絶縁層１０８は、窒化シリコン等の窒化物、酸化シリコン、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等の酸化物等で形成される。絶縁層１０８は、スピンコート法、ＣＶＤ法、ラミネート法等の任意の成膜方法、またはこれらの組み合わせにより形成することができる。
絶縁層１０８上に配線パターン１１０を形成してもよい。配線パターン１１０を形成する一例として、絶縁層１０８上にシード層を形成する。シード層は、金属層であることが好ましく、単層であってもよいし、異なる材料からなる複数の副層からなる複合層であってもよい。幾つかの実施形態では、シード層は、チタン層と、チタン層上の銅層とを含む。シード層は、例えばＰＶＤ等を用いて形成することができる。次に、シード層上にフォトレジストを形成し、パターニングする。フォトレジストは、スピンコート等により形成し、パターニングのために露光してもよい。フォトレジストのパターンは、配線パターン１１０に対応する。このパターニングにより、フォトレジストに開口部が形成され、シード層が露出する。フォトレジストの開口部及びシード層の露出部には、導電材料が形成される。導電性材料は、電気めっき、無電解めっき等のめっきにより形成することができる。導電性材料としては、銅、チタン、タングステン、アルミニウム等の金属を用いることができる。その後、フォトレジストおよび導電材料が形成されていない部分のシード層を除去する。フォトレジストの除去は、酸素プラズマ等を用いたアッシングや剥離等の任意の方法で行うことができる。フォトレジストを除去した後、露出したシード層をウェットエッチング、ドライエッチング等の適宜のエッチング工程を用いて除去する。シード層及び導電性材料の残りの部分は、配線パターン１１０を形成する。
絶縁層１１２は、配線パターン１１０及び絶縁層１０８上に形成されていてもよい。絶縁層１１２は、絶縁層１０８と同様の材料及び方法を用いて形成することができる。次に、絶縁層１１２をパターニングして、配線パターン１１０の一部を露出する開口部１１４を形成する。パターニングは、例えば、絶縁層１１２が感光性材料である場合には、絶縁層１１２を露光してもよいし、異方性エッチング等を用いてエッチングしてもよい。絶縁層１１２が感光性材料であれば、露光後に現像することができる。
図２７は、１つの配線パターン１１０を有する再配線構造１０６を例示している。再配線構造１０６は、任意の数の誘電体層及び配線パターンを含んでいてもよい。より多くの誘電体層や配線パターンを形成する場合には、上述した工程や工程を繰り返してもよい。
図２８において、開口１１４内には、再配線構造１０６の最上層の絶縁層（例えば、絶縁層１１２）から離れるように貫通ビア（ＴＶ）１１６が形成されている。ＴＶ １１６を形成するための一例として、再配線構造１０６上、例えば、絶縁層１１２上及び開口部１１４によって露出された配線パターン１１０上にシード層（図示せず）を形成する。幾つかの実施形態では、シード層は、金属層であることが好ましく、単層であってもよいし、異なる材料からなる複数の副層からなる複合層であってもよい。本発明の好ましい態様は、前記シード層は、チタン層と、前記チタン層上の銅層とを含むことを特徴とする。シード層は、例えばＰＶＤ等を用いて形成することができる。シード層上にフォトレジストを形成し、パターニングする。フォトレジストは、スピンコート等により形成し、パターニングのために露光してもよい。フォトレジストのパターンは、ＴＶＳに相当する。このパターニングにより、フォトレジストに開口部が形成され、シード層が露出する。フォトレジストの開口部及びシード層の露出部には、導電材料が形成される。導電性材料は、電気めっき、無電解めっき等のめっきにより形成することができる。導電性材料としては、銅、チタン、タングステン、アルミニウム等の金属を用いることができる。フォトレジスト及びシード層の導電材料が形成されていない部分を除去する。フォトレジストの除去は、酸素プラズマ等を用いたアッシングや剥離等の任意の方法で行うことができる。フォトレジストを除去した後、露出したシード層をウェットエッチング、ドライエッチング等の適宜のエッチング工程を用いて除去する。シード層及び導電性材料の残りの部分は、ＴＶ １１６を構成する。
図２９において、インターポーザダイ５１は、再配線構造１０６の絶縁層１１２に接着剤１１８によって接着されている。図示した例では、第１のパッケージ領域３００ ａ及び第２のパッケージ領域３００Ｂのそれぞれに、１つのインターポーザダイ ５１が付着している。他の実施形態では、第１のパッケージ領域３００ Ａ及び第２のパッケージ領域３００Ｂのそれぞれにおいて、２つ以上のインターポーザダイ５１が接着されてもよい。接着剤１１８は、インターポーザダイ５１の裏側にあり、インターポーザダイ５１ ａを絶縁層１１２のような裏面再分配構造１０６に接着する。接着剤１１８は、任意の適切な接着剤、エポキシ、ダイアタッチフィルム（ＤＡＦ）等であってよい。接着剤１１８は、インターポーザダイ５１の裏面に塗布してもよいし、再配線構造１０６を利用しない場合はキャリア基板１０２の表面に塗布してもよいし、再配線構造１０６の上面に塗布してもよい。例えば、個片化する前に、インターポーザダイ５１の裏面に接着剤１１８を塗布してインターポーザダイ５１を分離してもよい。
図３０において、各部品の周囲には、封止材１２２が形成されている。形成後、封止材１２２は、ＴＶ １１６及びインターポーザダイ５１を封止する。封止材１２２としては、モールド剤、エポキシ等を用いることができる。封止材１２２は、圧縮成形やトランスファー成形等により塗布され、ＴＶ １１６やインターポーザダイ５１を埋め込むようにキャリア基板１０２上に形成されてもよい。封止材は、液状または半液状に塗布した後、硬化させてもよい。
図３１において、封止樹脂１２２に平坦化処理を施し、ＴＶ １１６及びダイコネクタ６６を露出させる。また、平坦化処理により、ＴＶ １１６、絶縁層６８及び／又はダイコネクタ６６が露出するまで、ＴＶ １１６、絶縁層６８及び／又はダイコネクタ６６の材料を除去してもよい。ＴＶ １１６の上面、ダイコネクタ６６、絶縁層６８及び封止材１２２の上面は、平坦化処理後（プロセスばらつき内）において略面一となっている。平坦化処理は、例えば、ＣＭＰ処理、研削処理、エッチング処理等であってもよいし、これらの組み合わせであってもよい。幾つかの実施形態では、ＴＶ １１６及び／又はダイコネクタ６６が既に露出している場合には、平坦化処理を省略してもよい。
図３２において、封止体１２２、ＴＶ １１６及びインターポーザダイ５１上に再配線構造１３０が形成されている。分配構造１３０は、複数の絶縁層と、交互に形成された複数の配線パターン（図示せず）とを備えていてもよい。幾つかの実施形態では、再配線構造１３０は、図３９Ａを参照して以下のようにして形成することができ、その際に詳細に説明する。
次に、再配線構造１３０上にＵＢＭ構造１４４を形成し、再配線構造１３０と電気的に接触させる。幾つかの実施形態では、テＵＢＭ構造１４４は、再配線構造１３０内に延在するビア部と、再配線構造１３０の主面に沿って延在するパッド部と、パッド部上に設けられた柱部とを有していてもよい。なお、ＵＢＭ構造１４４は、図３９Ａを参照して以下のように形成することができ、その際に詳細に説明する。ＴＨＵＢＭ １４４を形成した後は、図４を参照して説明したように、ＵＢＭ １４４に導電接続部１４６を形成するため、ここでは説明を省略する。
図３３において、図３２の構造体には、集積回路ダイ５０（例えば、第１の集積回路ダイ５０Ａ及び第２の集積回路ダイ５０Ｂ）が取り付けられている。パッケージ領域３００Ａ、３００Ｂには、所望の種類および数量の集積回路ダイ５０が接着されている。集積回路ダイ５０は、パッケージモジュール５０と称されてもよい。図示の実施形態では、第１のパッケージ領域３００ Ａ及び第２のパッケージ領域３００Ｂのそれぞれにおいて、第１の集積回路ダイ５０Ａ及び第２の集積回路ダイ５０Ｂを含む複数の集積回路ダイ５０が互いに隣接して接着されている。いくつかの実施形態では、図５を参照して説明したように、導電性コネクタ１４６に集積回路ダイ５０が取り付けられるので、ここでの説明は省略する。
図３４において、領域３００Ａ、３００Ｂの集積回路ダイ５０Ａ、５０Ｂと再配線構造１３０との間には、図６で説明したＵＢＭ構造１４４と導電接続部１４６とダイコネクタ６６との間及びその周囲を含むアンダーフィル１５０が形成されており、ここでの説明は省略する。
図３５において、集積回路チップ５０、導電接続部１４６及びアンダーフィル１５０の周囲には、図７で説明したように、封止部１５２が形成されているので、ここでの説明は省略する。幾つかの実施形態では、封止部材１５２の上面を除去して平坦化する平坦化工程を行ってもよい。平坦化工程は、ＣＭＰ処理、研削処理、エッチング処理等を含んでいてもよいし、これらの組み合わせであってもよい。なお、アンダーフィル１５０、封止材１５２、及び集積回路チップ５０の表面は、同一面内（プロセスばらつき内）であることが好ましい。
図３６において、再配線構造１０６からキャリア基板１０２を剥離するために、キャリア基板デボンディングを行う。剥離工程は、剥離層１０４にレーザ光やＵＶ光などの光を照射し、光の熱により剥離層１０４が分解してキャリア基材１０２を除去する工程である。その後、構造体を裏返してテープ（図示せず）上に載置する。
図３７において、図９を参照して説明したように、再配線構造１０６に外部接続するためのＵＢＭ構造ＲＥＳ １６０が形成されているので、ここでの説明は省略する。続いて、図９を参照して説明したように、ＵＢＭ構造体１６０に導電接続部１６２を形成するため、ここでの説明は省略する。
また、図３７において、スクライブライン領域、例えば、第１のパッケージ領域３００ ａと第２のパッケージ領域３００Ｂとの間に沿って、個片化工程を行う。ソーイングにより、第２のパッケージ領域３００Ｂから第１のパッケージ領域３００ ａが個片化される。これにより、個片化された素子積層体は、第１のパッケージ領域３００ ａ及び第２のパッケージ領域３００Ｂのいずれか一方から得られる。その後、個片化された各構造体を裏返してパッケージ基板２００に実装する（図３８参照）。
図３８において、図１１を参照して説明したように、導電性コネクタ１６２を用いてパッケージ部品３００をパッケージ基板２００に実装することができるので、ここでの説明は省略する。幾つかの実施形態では、図１１を参照して説明したように、パッケージ部品３００とパッケージ基板２００との間であって、導電接続部１６２の周囲にアンダーフィル２０８が形成されていてもよいので、ここでの説明は省略する。
図３９Ａは、パッケージ部品３００の領域２１４（図３８参照）の断面図である。図示の実施形態では、再配線構造３９００は、パッケージ部品３００の分配構造１３０（図３８参照）として実装されている。図３９Ａの構成は、図２１の構成と同様であり、同様の構成には同様の符号を付して説明を省略する。
幾つかの実施形態では、分布構造３９００は、インターポーザダイ５１のダイコネクタ６６及び絶縁層６８上に形成される（図３８参照）。再配線構造３９００は、絶縁層１２０２、１２０６、１２１０、１２１４、１２１８と、配線パターン１２０４、１２０８、１２１２、１２１６とを有する。幾つかの実施形態では、分布構造３９００は、図１２－図１５を参照して説明した再配線構造１２００と同様に形成することができるので、ここでの説明は省略する。続いて、図１５－図２１を参照して説明したように、再配線構造上にＵＢＭ １４４および導電性接続部１４６を形成するので、ここでの説明は省略する。詳細は後述するが、導電性ライン１２１６ Ｌは、平面視で「Ｃ」字状又は「Ｕ」字状の導電性ライン１２１６Ｌａを備えている。また、導電性ライン１２０４ Ｌは、平面視で「Ｃ」字状又は「Ｕ」字状の導電性ライン１２０４ Ｌａを備えている。
幾つかの実施形態では、分配構造３９００を形成する前に、ダイコネクタ６６上にパッド３９０２を形成する。幾つかの実施形態では、パッド３９０２は、図１５－図２１を参照して説明したＵＢＭパッド１４４Ｐと同様の材料および方法を用いて形成することができるので、ここでの説明は省略する。パッド３９０２は、ＵＢＭパッド３９０２と称してもよい。
図３９Ｂは、図３９Ａに示す構造体の断面ＢＢにおける導電性を示す平面図である。幾つかの実施形態では、導電性ライン１２０４ Ｌａは、ビア１２０４Ｖが曲線形状の一端に位置し、ビア１２０４Ｖが曲線形状の他端に位置する平面視略Ｃ字状又はＵ字状に形成されている。幾つかの実施形態では、導電性ライン１２０４ Ｌａは、平面視において、パッド３９０２の上方であって、パッド３９０２の外周内に配置されている。湾曲した「Ｃ」字状または「Ｕ」字状の形状は、ばねのコイルのように作用して、破損することなく撓み変形することができる。再配線構造の配線パターンは、半導体パッケージ内の材料のＣＴＥ不整合により、屈曲または変形することがある。このＣＴＥミスマッチは、曲げ変形による高い応力に耐えることができる。しかし、開示されているような柔軟性の高い配線パターンの形状は、再配線構造の信頼性を高める。フレキシブル形状の配線パターン１２０４及びフレキシブル絶縁層１２０２（図３９Ａ参照）は、再配線構造及びパッケージ構造の応力を安全に逃がすための緩衝材となるため、応力緩衝膜と呼ばれることもある。
幾つかの実施形態では、配線１２０４ Ｌａは、ビア１２０４Ｖの直下の第１の部分１２０４Ｌａ１と、ビア１２０４Ｖの直上の第３の部分１２０４Ｌａ３と、第１の部分１２０４Ｌａ１と第３の部分１２０４Ｌａ３とを接続する第２の部分１２０４Ｌａ２とを含む。第１の及び第３の部分１２０４Ｌａ１、１２０４Ｌａ３は、上下のビア１２０４Ｖ、１２０４Ｖに接続されるパッド部であり、第２の部分１２０４Ｌａ２は、第１の及び第３の部分１２０４Ｌａ１、１２０４Ｌａ３を接続する曲線状又は迂回状のパターンを有する。第２の部分１２０４Ｌａ２の迂回パターンは、配線パターン１２０４の導電性を補助し、再配線構造３９００及び／又はパッケージ構造の応力を安全に逃がす。
幾つかの実施形態では、パッド部１２０４Ｌａ１、１２０４Ｌａ３は、平面視において、湾曲部１２０４Ｌａ２よりも幅広である。これにより、パッド部１２０４Ｌａ１、１２０４Ｌａ１は、上下のビアとの接続を良好にすることができ、再配線構造の信頼性を向上させることができる。パッド部１２０４Ｌａ１、１２０４Ｌａ３の中心は、パッド３９０２の中心に対して左右にずれており、パッド部１２０４Ｌａ１の中心は第１の方向にずれ、パッド部１２０４Ｌａ３の中心は第１の方向とは異なる第２の方向にずれている。幾つかの実施形態では、第１の方向は、第２の方向とは反対方向である。
幾つかの実施形態では、パッド３９０２は、平面視で円形状を有する。他の実施形態では、パッド３９０２は、設計要求に基づいて任意の形状を有してよい。本実施形態では、パッド３９０２の直径は６０μｍ未満である。ダイコネクタ６６は、平面視で円形状であることが好ましい。他の実施形態では、ダイコネクタ６６は、設計要求に基づいて任意の形状とすることができる。本実施形態では、ダイコネクタ６６の直径は、２０μｍ未満である。幾つかの実施形態では、パッド３９０２の直径は、ダイコネクタ６６の直径よりも大きい。ダイコネクタ６６の中心は、平面視において、パッド３９０２の中心に対して第１の方向Ｄ１にずれている。本実施形態では、コネクタ６６は、平面視において、ビア１２０４Ｖと完全に重なっており、ビア１２０８ Ｖと部分的に重なっている。このような形状及び配置を有するダイコネクタ６６及びパッド３９０２を形成することにより、ＣＴＥミスマッチによりダイコネクタ６６から再配線構造３９００の配線パターン１２０４、１２０８、１２１２、１２１６に伝わる応力が低減される。
図３９Ｃは、図３９Ａに示す構造体の断面ＣＣにおける導電性を示す平面図である。本実施形態では、配線１２１６Ｌａは、ＵＢＭビア１４４Ｖが湾曲形状の一端に位置し、ビア１２１６Ｖが湾曲形状の他端に位置する平面視略Ｃ字状又はＵ字状に形成されている。本実施形態では、配線１２１６Ｌａは、平面視において、ＵＢＭパッド１４４Ｐの周囲であって、ＵＢＭパッド１４４Ｐの周囲の内側に配置されている。湾曲した「Ｃ」字状または「Ｕ」字状の形状は、ばねのコイルのように作用して、破損することなく撓み変形することができる。再配線構造の配線パターンは、半導体パッケージ内の材料のＣＴＥ不整合により、屈曲または変形することがある。このＣＴＥミスマッチは、曲げ変形による高い応力に耐えることができる。しかし、開示されているような柔軟性の高い配線パターンの形状は、再配線構造の信頼性を高める。フレキシブル形状の配線パターン１２１６及びフレキシブル絶縁層１２１８（図３９Ａ参照）は、再配線構造及びパッケージ構造の応力を安全に逃がすための緩衝材を提供するため、応力緩衝膜と呼ばれることもある。
配線１２１６Ｌａは、ＵＢＭビア１４４Ｖの直下の第１の部分１２１６Ｌａ１と、ビア１２１６Ｖの直上の第３の部分１２１６Ｌａ３と、第１の部分１２１６Ｌａ１と第３の部分１２１６Ｌａ３とを接続する第２の部分１２１６Ｌａ２とを有する。第１の及び第３の部分１２１６Ｌａ１、１２１６Ｌａ３は、上下のビア１４４Ｖ、１２１６Ｖに接続されるパッド部であり、第２の部分１２１６Ｌａ２は、第１の及び第３の部分１２１６Ｌａ１、１２１６Ｌａ３を接続する曲線状又は迂回状のパターンを有する。第２の部分１２１６Ｌａ２の迂回パターンは、配線パターン１２１６の導電性を利用して、再配線構造及び／又はパッケージ構造の応力を安全に逃がすためのものである。
幾つかの実施形態では、平面視において、パッド部１２１６Ｌａ１、１２１６Ｌａ３は、湾曲部１２１６Ｌａ２よりも幅広である。これにより、パッド部１２１６Ｌａ１、１２１６Ｌａ１は、上下のビアとの接続を良好にすることができ、再配線構造の信頼性を向上させることができる。パッド部１２１６Ｌａ１、１２１６Ｌａ３の中心は、ＵＢＭパッド１４４Ｐの中心に対して左右にずれており、パッド部１２１６Ｌａ１の中心は第１の方向にずれ、パッド部１２１６Ｌａ３の中心は第１の方向とは異なる第２の方向にずれている。幾つかの実施形態では、第１の方向は、第２の方向とは反対方向である。
ＵＢＭパッド１４４Ｐは、平面視で円形状であることが好ましい。他の実施形態では、ＵＢＭパッド１４４Ｐの形状は、設計要求に基づいて任意の形状とすることができる。本実施形態では、ＵＢＭパッド１４４Ｐの直径は６０μｍ未満である。ＵＢＭカラム１４４Ｃは、平面視で円形状であることが好ましい。他の実施形態では、ＵＢＭカラム１４４Ｃの形状は、設計要求に基づいて任意の形状とすることができる。本実施形態では、ＵＢＭ柱１４４Ｃの直径は、６０μｍ未満である。幾つかの実施形態では、ＵＢＭパッド１４４Ｐの径は、ＵＢＭ列１４４Ｃの径よりも大きく、ＵＢＭ列１４４Ｃの中心は、平面視において、ＵＢＭ構造１４４のパッド部１４４Ｐの中心に対して第２の方向Ｄ２にずれている。幾つかの実施形態では、第２の方向Ｄ２は、第１の方向Ｄ１とは異なる（図３９Ｂ参照）。幾つかの実施形態では、第２の方向Ｄ２は、第１の方向Ｄ１とは反対方向である（図３９Ｂ参照）。ＵＢＭカラム１４４Ｃは、平面視において、ビア１２１６Ｖを完全に覆い、ＵＢＭビア１４４Ｖを部分的に覆っている。
ＵＢＭビア１４４Ｖ、ＵＢＭパッド１４４Ｐ、及びＵＢＭ柱１４４ＣからなるＵＢＭ構造１４４を上記のような形状及び配置で形成することにより、半導体パッケージ内の材料のＣＴＥ不整合に起因してＵＢＭ構造１４４に接合された導電接続部１４６から再配線構造３９００の配線パターン１２０４、１２０８、１２１２、１２１６に伝わる応力が低減される。
図４０は、実施形態におけるパッケージ部品３００の領域２１４（図３８参照）の断面図である。図示の実施形態では、再配線構造４０００は、パッケージ部品３００の配線構造１３０（図３８参照）として実装されている。図４０の構成は、図３９の構成と同様であり、同様の構成には同様の符号を付して説明を省略する。再配線構造４０００は、絶縁層１２０２、１２０６、１２１０、１２１４、１２１８と、配線パターン１２０４、１２０８、１２１２、１２１６とを有する。幾つかの実施形態では、分布構造４０００は、図３９Ａを参照して説明した再配線構造３９００と同様に形成することができるので、ここでの説明は省略する。再配線構造４０００の配線パターン１２０４、１２０８、１２１２、１２１６、ＵＢＭビア１４４Ｖ、ＵＢＭパッド１４４Ｐ、ＵＢＭカラム１４４Ｃ、パッド３９０２は、図４０の構造が図３９ Ａの構造の鏡像となるように配置されている。
図４１は、パッケージ部品３００（図３８参照）の領域２１４の断面図である。図示の実施形態では、再配線構造３９００は、パッケージ部品３００の分配構造１３０（図３８参照）として実装されている。図４１の構成は、図３９の構成と同様であり、同様の構成には同一の符号を付して説明を省略する。幾つかの実施形態では、図４１の構成は、図３９の構成と同様に構成することができるので、ここでは説明を省略する。図３９Ａの構造とは異なり、図４１の構造では、ダイコネクタ６６とＵＢＭ列１４４Ｃの中心が、対応するパッド３９０２、１４４Ｐの中心に対して同じ方向にずれている。
図４２は、実施形態におけるパッケージ部品３００の領域２１４（図３８参照）の断面図である。図示の実施形態では、再配線構造４２００は、パッケージ部品３００の分配構造１３０（図３８参照）として実装されている。図４２の構成は、図４１の構成と同様であり、同様の構成には同様の符号を付して説明を省略する。再配線構造４２００は、絶縁層１２０２、１２０６、１２１０、１２１４、１２１８と、配線パターン１２０４、１２０８、１２１２、１２１６とを有する。幾つかの実施形態では、図４２の構成は、図４１の構成と同様に構成することができるので、ここでは説明を省略する。再配線構造４２００の配線パターン１２０４、１２０８、１２１２、１２１６、ＵＢＭビア１４４Ｖ、ＵＢＭパッド１４４Ｐ、ＵＢＭカラム１４４Ｃ、パッド３９０２は、図４２の構造が図４１の構造の鏡像となるように配置されている。
図４３は、実施形態におけるパッケージ部品３００の領域２１４（図３８参照）の断面図である。図示された実施形態では、再配線４３００は、パッケージ部品３００の分配構造１３０（図３８参照）として実装されている。図４３の構成は、図３９ Ａの構成と同様であり、同様の構成には同一の符号を付して説明を省略する。再配線４３００は、絶縁層１２０２、１２０６、１２１０、１２１４、１２１８と、配線パターン１２０４、１２０８、１２１２、１２１６とを有する。なお、図４３の構成は、図３９ Ａの構成と同様に構成することができるので、ここでは説明を省略する。図３９Ａの構造とは異なり、パッド３９０２はＵＢＭパッド１４４Ｐに対して左右にずれており、平面視でパッド３９０２とＵＢＭパッド１４４Ｐとが部分的に重なるように配置されている。また、導電ライン１２０４ ＬＡは、導電ライン１２１６Ｌａに対して左右にずれているため、導電ライン１２０４ ＬＡと導電ライン１２１６Ｌａとは、平面視において部分的に重なっている。また、ビア１２０４ＶとＵＢＭビア１４４Ｖとは、スタックビア１２０８Ｖ、１２１２Ｖ、１２１６Ｖに対して左右にずれており、スタックビア１２０８Ｖ、１２１２Ｖ、１２１６Ｖは、ビア１２０４ＶとＵＢＭビア１４４Ｖとの間に左右に挟まれている。
図４４は、実施形態におけるパッケージ部品３００の領域２１４（図３８参照）の断面図である。図示の実施形態では、再配線構造４４００は、パッケージ部品３００の分配構造１３０（図３８参照）として実装されている。図４４の構成は、図４３の構成と同様であり、同様の構成には同様の符号を付して説明を省略する。再配線構造４４００は、絶縁層１２０２、１２０６、１２１０、１２１４、１２１８と、配線パターン１２０４、１２０８、１２１２、１２１６とを有する。なお、図４４の構成は、図４３の構成と同様に構成することができるので、ここでは説明を省略する。再配線構造４２００の配線パターン１２０４、１２０８、１２１２、１２１６、ＵＢＭビア１４４Ｖ、ＵＢＭパッド１４４Ｐ、ＵＢＭカラム１４４Ｃ、パッド３９０２は、図４４の構造が図４３の構造の鏡像となるように配置されている。
図４５は、実施形態におけるパッケージ部品３００の領域２１４（図３８参照）の断面図である。図示された実施形態では、再配線４３００は、パッケージ部品３００の分配構造１３０（図３８参照）として実装されている。図４５の構成は、図４３の構成と同様であり、同様の構成には同一の符号を付して説明を省略する。なお、図４５の構成は、図４３の構成と同様に構成することができるので、ここでは説明を省略する。図４３の構造と区別すると、図４５の構造では、ダイコネクタ６６とＵＢＭ列１４４Ｃの中心が、対応するパッド３９０２とパッド１４４Ｐの中心に対して同じ方向にずれている。
図４６は、実施形態におけるパッケージ部品３００の領域２１４（図３８参照）の断面図である。図示の実施形態では、再配線構造４６００は、パッケージ部品３００の配線構造１３０（図３８参照）として実装されている。図４６の構成は、図４５の構成と同様であり、同様の構成には同様の符号を付して説明を省略する。再配線構造４６００は、絶縁層１２０２、１２０６、１２１０、１２１４、１２１８と、配線パターン１２０４、１２０８、１２１２、１２１６とを有する。なお、図４６の構成は、図４５の構成と同様に構成することができるので、ここでは説明を省略する。再配線構造４２００の配線パターン１２０４、１２０８、１２１２、１２１６、ＵＢＭビア１４４Ｖ、ＵＢＭパッド１４４Ｐ、ＵＢＭカラム１４４Ｃ、パッド３９０２は、図４６の構造が図４５の構造の鏡像となるように配置されている。
図４７は、実施形態における実施形態に係るパッケージ部品３００（図３８参照）の平面図である。幾つかの実施形態では、インターポーザダイ５１と積分回路ダイ５０Ａ、５０Ｂの重なり部分との間には、図３９Ａ、４０－４６を参照して説明したような再配線及びＵＢＭ構造が形成されていてもよい。他の実施形態では、集積回路ダイ５０Ａ、５０Ｂのうち、平面視においてインターポーザダイ５１と重ならない部分の下方にも、図３９Ａ、４０－４６を参照して説明したような再配線およびＵＢＭ構造が形成されていてもよい。
その他の特徴や処理を含んでもよい。例えば、３Ｄ実装や３ＤＩＣデバイスの検証試験を補助するための試験構造を備えていてもよい。テスト用構造体は、例えば、再配線層に形成されたテスト用パッドや、３Ｄ実装や３ＤＩＣのテスト、プローブ及び／又はプローブカードの使用等が可能な基板に形成されたテスト用パッドを含んでいてもよい。検証試験は、最終的な構造だけでなく、中間的な構造に対して行ってもよい。また、ここに開示される構造及び方法は、公知の良品金型の中間検証を組み込んで歩留まりを向上させ、コストを低減する試験方法と併用してもよい。
実施形態によれば、効果が得られる。再配線及びＵＢＭ構造とその形成方法を提供する。特に、再配線構造には、折り曲げ等の変形に対して破断することなく、より柔軟な形状の配線パターンが含まれる。屈曲等の変形は、半導体パッケージ内の材料のＣＴＥミスマッチに起因する応力に起因するものと考えられる。例えば、平面視において、曲線状の「Ｃ」字状や「Ｕ」字状であってもよい。このフレキシブル形状の配線パターンの周囲は、高分子層等の誘電体層で囲まれている。フレキシブルな配線パターンと周囲の絶縁層との組み合わせは、再配線構造やパッケージ構造の応力を緩和するためのバッファとなる。また、ＵＢＭ構造は、例えば、ＵＢＭ構造に接合されたバンプから再配線構造の配線パターンに伝達される応力をＣＴＥミスマッチにより低減する形状及び配置を有するビア部、パッド部及び柱部を備えている。例えば、ＵＢＭ構造のパッド部の幅は、対応するＵＢＭ構造のピラー部の幅よりも大きい。また、ＵＢＭ構造のビア部および柱部の中心は、平面視において、ＵＢＭ構造のパッド部の中心に対して左右にずれている。また、再配線構造は、平面視において、ＵＢＭ構造の対応するパッド部の中心に対して、スタックビアの中心が左右にずれるようにスタックビアを有することができる。ＣＴＥミスマッチは、曲げ変形による大きな応力に耐えることができる。しかし、開示された配線パターンの形状、スタックビアの配置、ＵＢＭ構造の各構成要素の形状及び配置は、再配線構造の信頼性を高める。
この実施形態によれば、パッケージ構造は、集積回路チップと、集積回路チップに接合された再配線構造と、集積回路チップと再配線構造との間のＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）構造とを含む。ＵＢＭ構造は、集積回路チップと再配線構造とを電気的に接続する。再配線構造は、第１の絶縁層と、第１の絶縁層と集積回路チップとの間に介在する第２の絶縁層と、第１の絶縁層及び第２の絶縁層に形成された第１の配線パターンとを有する。第１の配線パターンは、第１の導電性ラインと、第１の導電性ラインに接続された第１の導電性ビアとを含む。第１の導電性ラインは、第２の絶縁層内に配置されている。第１の導電性ビアは、第１の絶縁層に設けられている。第１の導電ラインは、第１の導電性ビアに接続された第１の導電性パッドと、第２の導電性パッドと、第１の導電性パッドと第２の導電性パッドとを接続する湾曲部とを含む。ＵＢＭ構造は、第２の絶縁層を貫通し、第２の導電性パッドに接続された第２の導電性ビアと、第２の導電性ビアに接続された第３の導電性パッドと、第３の導電性パッドに接続された導電柱とを有する。第３の導電性パッドは、第２の導電性ビアと集積回路ダイとの間に介在する。導電柱は、第３の導電性パッドと集積回路ダイとの間に介在している。
実施形態は、以下の特徴の１つまたは複数を含んでもよい。再配線構造は、第１の絶縁層および第３の絶縁層に、第３の絶縁層および第２の配線パターンをさらに含む。第１の絶縁層は、第３の絶縁層と第２の絶縁層との間に介在する。第２の配線パターンは、第２の導電性ラインと、第２の導電性ラインに接続された第３の導電性ビアとを含む。第２の導電性ラインは、第１の絶縁層内に配置されている。第３の導電性ビアは、第３の絶縁層に設けられている。第３の導電性ビアと第１の導電性ビアとは、上下に積層されている。第１の導電性ビアおよび第２の導電性ビアは、平面視において、第３の導電性パッドの外周内に配置されている。導電柱は、平面視において、第３の導電性パッドの外周内に配置されている。平面視において、導電柱の幅は、第３の導電性パッドの幅よりも小さい。導電柱の中心は、平面視において、第３の導電性パッドの中心に対してずれている。平面視において、第１の導電性ビアの中心は、第３の導電性パッドの中心に対してずれている。平面視において、第２の導電性ビアの中心は、第３の導電性パッドの中心に対してずれている。第１の導電性ビアは、平面視において、導電柱と完全に重なっている。第２の導電性ビアは、平面視において、導電柱と部分的に重なっている。
他の実施形態によれば、インターポーザダイを備え、前記インターポーザダイは、ダイコネクタと、前記ダイコネクタに接続された第１の導電性パッドと、前記第１の導電性パッドに接合された再配線構造と、を含むパッケージ構造が提供される。再配線構造は、第１の絶縁層と、第２の絶縁層と、第３の絶縁層と、第１の絶縁層及び第２の絶縁層に形成された第１の配線パターンとを有する。第１の絶縁層は、第２の絶縁層と第１の導電性パッドとの間に介在する。第２の絶縁層は、第３の絶縁層と第１の絶縁層との間に介在する。第１の配線パターンは、第１の導電性ラインと、第１の導電性ラインに接続された第１の導電性ビアとを含む。第１の導電性ラインは、第２の絶縁層内に配置されている。第１の導電性ビアは、第１の絶縁層を貫通して第１の導電性パッドに接続されている。前記第１の導電ラインは、前記第１の導電性ビアに接続された第２の導電性パッドと、第３の導電性パッドと、前記第２の導電性パッドと前記第３の導電性パッドとを接続する湾曲部と、を有する。再配線構造は、第２の絶縁層及び第３の絶縁層に第２の配線パターンをさらに含む。第２の配線パターンは、第２の導電性ビアを含む。第２の導電性ビアは、第２の絶縁層を貫通して第１の導電性ラインの第３の導電性パッドに接続されている。
実施形態は、以下の特徴の１つまたは複数を含んでもよい。第１の導電性ビアおよび第２の導電性ビアは、平面視において、第１の導電性パッドの外周内に配置されている。平面視において、ダイコネクタの幅は、第１の導電性パッドの幅よりも小さい。平面視において、ダイコネクタの中心は、第１の導電性パッドの中心に対してずれている。平面視において、第１の導電性ビアの中心は、第１の導電性パッドの中心に対してずれている。平面視において、第２の導電性ビアの中心は、第１の導電性パッドの中心に対してずれている。
さらに他の実施形態に係る方法は、キャリア基板上に再配線構造を形成する工程を含む。再配線構造を形成する工程は、キャリア基板上に第１の絶縁層を形成する工程を含む。第１の絶縁層の上面には、第１の配線パターンが形成されている。第１の配線パターンは、第１の導電性ラインと、第１の導電性ラインに接続された第１の導電性ビアとを含む。第１の導電性ラインは、第１の絶縁層の上面に沿って延びている。第１の導電性ビアは、第１の絶縁層を貫通している。第１の導電ラインは、第１の導電性ビアに接続された第１の導電性パッドと、第２の導電性パッドと、第１の導電性パッドと第２の導電性パッドとを接続する湾曲部とを含む。さらに、第１の絶縁層および第１の配線パターン上に第２の絶縁層を形成し、再配線構造上にＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）構造を形成する。ＵＢＭ構造を形成する工程は、第２の絶縁層に第２の導電性ビアを形成する工程を含む。第２の導電性ビアは、第２の導電性パッドに接続されている。第２の導電性ビア上には、第３の導電性パッドが形成されている。第３の導電性パッド上には、導電柱が形成されている。第３の導電性パッドは、導電柱と第２の導電性ビアとを電気的に接続する。
実施形態は、以下の特徴の１つまたは複数を含んでもよい。ＵＢＭ構造には、導電性コネクタを用いて集積回路チップが接合されている。平面視において、導電柱の中心は、第３の導電性パッドの中心に対してずれている。平面視において、第１の導電性ビアの中心は、第３の導電性パッドの中心に対して第１の方向にずれている。平面視において、第２の導電性ビアの中心は、第３の導電性パッドの中心に対して第２の方向にずれている。第１の方向は、第２の方向とは異なる。
上述したいくつかの実施形態の概要は、当業者が本開示の態様をよりよく理解できるように、記載されている。当業者であれば、本明細書に記載された実施形態と同様の目的を達成するために、他の工程や構造を設計、変更すること、および／または同一の効果を達成することは容易であることを理解されるべきである。当業者であれば、これらと均等な構成については、本発明の趣旨及び範囲から逸脱することなく、本発明の趣旨及び範囲から逸脱することなく、種々の変更、置換及び変更を加えることが可能であることを認識すべきである。

Claims (20)

  1. 集積回路ダイと、前記集積回路チップに接合された再配線構造を備えたパッケージ構造体であって、
    前記再配線構造は、
    第１の絶縁層と、
    前記第１の絶縁層と前記集積回路チップとの間に介在する第２の絶縁層と、
    第１の絶縁層および第２の絶縁層に形成され、前記第２の絶縁層における第１の導電性ラインおよび前記第１の絶縁層において前記第１の導電性ラインに接続される第１の導電性ビアから成る第１の配線パターンと、
    前記集積回路チップと前記再配線構造との間に、前記集積回路チップと前記再配線構造とを電気的に接続するＵＢＭ（アンダーバンプメタライズ）構造と、を備え、
    前記第１の導電性ラインは、
    前記第１の導電性ビアに接続された第１の導電性パッドと、
    第２の導電性パッドと、
    前記第１の導電性パッドと前記第２の導電性パッドとを接続する湾曲部と、を有し、
    前記ＵＢＭ構造は、
    前記第２の絶縁層を貫通し、前記第２の導電性パッドに接続された第２の導電性ビアと、
    前記第２の導電性ビアに接続され、前記第２の導電性ビアと前記集積回路チップとの間に介在する第３の導電性パッドと、
    前記第３の導電性パッドに接続され、前記第３の導電性パッドと前記集積回路チップとの間に介在する導電柱と、を有するパッケージ構造体。
  2. 前記再配線構造は、
    前記第３の絶縁層と前記第２の絶縁層との間に介在する第３の絶縁層と、
    前記第１の絶縁層及び前記第３の絶縁層に形成され、第２の導電性ラインと、前記第２の導電性ラインに接続された第３の導電性ビアとを有し、前記第２の導電性ラインが前記第１の絶縁層に形成され、前記第３の導電性ビアが前記第３の絶縁層に形成され、前記第３の導電性ビアと前記第１の導電性ビアとが上下に積層された第２の配線パターンと、
    を有する請求項１に記載のパッケージ構造体。
  3. 前記第１の導電性ビア及び前記第２の導電性ビアは、平面視において、前記第３の導電性パッドの周囲に配置されている請求項１に記載のパッケージ構造体。
  4. 前記導電柱は、平面視において、前記第３の導電性パッドの外周内に配置されている請求項１に記載のパッケージ構造体。
  5. 平面視において、前記導電柱の幅は、前記第３の導電性パッドの幅よりも小さい請求項１に記載のパッケージ構造体。
  6. 平面視において、前記導電柱の中心は、前記第３の導電性パッドの中心に対してずれている請求項１に記載のパッケージ構造体。
  7. 平面視において、前記第１の導電性ビアの中心は、前記第３の導電性パッドの中心に対してずれている請求項１に記載のパッケージ構造体。
  8. 平面視において、前記第２の導電性ビアの中心は、前記第３の導電性パッドの中心に対してずれている請求項１に記載のパッケージ構造体。
  9. 前記第１の導電性ビアは、平面視で前記導電柱と完全に重なっている請求項１に記載のパッケージ構造体。
  10. 前記第２の導電性ビアは、平面視において前記導電柱と部分的に重なっている請求項１に記載のパッケージ構造体。
  11. ダイコネクタを備えたインターポーザダイと、
    前記ダイコネクタに接続された第１の導電性パッドと、
    第１の導電性パッドに接合された再配線構造と、を備えたパッケージ構造体であって、
    前記再配線構造は、
    第１の絶縁層と、
    前記第２の絶縁層と前記第１の導電性パッドとの間に介在する第２の絶縁層と、
    前記第３の絶縁層と前記第１の絶縁層との間に介在する第３の絶縁層と、
    前記第１の絶縁層及び前記第２の絶縁層に形成され、前記第２の絶縁層における第１の導電性ラインおよび前記第１の絶縁層を延在して前記第１の導電性パッドに接続された第１の導電性ビアから成る第１の配線パターンと、
    前記第２の絶縁層および前記第３の絶縁層に形成され、前記第２の絶縁層を延在して前記第１の導電性ラインの前記第３の導電性パッドに接続された第２の導電性ビアを含む第２の配線パターンと、を有し、
    前記第１の導電性ラインは、
    前記第１の導電性ビアに接続された第２の導電性パッドと、
    第３の導電性パッドと、
    前記第２の導電性パッドと前記第３の導電性パッドとを接続する湾曲部と、
    を有するパッケージ構造体。
  12. 前記第１の導電性ビア及び前記第２の導電性ビアは、平面視において、前記第１の導電性パッドの外周内に配置されている請求項１１に記載のパッケージ構造体。
  13. 平面視において、前記ダイコネクタの幅は、前記第１の導電性パッドの幅よりも小さい請求項１１に記載のパッケージ構造体。
  14. 平面視において、前記ダイコネクタの中心は、前記第１の導電性パッドの中心に対してずれている請求項１１に記載のパッケージ構造体。
  15. 平面視において、前記第１の導電性ビアの中心は、前記第１の導電性パッドの中心に対してずれている請求項１１に記載のパッケージ構造体。
  16. 平面視において、前記第２の導電性ビアの中心は、前記第１の導電性パッドの中心に対してずれている請求項１１に記載のパッケージ構造体。
  17. キャリア基板上に再配線構造を形成する工程と、
    前記再配線構造上にＵＢＭ（アンダーバンプメタライズ）構造を形成する工程と、
    を有するパッケージ構造の形成方法であって、
    前記再配線構造を形成する工程は、
    バリア基板上に第１の絶縁層を形成する工程と、
    前記第１の絶縁層の上面に沿って、第１の導電ラインと、前記第１の導電ラインに接続され、前記第１の絶縁層の上面に沿って延在する第１の導電性ビアとを含む第１の配線パターンを形成する工程と、
    前記第１の絶縁層及び前記第１の配線パターン上に第２の絶縁層を形成する工程と、
    を有し、
    前記第１の導電性ラインは、
    前記第１の導電性ビアに接続された第１の導電性パッドと、
    第２の導電性パッドと、
    前記第１の導電性パッドと前記第２の導電性パッドとを接続する湾曲部と、を有し、
    前記ＵＢＭ構造を形成する工程は、
    前記第２の絶縁層に、前記第２の導電性パッドに接続された第２の導電性ビアを形成する工程と、
    前記第２の導電性ビア上に第３の導電性パッドを形成する工程と、
    前記第３の導電性パッド上に、前記第２の導電性ビアと電気的に接続する導電柱を形成する工程と、を有するパッケージ構造の形成方法。
  18. 導電性コネクタを用いて前記ＵＢＭ構造体に前記集積回路チップを接合する工程をさらに含む請求項１７に記載のパッケージ構造の形成方法。
  19. 平面視において、前記導電柱の中心は、前記第３の導電性パッドの中心に対してずれている請求項１７に記載のパッケージ構造の形成方法。
  20. 前記第１の導電性ビアの中心は、平面視において前記第３の導電性パッドの中心に対して第１の方向にずれており、前記第２の導電性ビアの中心は、平面視において前記第３の導電性パッドの中心に対して第２の方向にずれており、前記第１の方向と前記第２の方向とは異なる請求項１７に記載のパッケージ構造の形成方法。
JP2021126134A 2020-07-31 2021-07-30 パッケージ構造体及びその形成方法 Pending JP2022027741A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063059228P 2020-07-31 2020-07-31
US63/059,228 2020-07-31
US17/126,598 US20220037243A1 (en) 2020-07-31 2020-12-18 Package structure and method
US17/126,598 2020-12-18

Publications (1)

Publication Number Publication Date
JP2022027741A true JP2022027741A (ja) 2022-02-14

Family

ID=77431102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021126134A Pending JP2022027741A (ja) 2020-07-31 2021-07-30 パッケージ構造体及びその形成方法

Country Status (7)

Country Link
US (1) US20220037243A1 (ja)
EP (1) EP3945567A1 (ja)
JP (1) JP2022027741A (ja)
KR (1) KR102596105B1 (ja)
CN (1) CN113675161B (ja)
DE (1) DE102021100524B4 (ja)
TW (1) TWI767791B (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1030357A4 (en) * 1997-10-30 2004-10-20 Hitachi Ltd SEMICONDUCTOR ARRANGEMENT AND PRODUCTION METHOD
CN1146976C (zh) * 1997-10-30 2004-04-21 株式会社日产制作所 半导体装置及其制造方法
US8669137B2 (en) * 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
US8735273B2 (en) * 2011-07-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Forming wafer-level chip scale package structures with reduced number of seed layers
EP3038150B1 (en) * 2014-12-23 2020-06-03 IMEC vzw Chip scale package with flexible interconnect
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10535632B2 (en) * 2016-09-02 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method of manufacturing the same
US9741690B1 (en) * 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10304801B2 (en) 2016-10-31 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung
US11101209B2 (en) * 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
US10515889B2 (en) * 2017-10-13 2019-12-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11004812B2 (en) * 2018-09-18 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10790162B2 (en) * 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR102577265B1 (ko) * 2018-12-06 2023-09-11 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR102596105B1 (ko) 2023-10-30
US20220037243A1 (en) 2022-02-03
DE102021100524A1 (de) 2022-02-03
EP3945567A1 (en) 2022-02-02
TW202207405A (zh) 2022-02-16
DE102021100524B4 (de) 2024-05-29
CN113675161A (zh) 2021-11-19
TWI767791B (zh) 2022-06-11
CN113675161B (zh) 2023-12-05
KR20220015909A (ko) 2022-02-08

Similar Documents

Publication Publication Date Title
US11955442B2 (en) Semiconductor package and method
US11984372B2 (en) Integrated circuit package and method
US11749644B2 (en) Semiconductor device with curved conductive lines and method of forming the same
US20230386866A1 (en) Semiconductor Package and Method of Forming Thereof
TWI807618B (zh) 封裝結構及其製造方法
TWI783449B (zh) 半導體封裝及其形成方法
US20230386919A1 (en) Semiconductor package and method comprising formation of redistribution structure and interconnecting die
US20230378012A1 (en) Integrated Circuit Packages and Methods of Forming the Same
JP2022027741A (ja) パッケージ構造体及びその形成方法
TWI838073B (zh) 積體電路封裝及其形成方法
TWI824395B (zh) 封裝結構及其製造方法
KR102473590B1 (ko) 반도체 디바이스 및 방법
US11854994B2 (en) Redistribution structure for integrated circuit package and method of forming same
US11444034B2 (en) Redistribution structure for integrated circuit package and method of forming same
US20220037247A1 (en) Semiconductor Package and Method of Manufacture
TW202410216A (zh) 半導體封裝體及其形成方法
TW202329377A (zh) 半導體封裝及其製造方法