TW202349578A - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TW202349578A
TW202349578A TW112100781A TW112100781A TW202349578A TW 202349578 A TW202349578 A TW 202349578A TW 112100781 A TW112100781 A TW 112100781A TW 112100781 A TW112100781 A TW 112100781A TW 202349578 A TW202349578 A TW 202349578A
Authority
TW
Taiwan
Prior art keywords
underfill material
interposer
material portion
central
peripheral
Prior art date
Application number
TW112100781A
Other languages
English (en)
Inventor
莊敬業
許佳桂
游明志
陳憲偉
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202349578A publication Critical patent/TW202349578A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導體結構包括組裝，其包括中介層、至少一半導體晶粒貼合至含有中介層接合墊的中介層、以及晶粒側底填材料部分位於中介層與至少一半導體晶粒之間；封裝基板，包括多個基板接合墊；多個焊料材料部分的陣列，接合至中介層接合墊與基板接合墊；中心底填材料部分，橫向圍繞第一組的焊料材料部分；以及至少一周邊底填材料部分，接觸中介層的中心區與中心底填材料部分的個別表面部分，且周邊底填材料部分與中心底填材料部分具有不同材料組成。

Description

半導體結構
本發明多種實施例關於半導體裝置，更特別關於施加一致的底填材料於半導體晶粒封裝中。
扇出式晶圓級封裝與底填材料部分之間的界面在後續處理扇出式晶圓級封裝、底填材料部分、與封裝基板的組裝時承受機械應力，比如貼合封裝基板至印刷電路板的相關機械應力。此外，扇出式晶圓級封裝與底填材料部分之間的界面在計算裝置中使用時承受機械應力，比如可攜裝置在使用時意外掉落所造成的機械衝擊。碎裂可能發生在底填材料中，且可能誘發額外碎裂於半導體晶粒、焊料材料部分、中介層、及/或半導體晶粒或封裝基板中的多種介電層中。因此需抑制底填材料中的碎裂。
本發明一實施例提供之半導體結構，包括：組裝，包括至少一半導體晶粒與含有多個中介層接合墊的中介層；封裝基板，包括多個基板接合墊；多個焊料材料部分的陣列，接合至中介層接合墊與基板接合墊；中心底填材料部分，橫向圍繞第一組的焊料材料部分的陣列；以及至少一周邊底填材料部分，接觸中介層的中心區與中心底填材料部分的個別表面部分，且周邊底填材料部分與中心底填材料部分具有不同材料組成。
本發明一實施例提供之半導體結構，包括：扇出式封裝，包括至少一半導體晶粒、中介層貼合至至少一半導體晶粒並包括中介層接合墊、以及晶粒側底填材料部分位於至少一半導體晶粒與中介層之間；封裝基板，包括基板接合墊；焊料材料部分的陣列，接合至基板接合墊與中介層接合墊；中心底填材料部分，橫向圍繞第一組焊料材料部分的陣列並接觸中介層的第一水平表面部分與第一側壁表面部分；以及至少一周邊底填材料部分，接觸中介層的角落區與中心底填材料部分的個別表面部分，周邊底填材料部分的材料組成不同於中心底填材料部分的材料組成，且周邊底填材料部分接觸中介層的第二水平表面部分與第二側壁表面部分。
本發明一實施例提供之半導體結構的形成方法，包括：提供封裝，其含有至少一半導體晶粒與中介層；提供封裝基板，其包括基板接合墊；採用焊料材料部分的陣列以接合封裝至封裝基板；形成至少一周邊底填材料部分於中介層的角落區，並形成中心底填材料部分以橫向圍繞第一組的焊料材料部分。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間相對用語如「在…下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。除非另外說明，否則具有相同標號的單元具有相同材料組成與相同範圍的厚度。
本發明多種實施例關於半導體裝置，更特別關於施加一致的底填材料於半導體晶粒封裝中。一般而言，此處所述的多種實施例的方法與結構可用於提供晶片封裝結構如扇出式晶圓級封裝與扇出式平板級封裝。雖然本發明實施例採用扇出式晶圓級封裝設置做說明，本發明多種實施例的方法與結構可實施於扇出式平板級封裝設置或任何其他扇出式封裝設置。
後續組裝製程時的應力及/或在機械應力及/或熱下的操作時，扇出式封裝可能變形。本發明一實施例可採用多個底填材料部分以減少扇出式封裝的變形。具體而言，中心底填材料部分具有第一材料組成，且至少一周邊底填材料部分具有第二材料組成，以增進對封裝結構中的變形與應力的抗性。
一般而言，異相整合可用於整合大的中介層(如CoWoS®中介層或有機中介層)與高電性效能基板，比如多層核心或多層基板(其可包括十二層或更多層)以用於高效能晶片。此結構的熱膨脹有效係數可大於矽的熱膨脹係數的四倍。基板與中介層上的半導體晶粒之間的熱膨脹係數不匹配程度大，通常造成扇出式模組角落的誠型碎裂。為了這些理由，成型形成的大扇出式模組在角落具有高碎裂風險。在本發明一實施例中，可施加具有第一楊氏係數的中心底填材料至焊料材料部分的陣列的中心部分，且可施加具有第二楊氏係數(小於第一楊氏係數)的至少一周邊底填材料至焊料材料部分的陣列的角落區。此設置可有效減少成型應力的衝擊，進而緩解成型碎裂形成於中介層的角落區中，並增進中介層的可信度。本發明方法與結構的多種實施例可搭配圖式說明如下。
如圖1A及1B所示，本發明實施例的第一例示性結構可包括第一載板300，以及中介層920形成於第一載板300的前側表面上。第一載板300可包括透明基板如玻璃基板或藍寶石基板。第一載板300的直徑可為150毫米至290毫米，但亦可採用較小或較大的直徑。此外，第一載板300的厚度可為500微米至2000微米，但亦可採用較小或較大的厚度。第一載板300可改為矩形平板的形式。這些其他實施例中的第一載板的尺寸可實質上相同。
可施加第一黏著層301至第一載板300的前側表面。在一實施例中，第一黏著層301可為光熱轉換層。光熱轉換層可為溶劑為主的塗層，其施加方法可採用旋轉塗佈法。光熱轉換層可轉換紫外光成熱，其可使光熱轉換層的材料失去黏性。第一黏著層301可改為包括熱分解的黏著材料。舉例來說，第一黏著層301可包括丙烯酸感壓黏著層，其可升溫分解。熱分解的黏著材料的分離溫度可為150℃至200℃。
重布線結構如中介層920可形成於第一黏著層301上。具體而言，中介層920可形成於每一單位區域UA中，其可為重複於第一載板300上的二維陣列中的重複單元的區域。每一中介層920可包括重布線介電層922與重布線的布線內連線924。重布線介電層922包括個別的介電聚合物材料如聚醯亞胺、苯并環丁烯、或聚苯并二噁唑。其他合適材料亦屬本發明實施例的範疇。每一重布線介電層922的形成方法可為旋轉塗佈與乾燥個別的介電聚合物材料。重布線介電層922的厚度可為2微米至40微米，比如4微米至20微米。舉例來說，圖案化每一重布線介電層922的方法可為施加與圖案化其上的個別光阻層，並採用蝕刻製程如非等向蝕刻製程以轉移光阻層中的圖案至重布線介電層922中。之後可移除光阻層，比如進行灰化。每一重布線的布線內連線924的形成方法可為濺鍍沉積金屬晶種層，施加並圖案化光阻層於金屬晶種層上以形成開口圖案穿過光阻層，電鍍金屬填充材料(如銅、鎳、或銅與鎳的堆疊)，移除光阻層(如灰化)，以及蝕刻電鍍的金屬填充材料部分之間的金屬晶種層的部分。舉例來說，金屬晶種層可包括鈦阻障層與銅晶種層的堆疊。鈦阻障層的厚度可為50 nm至400 nm，且銅晶種層的厚度可為100 nm至500 nm。重布線的布線內連線924所用的金屬填充材料可包括銅、鎳、或銅與鎳。其他合適的金屬填充材料亦屬本發明實施例的範疇。每一重布線的布線內連線924的金屬填充材料的沉積厚度可為2微米至40微米，比如4微米至10微米，但亦可採用較小或較大的厚度。每一中介層920中的布線總層數(比如重布線的布線內連線924的層數)可為1至10。中介層920的周期性二維陣列(如矩形陣列)可形成於第一載板300上。中介層920可各自形成於單位區域UA中。含有所有中介層920的層狀物在此處可視作中介層。中介層包括中介層920的二維陣列。在一實施例中，中介層920的二維陣列可為中介層920的矩形周期性二維陣列，其具有沿著第一水平方向hd1的第一周期，以及沿著第二水平方向hd2的第二周期，且第二水平方向hd2垂直於第一水平方向hd1。
如圖2A及2B所示，可依序沉積至少一金屬材料與第一焊料材料於中介層920的前側表面上。至少一金屬材料包括的材料可用於金屬凸塊如銅。至少一金屬材料的厚度可為5微米至60微米，比如10微米至30微米，但亦可採用較小或較大的厚度。第一焊料材料可包括適用於晶片連接接合如微凸塊接合的焊料材料。第一焊料材料的厚度可為2微米至30微米，比如4微米至15微米，但亦可採用較小或較大的厚度。
可圖案化第一焊料材料與至少一金屬材料成分開的第一焊料材料部分940的陣列與金屬接合結構的陣列，其於此處可視作重布線側接合結構938的陣列。重布線側接合結構938的每一陣列可形成於個別單位區域UA中。第一焊料材料部分940的每一陣列可形成於個別單位區域UA中。每一第一焊料材料部分940可與下方的重布線側接合結構938具有相同的水平剖視形狀。
在一實施例中，重布線側接合結構938可包括及/或由銅或含銅合金所組成。其他合適材料亦屬本發明實施例的範疇。重布線側接合結構938的厚度可為5微米至60微米，但亦可採用較小或較大的厚度。重布線側接合結構938的水平剖視形狀可為矩形、圓潤化的矩形、圓形、正多邊形、不規則的多邊形、或任何具有封閉周邊的其他二維曲線形狀。在一實施例中，重布線側接合結構938可設置以用於微凸塊接合(如晶片連接接合)，且厚度可為10微米至30微米，但亦可採用較小或較大的厚度。在此實施例中，重布線側接合結構938的每一陣列可形成為微凸塊的陣列(如銅柱)，且微凸塊的橫向尺寸為10微米至25微米，而間距可為20微米至50微米。
如圖3A及3B所示，一組至少一半導體晶粒(700, 800)可接合至每一中介層920。在一實施例中，中介層920可配置為二維周期性陣列，且多組的至少一半導體晶粒(700, 800)可接合至中介層920以作為多組的至少一半導體晶粒(700, 800)的二維周期性矩形陣列。每一組至少一半導體晶粒(700, 800)包括至少一半導體晶粒。每一組至少一半導體晶粒(700, 800)可包括任何一組的本技術領域已知的至少一半導體晶粒。在一實施例中，每一組至少一半導體晶粒(700, 800)可包括多個半導體晶粒(700, 800)。舉例來說，每一組至少一半導體晶粒(700, 800)可包括至少一單晶片系統晶粒700及/或至少一記憶體晶粒800。單晶片系統晶粒700可各自包括應用處理器晶粒、中央處理器晶粒、或圖形處理器晶粒。在一實施例中，至少一記憶體晶粒800可包括高帶寬記憶體晶粒，其包括靜態隨機存取記憶體晶粒的垂直堆疊。在一實施例中，至少一半導體晶粒(700,  800)可包括至少一單晶片系統晶粒與高帶寬記憶體晶粒。高帶寬記憶體晶粒含有靜態隨機存取記憶體晶粒的垂直堆疊，其經由微凸塊彼此內連線，且環氧成型材料密封框橫向圍繞垂直堆疊。
半導體晶粒(700, 800)可各自包括晶粒側接合結構(780, 880)的個別陣列。舉例來說，單晶片系統晶粒700可各自包括單晶片系統金屬接合結構780的陣列，且記憶體晶粒800可各自包括記憶體晶粒金屬接合結構880的陣列。半導體晶粒(700, 800)可各自位於面向下方的位置，使晶粒側接合結構(780, 880)面向第一焊料材料部分940。每一組至少一半導體晶粒(700, 800)可置於個別單位區域UA中。可採用取放設施以放置半導體晶粒(700, 800)，使每一晶粒側接合結構(780, 880)可位於個別的第一焊料材料部分940的上表面上。
一般而言，中介層920包括重布線側接合結構938於其上，且至少一半導體晶粒(700, 800)包括個別組的晶粒側接合結構(780, 880)。至少一半導體晶粒(700, 800)可採用第一焊料材料部分940接合至中介層920，且第一焊料材料部分940接合至個別的重布線側接合結構938與個別的晶粒側接合結構(780, 880)。每一組至少一半導體晶粒(700, 800)經由個別組的第一焊料材料部分940貼合至個別的中介層920。
如圖3C所示的高帶寬記憶體晶粒810可作為圖3A及3B的第一例示性結構中的記憶體晶粒800。高帶寬記憶體晶粒810可包括靜態隨機存取記憶體晶粒(811, 812, 813, 814, 815)的垂直堆疊，其可經由微凸塊彼此內連線，且環氧成型材料密封框816可橫向圍繞垂直堆疊。垂直相鄰的成對靜態隨機存取記憶體晶粒(811, 812, 813, 814, 815)之間的間隙可填有高帶寬記憶體底填材料部分822，其橫向圍繞個別組的微凸塊820。高帶寬記憶體晶粒810可包括記憶體晶粒金屬接合結構880的陣列，其設置為接合至單位區域UA中的一組重布線側接合結構938的陣列。高帶寬記憶體晶粒810可設置以提供JEDEC固態技術協會所定義的JEDEC標準下的高帶寬。
如圖4所示，可施加晶粒側底填材料至中介層920與接合至中介層920的多組至少一半導體晶粒(700, 800)之間的每一間隙中。晶粒側底填材料可包括本技術領域已知的任何底填材料。晶粒側底填材料部分950可形成於中介層920與上方的一組至少一半導體晶粒(700, 800)之間的每一單位區域UA中。晶粒側底填材料部分950的形成方法可為注入晶粒側底填材料於個別單位區域UA中的第一焊料材料部分940的個別陣列周圍。可採用任何已知的底填材料施加方法，其可為毛細底填法、成型底填法、或印刷底填法。
在每一單位區域UA中，晶粒側底填材料部分950可橫向圍繞並接觸單位區域UA中的每一第一焊料材料部分940。晶粒側底填材料部分950可形成於單位區域UA中的第一焊料材料部分940、重布線側接合結構938、與晶粒側接合結構(780, 880)周圍並與其接觸。
單位區域UA中的每一中介層920包括重布線側接合結構938。含有個別組的晶粒側的接合結構(780, 880)的至少一半導體晶粒(700, 800)經由每一單位區域UA中的個別組的第一焊料材料部分940，貼合至重布線側接合結構938。在每一單位區域UA中，晶粒側底填材料部分950可橫向圍繞重布線側接合結構938與至少一半導體晶粒(700, 800)的晶粒側接合結構(780, 880)。
如圖5A及5B所示，可施加環氧成型化合物至個別組的半導體晶粒(700, 800)與晶粒側底填材料部分950的連續組裝之間的間隙。
環氧成型化合物可包括含環氧化合物，其可固化(如硬化)以提供足夠剛性與機械強度的介電材料。環氧成型化合物可包括還氧樹脂、硬化劑、二氧化矽(如填料材料)、與其他添加劑。液體環氧成型化合物可提供較佳處理、良好的流動性、較少孔洞、較佳填充、與較少流痕。固體環氧成型化合物可減少固化收縮、較佳隔離、與較少的晶粒偏移。環氧成型化合物中的高填料含量(如85 wt%)可減少成型時間、減少成型收縮、並減少成型翹曲。環氧成型化合物中的填料尺寸分布一致可減少流痕，且可增進流動性。在黏著層包括熱分離材料的實施例中，環氧成型化合物的固化溫度可小於第一黏著層301的離型溫度(或分離溫度)。舉例來說，環氧成型化合物的固化溫度可為125℃至150℃。
可在固化溫度下固化環氧成型化合物以形成環氧成型化合物基質910M以橫向圍繞並埋置一組半導體晶粒(700或800)與晶粒側底填材料部分950的每一組裝。環氧成型化合物基質910M可包括多個環氧成型化合物晶粒框，其可彼此橫向鄰接。環氧成型化合物晶粒框可各自為位於個別單位區域UA中的環氧成型化合物基質910M的一部分。因此環氧成型化合物晶粒框各自橫向圍繞並埋置個別組的半導體晶粒(700, 800)與個別晶粒側底填材料部分950。純環氧樹脂的楊氏係數違約3.35 GPa，且可添加添加劑使環氧成型化合物的楊氏係數大於純氧氧樹脂的楊氏係數。環氧成型化合物的楊氏係數可大於3.5 GPa。
可由平坦化製程移除位於含有半導體晶粒(700, 800)的上表面的水平平面上的環氧成型化合物基質910M的部分。舉例來說，可採用化學機械研磨以移除水平平面上的環氧成型化合物基質910M的部分。中介層920的二維陣列、晶粒側底填材料部分950、半導體晶粒(700, 800)、與環氧成型化合物基質910M的保留部分的組合，可包括重組晶圓900W。位於單位區域UA中的環氧成型化合物基質910M的每一部分可構成環氧成型化合物晶粒框。
如圖6所示，可施加第二黏著層401至重組晶圓900W其物理露出的平坦表面上，比如晶粒側底填材料部分950、半導體晶粒(700, 800)、與環氧成型化合物基質910M的物理露出的表面上。在一實施例中，第二黏著層401與第一黏著層301可包括相同或不同的材料。在第一黏著層301包括熱分解的黏著材料的實施例中，第二黏著層401可包括分解溫度較高的另一熱分解的黏著材料，或光熱轉換材料。
第二載板400可貼合至第二黏著層401。第二載板400可相對於第一載板300，貼合至重組晶圓900W的另一側。一般而言，第二載板400可包括第一載板300所用的任何材料。第二載板400的厚度可為500微米至2000微米，但亦可採用較小或較大的厚度。
第一黏著層301可由紫外線或分離溫度下的熱退火分解。在第一載板300包包括透明材料且第一黏著層301包括光熱轉換層的實施例中，可由穿過透明載板的紫外線照射第一黏著層301使其分解。光熱轉換層可吸收紫外線並產生熱，其可分解光熱轉換層的材料且可自重組晶圓900W分離透明的第一載板300。在第一黏著層301包括熱分解黏著材料的實施例中，可在分離溫度下進行熱退火製程，以自重組晶圓900W分離第一載板300。
如圖7所示，中介層接合墊928與第二焊料材料部分290的形成方法可為沉積與圖案化至少一金屬材料的堆疊，其可作為金屬凸塊與焊料材料層。中介層接合墊928所用的金屬填充材料可包括銅。其他合適材料亦屬本發明實施例的範疇。中介層接合墊928的厚度可為5微米至100微米之間，但亦可採用較小或較大的厚度。中介層接合墊928與第二焊料材料部分290的水平剖視形狀可為矩形、圓潤化的矩形、或圓形。其他合適形狀亦屬本發明實施例的範疇。在中介層接合墊928形成為控制塌陷晶片連接墊的實施例中，中介層接合墊928的厚度可為5微米至50微米，但亦可採用較小或較大的厚度。在一些實施例中，中介層接合墊928可為或包括凸塊下金屬結構。中介層接合墊928的設置不限於扇出式結構。中介層接合墊928的設置可改為微凸塊接合(如晶片連接接合)，且厚度可為30微米至100微米，但亦可採用較小或較大的厚度。在此實施例中，中介層接合墊928可形成為微凸塊(如銅柱)的陣列，且微凸塊的橫向尺寸為10微米至25微米，且間距可為20微米至50微米。
中介層接合墊928與第二焊料材料部分290相對於中介層，可形成於環氧成型化合物基質910M與多組半導體晶粒(700, 800)的二維陣列的另一側上。中介層包括中介層920的三維陣列。每一中介層920可位於個別的單位區域UA中。每一中介層920可包括重布線介電層922、重布線的布線內連線924埋置於重布線介電層922中、以及中介層接合墊928。中介層接合墊928相對於重布線介電層922，可位於重布線側接合結構938的另一側上，且可電性連接至個別的重布線側接合結構938。
如圖8所示，可由紫外線或分離溫度下的熱退火使第二黏著層401分解。在第二載板400包括透明材料且第二黏著層401包括光熱轉換層的實施例中，可由穿過透明載板的紫外光照射第二黏著層401使其分解。在第二黏著層401包括熱分解黏著材料的實施例中，可在分離溫度下進行熱退火製程以自重組晶圓900W分離第二載板400。
如圖9所示，之後可進行切割製程以沿著切割通道切割含有中介層接合墊928的重組晶圓900W。切割通道對應相鄰成對的晶粒區之間的邊界。自重組晶圓900W切割的每一單元可包括扇出式封裝900。換言之，多組半導體晶粒(700, 800)的二維陣列、晶粒側底填材料部分950的二維陣列、環氧成型化合物基質910M、與中介層920的二維陣列的組裝的每一切割部分可構成扇出式封裝900。環氧成型化合物基質910M的每一切割部分可構成成型化合物晶粒框910。含有中介層920的二維陣列的中介層的每一切割部分可構成中介層920。
如圖10A及10B所示的製程步驟可切割第一例示性結構以得扇出式封裝900。扇出式封裝900包括含有重布線側接合結構938的中介層920，含有個別組的晶粒側接合結構(780, 880)的至少一半導體晶粒(700, 800)，且晶粒側接合結構(780, 880)經由個別組的第一焊料材料部分940貼合至重布線側接合結構938。晶粒側底填材料部分950橫向圍繞重布線側接合結構938與至少一半導體晶粒(700, 800)的晶粒側接合結構(780, 880)。
扇出式封裝900可包括成型化合物晶粒框910以橫向圍繞至少一半導體晶粒(700, 800)並包括成型化合物材料。在一實施例中，成型化合物晶粒框910的側壁可與中介層920的側壁垂直地一致，比如與中介層920的側壁位於相同的垂直平面中。一般而言，在形成晶粒側底填材料部分950於每一扇出式封裝900中之後，成型化合物晶粒框910可形成於至少一半導體晶粒(700, 800)周圍。成型化合物材料可接觸中介層920的平面表面的周邊部分。
一般而言，提供含有至少一半導體晶粒(700, 800)與中介層920的組裝。組裝的形式可為封裝如半導體封裝。在一實施例中，組裝可包括含有至少一半導體晶粒(700, 800)、貼合至至少一半導體晶粒(700, 800)的中介層920、與位於至少一半導體晶粒(700, 800)與中介層920之間的晶粒側底填材料部分950的扇出式封裝。
如圖11A及11B所示，提供封裝基板200。封裝基板200可為含有核心基板210的核心封裝基板，或不含封裝核心的無核封裝基板。封裝基板200可包括積體封裝上系統基板，其含有重布線層及/或層間介電層與至少一埋置的中介層(如矽中介層)。此機體封裝上系統基板可包括一層又一層的內連線，其採用焊料材料部分、微凸塊、底填材料部分(如成型的底填材料部分)、及/或黏著膜。雖然本發明採用例示性的基板封裝，但應理解本發明實施例不限於任何特定種類的基板封裝且可包括積體封裝上系統基板。核心基板210可包括玻璃環氧板，其含有穿板洞的陣列。可提供含有金屬材料的穿核通孔結構214的陣列於穿板洞中。穿核通孔結構214可或可不各自包括中空的圓柱體於其中。可視情況採用介電襯墊212以電性隔離穿核通孔結構214與核心基板210。
封裝基板200可包括板側表面積層電路240與晶片側表面積層電路260。板側表面積層電路可包括板側絕緣層242以埋置板側布線內連線244。晶片側表面積層電路260可包括晶片側絕緣層262以埋置晶片側布線內連線264。板側絕緣層242與晶片側絕緣層262可包括光敏環氧材料，其可微影圖案化之後固化。板側布線內連線244與晶片側布線內連線264可包括銅，其沉積方法可為電鍍於板側絕緣層242或晶片側絕緣層262中的圖案之中。
在一實施例中，封裝基板200包括晶片側表面積層電路260，其包括晶片側布線內連線264連接至基板接合墊268的陣列，且基板接合墊268接合至第二焊料材料部分290的陣列；以及板側表面積層電路240，其包括板側布線內連線244連接至板側接合墊248的陣列。板側接合墊248的陣列設置為可經由焊料球接合。基板接合墊268的陣列設置為可經由控制塌陷晶片連接焊料球接合。一般而言，可採用任何種類的封裝基板200。雖然本發明實施例的封裝基板200包括晶片側表面積層電路260與板側表面積層電路240，此處實施的實施例中的晶片側表面積層電路260與板側表面積層電路240之一可省略，或置換為接合結構如微凸塊的陣列。在所述例子中，晶片側表面積層電路260可置換成微凸塊的陣列或任何其他接合結構的陣列。
如圖12所示，扇出式封裝900可位於封裝基板200上，且第二焊料材料部分290的陣列位於上述兩者之間。在第二焊料材料部分290形成於扇出式封裝900的中介層接合墊928上的實施例中，第二焊料材料部分290可位於封裝基板200的基板接合墊268上。可進行再流動製程使第二焊料材料部分290再流動，進而誘發扇出式封裝900與封裝基板200之間的接合。第二焊料材料部分290可各自接合至個別的中介層接合墊928與個別的基板接合墊268。在一實施例中，第二焊料材料部分290可包括控制塌陷晶片連接焊料球，且扇出式封裝900可經由控制塌陷晶片連接焊料球的陣列貼合至封裝基板200。一般而言，扇出式封裝900可接合至封裝基板200，使中介層920經由焊料材料部分(如第二焊料材料部分290)的陣列接合至封裝基板200。
如圖13A及13B所示，可施加底填材料至扇出式封裝900與封裝基板200之間的間隙的角落區，比如施加至中介層920與封裝基板200之間的間隙的角落區。底填材料在此處可視作周邊底填材料(且可改視作第二底填材料)。施加與沉積的周邊底填材料的部分在此處可視作周邊底填材料部分(或改視作第二底填材料部分)。一般而言，至少一周邊底填材料部分292可形成於中介層920的角落區。至少一周邊底填材料部分292可接觸中介層920的角落區。可物理露出中介層920面向間隙的水平表面的第一表面部分。第一表面部分可包括中介層920面向封裝基板200的水平表面的主要部分。在一實施例中，第一表面部分包括中介層920面向封裝基板200的水平表面的中心區，且可延伸至水平表面的矩形周邊的四側的中心部分。第一表面部分的面積相對於中介層920面向封裝基板200的水平表面的總面積的比例可為50%至99%，比如70%至95%。
周邊底填材料可包括填料材料(此處可視作周邊填料材料或第二填料材料)，或不具有填料材料。一般而言，可選擇周邊底填材料中的填料材料的體積比例，使周邊底填材料的楊氏係數小於後續採用的中心底填材料的楊氏係數。在一實施例中，周邊底填材料包括的周邊填料材料的體積比例可為0.01%至80%，而樹脂(在此處可視作)周邊樹脂或第二樹脂)的體積比例可為20%至99.9%。周邊底填材料部分可改為不具有任何填料材料。
在一實施例中，至少一周邊底填材料部分292可各自接觸一組第二焊料材料部分290的個別組的至少一焊料材料部分。此組焊料材料部分在此處可視作第二組的第二焊料材料部分290。第二組的第二焊料材料部分290可包括四個第二焊料材料部分290位於第二焊料材料部分290的陣列的四個角落，且可包括額外的第二焊料材料部分290以與第二焊料材料部分290的陣列的四個角落相鄰。
在一實施例中，至少一周邊底填材料部分292可各自直接形成於封裝基板200的個別水平表面部分上，並直接形成於中介層920的水平表面的至少一角落部分上。至少一周邊底填材料部分292接觸一組中介層接合墊928與一組基板接合墊268。在圖13A及13B所示的設置中，至少一周邊底填材料部分292包括四個分開的周邊底填材料部分292位於中介層920的四個角落且彼此分開。
圖13C、13D、及13E係圖13A的例示性結構的區域M的多種設置的垂直剖視圖。扇出式封裝900之下的周邊底填材料部分292其物理露出的表面的垂直剖視輪廓可垂直、凸出、或凹入，端視周邊底填材料部分292的材料黏度以及周邊底填材料部分292的固化程度而定。
如圖14A及14B所示，可施加另一底填材料至扇出式封裝900與封裝基板200之間的間隙的中心區，比如施加至中介層920與封裝基板200之間的間隙的中心區。此底填材料在此處可視作中心底填材料(或改視作第一底填材料)。施加與沉積的中心底填材料的部分在此處可視作中心底填材料部分291 (或第一底填材料部分)。一般而言，中心底填材料部分291可形成於中介層920的中心區與中心區附近。中心底填材料部分291可接觸中介層920面向封裝基板200的水平表面的第一表面部分，而不接觸至少一周邊底填材料部分292。第一表面部分可包括中介層920面向封裝基板200的水平表面的主要部分。如上所述，第一表面部分的面積相對於中介層920面向封裝基板200的水平表面的總面積的比例可為50%至99%，比如70%至95%。
中心底填材料部分291橫向圍繞並接觸第一組第二焊料材料部分290，並接觸中介層920的角落區的至少一周邊底填材料部分292。在一實施例中，中心底填材料部分291接觸中介層920的第一側壁表面部分與第一水平表面部分。至少一周邊底填材料部分292可接觸中心底填材料部分291的個別表面部分與中介層920的角落區，且可接觸中介層920的第二側壁表面部分與第二水平表面部分。
中心底填材料的材料組成可不同於周邊底填材料的材料組成。在一實施例中，中心底填材料的楊氏係數大於周邊底填材料的楊氏係數。在一實施例中，中心底填材料包括填料材料(亦可視作中心填料材料或第一填料材料)，其體積比例可為70%至99%；以及樹脂(亦可視作中心樹脂或第一樹脂)，其體積比例可為1%至30%。在一實施例中，中心底填材料中的中心填料材料的體積比例，可高於周邊底填材料中的周邊填料材料的體積比例。
在一實施例中，第二組的第二焊料材料部分290的第二焊料材料部分290、多個第二焊料材料部分290、與所有第二焊料材料部分290的所有表面，可接觸個別的中介層接合墊928、個別的基板接合墊268、或至少一周邊底填材料部分292，而不接觸中心底填材料部分291。在一實施例中，中心底填材料部分291的周邊區在平面圖中凸出中介層920的區域。在一實施例中，至少一周邊底填材料部分292可各自包括第一區與第二區，第一區在平面圖中位於中介層920的區域中，而第二區在平面圖中位於中介層920的區域之外。
在一實施例中，中心底填材料部分291與至少一周邊底填材料部分292的組合，可具有沿著第一水平方向hd1的第一長度L1，並具有沿著第二水平方向hd2的第一寬度W1。在一實施例中，第一水平方向hd1可平行於扇出式封裝900的一側，且第二水平方向hd2可平行於扇出式封裝900的另一側。每一周邊底填材料部分292的第二長度L2可為沿著第一水平方向hd1的最大橫向尺寸，而第二寬度W2可為沿著第二水平方向hd2的最大橫向尺寸。第二長度L2與第一長度L1的比例可為1.0%至49.9%，比如3.0%至20%。第二寬度W2與第一寬度W1的比例可為1.0%至49.9%，比如3.0%至20%。
中心底填材料部分291的面積相對於中心底填材料部分291與至少一周邊底填材料部分292的總面積的比例可為50%至99%，比如70%至95%。至少一周邊底填材料部分292的總面積相對於中心底填材料部分291與至少一周邊底填材料部分292的總面積的比例可為1%至50%，比如5%至30%。
圖14C、14D、及14E係圖14A的例示性結構的區域M的多種設置的垂直剖視圖。一般而言，在施加中心底填材料部分291與周邊底填材料部分292於扇出式封裝900與封裝基板200之間之後，即可固化上述兩者。在一實施例中，可在施加中心底填材料部分291之前，部分或完全固化周邊底填材料部分292。在另一實施例中，可在施加中心底填材料部分291之後，以相同製程步驟同時固化周邊底填材料部分292與中心底填材料部分291。周邊底填材料部分292與封裝基板200之間的界面的垂直剖視輪廓可垂直、凸出、或凹入，端視周邊底填材料部分292的黏度與施加中心底填材料部分291的製程步驟與至少一固化步驟的順序而定。在一實施例中，周邊底填材料部分292的平直垂直表面可接觸中心底填材料部分291的平直垂直表面。在另一實施例中，周邊底填材料部分292的凸出表面可接觸中心底填材料部分291的凹入表面。在又一實施例中，周邊底填材料部分292的凹入表面可接觸中心底填材料部分291的凸出表面。
如圖15所示，印刷電路板100包括印刷電路板基板110與印刷電路板接合墊180。印刷電路板100包括印刷電路(未圖示)至少位於印刷電路板基板110的一側上。可形成焊料焊點190的陣列，以接合板側接合墊248的陣列至印刷電路板接合墊180的陣列。焊料焊點190的形成方法，可為施加焊料球的陣列於板側接合墊248的陣列與印刷電路板接合墊180的陣列之間，以及使焊料球的陣列再流動。底填材料部分192形成於焊料焊點190周圍的方法，可為施加與成形底填材料。封裝基板200經由焊料焊點190的陣列貼合至印刷電路板100。
如圖16A及16B所示，本發明第二實施例的第二例示性結構可自圖8所示的第一例示性結構衍生，其可施加中心底填材料至每一中介層920的中心區。施加與沉積的中心底填材料的部分在此處可視作中心底填材料部分291 (或改視作第一底填材料部分)。一般而言，每一中心底填材料部分291可形成於個別中介層920的中心區或中心區附近。每一中心底填材料部分291的上表面可高於第二焊料材料部分290的上表面。一般而言，每一中心底填材料部分291的體積足以填入後續接合的個別中介層920與個別封裝基板200之間的間隙的中心部分。每一中心底填材料部分291的面積相對於施加個別中心底填材料部分291的中介層920的總面積的比例可為50%至99%，比如70%至95%。
中心底填材料部分291橫向圍繞並接觸第一組第二焊料材料部分290。在一實施例中，中心底填材料包括填料材料(亦可視作中心填料材料或第一填料材料)，其體積比例為70%至99%；以及樹脂(奇異可視作中心樹脂或第一樹脂)，其體積比例為1%至30%。
個別扇出式封裝900上的中心底填材料部分291其物理露出的表面的垂直剖視輪廓可為垂直、凸出、或凹入，端視中心底填材料部分291的材料黏度與中心底填材料部分291的固化程度而定。
如圖17所示，之後可進行切割製程以沿著切割通道切割含有中介層接合墊928的重組晶圓900W。切割通道對應相鄰成對的晶粒區之間的邊界。自重組晶圓900W切割的每一單元可包括扇出式封裝900。換言之，多組半導體晶粒(700, 800)的二維陣列、晶粒側底填材料部分950的二維陣列、環氧成型化合物基質910M、與中介層920的二維陣列的組裝的每一切割部分，可構成扇出式封裝900。環氧成型化合物基質910M的每一切割部分構成成型化合物晶粒框910。中介層(包括中介層920的二維陣列)的每一切割部分構成中介層920。
如圖18所示，可由圖17的製程步驟切割第一例示性結構以得扇出式封裝900。扇出式封裝900包括含有重布線側接合結構938的中介層920，至少一半導體晶粒(700, 800)含有經由個別組的第一焊料材料部分940貼合至重布線側接合結構938的個別組的晶粒側接合結構(780, 880)，晶粒側底填材料部分950橫向圍繞至少一半導體晶粒(700, 800)的晶粒側接合結構(780, 880)與重布線側接合結構938。
扇出式封裝900可包括成型化合物晶粒框910以橫向圍繞至少一半導體晶粒(700, 800)並包括成型化合物材料。在一實施例中，成型化合物晶粒框910的側壁可與中介層920的側壁垂直地一致，比如與中介層920的側壁在相同的垂直平面中。一般而言，在形成晶粒側底填材料部分950於每一扇出式封裝900中之後，可形成成型化合物晶粒框910於至少一半導體晶粒(700, 800)周圍。成型化合物材料接觸中介層920的平坦表面的周邊部分。
一般而言，可提供含有至少一半導體晶粒(700, 800)與中介層920的組裝。組裝的形式可為封裝如半導體封裝。在一實施例中，組裝可包括含有至少一半導體晶粒(700, 800)、中介層920貼合至至少一半導體晶粒(700, 800)、以及晶粒側底填材料部分950位於至少一半導體晶粒(700, 800)與中介層920之間的扇出式封裝。中心底填材料部分291可貼合至中介層920，且可橫向圍繞與覆蓋第一組第二焊料材料部分290。
如圖19A及19B所氏，扇出式封裝900可位於封裝基板200上，而第二焊料材料部分290的陣列與中心底填材料部分291可位於上述兩者之間。在第二焊料材料部分290形成於扇出式封裝900的中介層接合墊928上的實施例中，第二焊料材料部分290可位於封裝基板200的基板接合墊268上。可進行合適的壓合製程以擠壓中心底填材料部分291，並誘發第二焊料材料部分290與中介層接合墊928之間的直接接觸(或誘發第二焊料材料部分290與基板接合墊268之間的直接接觸)。
可進行再流動製程使第二焊料材料部分290再流動，進而誘發扇出式封裝900與封裝基板200之間的接合。在此實施例中，第一組第二焊料材料部分290可再流動於中心底填材料部分291中的個別空洞所定義的空間中。位於中心底填材料部分291之外的第二組第二焊料材料部分290可再流動，而不受形狀變化的限制。第二焊料材料部分290可各自接合至個別的中介層接合墊928與個別的基板接合墊268。在一實施例中，第二焊料材料部分290可包括控制塌陷晶片連接焊料球，而扇出式封裝900可經由控制他線晶片連接焊料球貼合至封裝基板200。一般而言，扇出式封裝900可接合至封裝基板200，使中介層920經由焊料材料部分(如第二焊料材料部分290)的陣列接合至封裝基板200。
圖19C、19D、及19E係圖19A的例示性結構的區域M的多種設置的垂直剖視圖。位於個別扇出式封裝900與個別封裝基板200之間的中心底填材料部分291其物理露出的表面的垂直剖視輪廓可為垂直、凸出、或凹入，端視中心底填材料部分291的材料黏度與中心底填材料部分291的固化程度而定。
如圖20A及20B所示，可施加額外底填材料至扇出式封裝900與封裝基板200之間的間隙的未填入的角落區，比如施加至中介層920與封裝基板200之間的間隙的未填入的角落區。底填材料在此處可視作周邊底填材料(或第二底填材料)。施加與沉積的周邊底填材料的部分在此處可視作周邊底填材料部分292 (或第二底填材料部分)。一般而言，至少一周邊底填材料部分292可形成於中介層920的角落區。
中心底填材料部分291橫向圍繞或接觸第一組第二焊料材料部分，並接觸位於中介層920的角落區的至少一周邊底填材料部分292。在一實施例中，中心底填材料部分291接觸中介層920的第一水平表面部分與第一側壁表面部分。至少一周邊底填材料部分292可接觸中介層920的角落區與中心底填材料部分291的個別表面部分，且可接觸中介層920的第二水平表面部分與第二側壁表面部分。
周邊底填材料與中心底填材料的材料組成可不同。在一實施例中，中心底填材料的楊氏係數可大於周邊底填材料的楊氏係數。在一實施例中，中心底填材料中的中心填料材料的體積比例可大於周邊底填材料中的周邊填料材料的體積比例。
在一實施例中，第二組的第二焊料材料部分290中的一第二焊料材料部分290、多個第二焊料材料部分290、或所有的第二焊料材料部分290的所有表面，接觸個別的中介層接合墊928、個別的基板接合墊268、或至少一周邊底填材料部分292，且不接觸中心底填材料部分291。在一實施例中，中心底填材料部分291包括周邊區，其在平面圖中凸出中介層920的區域。在一實施例中，至少一周邊底填材料部分292各自包括第一區與第二區，第一區在平面圖中位於中介層920的區域中，且第二區在平面圖中位於中介層920的區域之外。
在一實施例中，中心底填材料部分291與至少一周邊底填材料部分292的組合可具有沿著第一水平方向hd1的第一長度L1，以及沿著第二水平方向hd2的第一寬度W1。在一實施例中，第一水平方向hd1可平行於扇出式封裝900的一側，而第二水平方向hd2可平行於扇出式封裝900的另一側。周邊底填材料部分292可各自具有第二長度L2如沿著第一水平方向hd1的最大橫向尺寸，且可各自具有第二寬度W2如沿著第二水平方向hd2的最大橫向尺寸。第二長度L2與第一長度L1的比例可為1.0%至49.9%，比如3.0%至20%。第二寬度W2與第一寬度W1的比例可為1.0%至49.9%，比如3.0%至20%。
中心底填材料部分291的面積相對於中心底填材料部分291與至少一周邊底填材料部分292的總面積的比例，可為50%至99%，比如70%至95%。至少一周邊底填材料部分292的總面積相對於中心底填材料部分291與至少一周邊底填材料部分292的總面積的比例，可為1%至50%，比如5%至30%。
圖20C、20D、及20E係圖20A的例示性結構的區域M的多種設置的垂直剖視圖。一般而言，施加中心底填材料部分291與周邊底填材料部分292於扇出式封裝900上之後可固化。在一實施例中，可在施加周邊底填材料部分292之前，部分或完全固化中心底填材料部分291。在另一實施例中，可在施加中心底填材料部分291之後，以相同的製程步驟同時固化周邊底填材料部分292與中心底填材料部分291。周邊底填材料部分292與封裝基板200之間的界面的垂直剖視輪廓可為垂直、凸出、或凹入，端視周邊底填材料部分292的黏度與至少一固化步驟與施加周邊底填材料部分292的製程步驟的順序而定。在一實施例中，周邊底填材料部分292的平直垂直表面可接觸中心底填材料部分291的平直垂直表面。在另一實施例中，周邊底填材料部分292的凸出表面可接觸中心底填材料部分291的凹入表面。在又一實施例中，周邊底填材料部分292的凹入表面可接觸中心底填材料部分291的凸出表面。
如圖21所示，可進行圖15的製程步驟以經由焊料焊點190的陣列貼合封裝基板。
圖22A至22C顯示第一例示性結構與第二例示性結構的其他設置。在其他設置中，中心底填材料部分291與至少一周邊底填材料部分292可形成於含有基板接合墊268的水平平面中。
如圖22A所示，至少一周邊底填材料部分292可形成為連續的周邊底填材料部分292。連續的周邊底填材料部分292可橫向圍繞並接觸中心底填材料部分291，且可連續延伸於中介層920的四個角落之下。連續周邊底填材料部分292可具有連續的外側表面與連續的內側表面。在一實施例中，周邊底填材料部分292可拓樸地同胚為圓環，比如不需產生新的孔洞或消除任何預先存在的孔洞即可轉換成圓環。
如圖22B所示，至少一周邊底填材料部分292可形成為兩個分開的周邊底填材料部分292，其連續地橫向延伸於中介層920的個別組的兩個角落之間，且彼此隔有中心底填材料部分291。
如圖22C所示，中心底填材料部分291的形成方法可採用多重施加步驟，且可包括彼此相接於垂直延伸邊緣的至少兩個凸出表面。在形成中心底填材料部分291之前形成周邊底填材料部分292的其他實施例中，周邊底填材料部分292可各自包括至少一凸出表面以接觸中心底填材料部分291的個別凹入部分。
如圖23A及23B所示的本發明第二實施例的含有扇出式封裝900的第三例示性結構，其可自圖6所示的扇出式封裝900衍生，以提供中介層側導流結構280A於設置為面向封裝基板200的中介層920的一側上。中介層側導流結構280A為形成於中介層920上的導流結構280。一般而言，可在切割之前沉積與圖案化介電材料，以形成中介層側導流結構280A於重組晶圓900W的平坦表面上。舉例來說，介電材料可為聚合物材料或樹脂，其可在圖6的製程步驟之後沉積於重組晶圓900W的上表面上。可沉積光阻層於沉積的介電材料上，且可微影圖案化光阻層以形成分開的光阻材料部分，其具有後續形成的中介層側導流結構280A的形狀。可進行蝕刻製程如非等向蝕刻製程或等向蝕刻製程，以移除沉積的介電材料的未遮罩部分。沉積的介電材料的保留部分，可包括中介層側導流結構280A。之後可進行屠7、8、及9的步驟，以提供圖23A及23B所示的第三例示性結構。一般而言，中介層側導流結構280A可形成於後續形成的中心底填材料部分291與周邊底填材料部分292之間的邊界。在一實施例中，第一組中介層接合墊928可位於這組至少一中介層側導流結構280A (其可包括多個中介層側導流結構280A)之內。第二組中介層接合墊928可位於這組至少一中介層側導流結構280A之外。
如圖24A及24B所示的本發明第三實施例的封裝基板200，其可自圖11A及11B所示的封裝基板200衍生，以提供基板側導流結構280B於設置為面向中介層920的封裝基板200的一側上。基板側導流結構280B為形成於封裝基板200上的導流結構280。一般而言，可在切割封裝基板200之前，形成基板側導流結構280B於含有多個封裝基板200的平板的平坦表面上。一般而言，基板側導流結構280B可形成於後續形成的中心底填材料部分291與周邊底填材料部分292之間的邊界。在一實施例中，第一組基板接合墊268可位於一組至少一基板側導流結構280B (其可包括多個基板側導流結構280B)之內。第二組基板側接合墊268可位於這組至少一中介層側導流結構280A之外。
一般而言，導流結構280可形成於至少一中介層920與封裝基板200上。在一實施例中，導流結構280可形成於中介層920與封裝基板200上。在一實施例中，導流結構280可只形成於中介層920上。在一實施例中，導流結構280可只形成於封裝基板200上。在導流結構280形成於中介層920與封裝基板200的實施例中，基板側導流結構280B的圖案可為中介層側導流結構280A的圖案的鏡像，一旦接合中介層920至封裝基板200時即可使上述兩個圖案重疊於平面圖中。
如圖25A及25B所示，可進行圖12、13A、13B、14A、及14B的製程步驟，或者可進行圖16A、16B、17、18、19A、19B、20A、及20B的製程步驟。在實施例中，進行圖12、13A、13B、14A、及14B。圖25A及25B所示的例子對應先形成周邊底填材料部分292的實施例，且在後續製程步驟中形成中心底填材料部分291。形成第一例示性結構或第二例示性結構所用的製程步驟，可用於形成第三例示性結構。
一般而言，可施加中心底填材料於中介層920或封裝基板200上。導流結構280可限制中心底填材料自中介層920與封裝基板200之間的間隙的中心區流向間隙的邊緣區。可在施加中心底填材料之前或之後，施加周邊底填材料於中介層920或封裝基板200上。導流結構280可限制周邊底填材料自中介層920與封裝基板200之間的間隙的個別邊緣區流向間隙的中心區。在一實施例中，中介層側導流結構280A不接觸基板側導流結構280B，使周邊底填材料部分292可有效吸收應力並緩解扇出式封裝900及/或封裝基板200中的變形效應。
一般而言，基板側導流結構280B可位於封裝基板200上，且可接觸一側上的中心底填材料部分291，並接觸另一側上的個別的至少一周邊底填材料部分292。中介層側導流結構280A可位於中介層920上，且可接觸一側上的中心底填材料部分291，且可接觸另一側上的個別的至少一周邊底填材料部分292。在一實施例中，中介層側導流結構280A與基板側導流結構280B的水平剖面形狀沿著垂直方向重疊於平面圖中，而垂直方向垂直於封裝基板200的水平表面。
之後可進行圖15或圖21的製程步驟。
圖26A至26C係本發明第三實施例中，含有中心底填材料部分291與至少一周邊底填材料部分292的水平平面中的第三例示性結構的其他設置的水平剖視圖。
如圖26A所示，自第三例示性結構衍生的第三例示性結構的第一其他設置，可先形成中心底填材料部分291，接著在後續至成步驟中形成周邊底填材料部分292。
圖26B顯示第三例示性結構的第二其他設置。可形成至少一周邊底填材料部分292如兩個分開的周邊底填材料部分292，其連續橫向延伸於中介層920的個別組的兩個角落之間，且彼此隔有中心底填材料部分291。導流結構280可包括至少一部分以沿著中介層920的個別側或沿著封裝基板200的個別側橫向延伸。在所述例子中，可在形成中心底填材料部分291之前，先形成周邊底填材料部分292。
圖26C顯示第三例示性結構的第三其他設置。自第二其他設置衍生的第三其他設置，可在形成周邊底填材料部分292之前形成中心底填材料部分291。
圖26D顯示第三例示性結構的第四其他設置。自第三其他設置衍生的第四其他設置，可形成額外開口於導流結構280中。平面圖中的單晶片系統晶粒700與四個高帶寬記憶體晶粒810的周邊以虛線並列於水平剖視圖。
圖27係本發明一實施例中，形成例示性結構如半導體結構的方法的流程圖。
如圖1A至10、16A至18、及23A及23B所示，步驟2710可提供封裝如扇出式封裝900 (其含有至少一半導體晶粒(700, 800)與中介層920)。
如圖11A、11B、24A、及24B所示，步驟2720提供封裝基板200，其包括基板接合墊268。
如圖19A、19B、22A至22C、25A、25B、及26A至26C所示，步驟2730採用焊料材料部分290的陣列以接合封裝至封裝基板200。
如圖19A至22C、25A、25B、及26A至26C所示，步驟2740形成至少一周邊底填材料部分292於中介層920的角落區，並形成中心底填材料部分291以橫向圍繞第一組的第二焊料材料部分290。
在一些實施例中，中心底填材料部分包括第一填料材料與中心樹脂，第一填料材料的體積比例為70%至90%，且中心樹脂的體積比例為1%至30%；以及至少一周邊底填材料部分包括周邊填料材料與周邊樹脂，周邊填料材料的體積比例為0.01%至80%，且周邊樹脂的體積比例為20%至99.9%。
在一些實施例中，至少一周邊底填材料部分不含任何填料材料。
在一些實施例中，至少一周邊底填材料部分各自直接形成於封裝基板的個別水平表面部分與中介層的水平表面的至少一角落部分上；以及中心底填材料部分橫向圍繞一組焊料材料部分。
在一些實施例中，上述方法更包括：形成導流結構於至少一中介層與封裝基板上；施加中心底填材料於該中介層或封裝基板上，其中導流結構限制中心底填材料自中介層與封裝基板之間的間隙的中心區流向間隙的邊緣區；以及施加周邊底填材料於中介層或封裝基板上，其中導流結構線至周邊底填材料自中介層與封裝基板之間的間隙的邊緣區流向間隙的中心區。
如所有圖式與本發明多種實施例所示，提供半導體結構，其包括組裝(如扇出式封裝900)，包括至少一半導體晶粒(700, 800)與含有多個中介層接合墊928的中介層920；封裝基板200，包括多個基板接合墊268；多個第二焊料材料部分290的陣列，接合至中介層接合墊928與基板接合墊268；中心底填材料部分291，橫向圍繞第一組的第二焊料材料部分290的陣列；以及至少一周邊底填材料部分292，接觸中介層920的中心區與中心底填材料部分291的個別表面部分，且周邊底填材料部分292與中心底填材料部分291具有不同材料組成。
在一實施例中，至少一周邊底填材料部分292可各自接觸封裝基板200的個別水平表面部分。在一實施例中，至少一周邊底填材料部分292接觸中心底填材料部分的表面，具有平直的垂直剖視輪廓、凹入的垂直剖視輪廓、或凸出的垂直剖視輪廓。在一些實施例中，至少一周邊底填材料部分292各自接觸第二組的第二焊料材料部分290中的個別組的至少一焊料材料部分。在一實施例中，第二組的第二焊料材料部分290的陣列中的焊料材料部分的所有表面，接觸中介層接合墊928之一、基板接合墊268之一、或至少一周邊底填材料部分292，而不接觸中心底填材料部分291。在一實施例中，中心底填材料部分291可包括周邊區，其於平面圖中凸出中介層920的區域；以及至少一周邊底填材料部分292，可包括第一區在平面圖中位於中介層920的區域中，以及第二區在平面圖中位於中介層920的區域之外。在一實施例中，中心底填材料部分291可包括中心填料材料與中心樹脂，中心填料材料的體積比例為70%至90%，而中心樹脂的體積比例為1%至30%；以及至少一周邊底填材料部分292包括周邊填料材料與周邊樹脂，周邊填料材料的體積比例為0.01%至80%，而周邊樹脂的體積比例為20%至99.99%。在一實施例中，至少一周邊底填材料部分292不具有任何填料材料。在一實施例中，半導體結構亦可包括中介層側導流結構280A位於中介層920上，並接觸一側上的中心底填材料部分291與另一側上的個別的至少一周邊底填材料部分292。在一實施例中，半導體結構亦可包括基板側導流結構280B位於封裝基板200上，並接觸一側上的中心底填材料部分291與另一側上的個別的至少一周邊底填材料部分292。在一實施例中，中介層側導流結構280A與基板側導流結構280B的水平剖視形狀可沿著垂直方向重疊於平面圖中，且垂直方向垂直於封裝基板200的水平表面。
在本發明另一實施例中，提供半導體結構，其包括：扇出式封裝900，包括至少一半導體晶粒(700, 800)、中介層920貼合至至少一半導體晶粒(700, 800)並包括中介層接合墊928、以及晶粒側底填材料部分950位於至少一半導體晶粒(700, 800)與中介層920之間；封裝基板200，包括基板接合墊268；第二焊料材料部分290的陣列，接合至基板接合墊268與中介層接合墊928；中心底填材料部分291，橫向圍繞第一組第二焊料材料部分290的陣列並接觸中介層920的第一水平表面部分與第一側壁表面部分；以及至少一周邊底填材料部分292，接觸中介層920的角落區與中心底填材料部分291的個別表面部分，周邊底填材料部分292的材料組成不同於中心底填材料部分291的材料組成，且周邊底填材料部分292接觸中介層920的第二水平表面部分與第二側壁表面部分。
在一些實施例中，至少一周邊底填材料部分292接觸一組中介層接合墊928與一組基板接合墊268。在一實施例中，至少一周邊底填材料部分292接觸中心底填材料部分291的表面，具有平直的垂直剖視輪廓、凹入的垂直剖視輪廓、或凸出的垂直剖視輪廓。在一些實施例中，至少一周邊底填材料部分292可包括四個分開的周邊底填材料部分位於中介層920的四個角落且彼此隔有中心底填材料部分291。在一實施例中，至少一周邊底填材料部分292可包括兩個分開的周邊底填材料部分連續地橫向延伸於中介層920的個別組的兩個角落之間，並彼此隔有中心底填材料部分291。在一實施例中，至少一周邊底填材料部分292可包括連續的周邊底填材料部分以橫向圍繞中心底填材料部分291，且連續延伸於中介層920的四個角落之下。
本發明多種實施例可用於提供第二焊料材料部分290所用的雙重底填密封，以提供電性連接於中介層920與封裝基板200之間。周邊底填材料部分292的楊氏係數可小於中心底填材料部分291的楊氏係數。楊氏係數的差異有利於吸收封裝基板200與封裝組裝(如扇出式封裝900)的角落區的機械變形。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A-A’:垂直平面 B-B’:水平平面 hd1:第一水平方向 hd2:第二水平方向 L1:第一長度 L2:第二長度 M:區域 UA:單位區域 W1:第一寬度 W2:第二寬度 100:印刷電路板 110:印刷電路板基板 180:印刷電路板接合墊 190:焊料焊點 192:底填材料部分 200:封裝基板 210:核心基板 212:介電襯墊 214:穿核通孔結構 240:板側表面積層電路 242:板側絕緣層 244:板側布線內連線 248:板側接合墊 260:晶片側表面積層電路 262:晶片側絕緣層 264:晶片側布線內連線 268:基板接合墊 280:導流結構 280A:中介層側導流結構 280B:基板側導流結構 290:第二焊料材料部分 291:中心底填材料部分 292:周邊底填材料部分 300:第一載板 301:第一黏著層 400:第二載板 401:第二黏著層 700:單晶片系統晶粒 780:單晶片系統金屬接合結構 800:記憶體晶粒 810:高帶寬記憶體晶粒 811,812,813,814,815:靜態隨機存取記憶體晶粒 816:環氧成型材料密封框 820:微凸塊 822:高帶寬記憶體底填材料部分 880:記憶體晶粒金屬接合結構 900:扇出式封裝 900W:重組晶圓 910:成型化合物晶粒框 910M:環氧成型化合物基質 920:中介層 922:重布線介電層 924:重布線的布線內連線 928:中介層接合墊 938:重布線側接合結構 940:第一焊料材料部分 950:晶粒側底填材料部分 2710,2720,2730,2740:步驟
圖1A係本發明第一實施例中，含有第一載板與中介層的第一例示性結構的區域的垂直剖視圖。 圖1B係圖1A的第一例示性結構的區域的上視圖。 圖2A係本發明第一實施例中，形成重布線側階和結構與第一焊料材料部分之後的第一例示性結構的區域的垂直剖視圖。 圖2B係圖2A的第一例示性結構的區域的上視圖。 圖3A係本發明第一實施例中，貼合半導體晶粒之後的第一例示性結構的區域的垂直剖視圖。 圖3B係圖3A的第一例示性結構的區域的上視圖。 圖3C係高帶寬記憶體的放大垂直剖視圖。 圖4係形成晶粒側底填材料部分之後的第一例示性結構的區域的垂直剖視圖。 圖5A係本發明第一實施例中，形成環氧成型化合物基質之後的第一例示性結構的區域的垂直剖視圖。 圖5B係圖5A的第一例示性結構的區域的上視圖。 圖6係本發明第一實施例中，貼合第二載板並分離第一載板之後的第一例示性結構的區域的垂直剖視圖。 圖7係本發明第一實施例中，形成中介層接合墊之後的第一例示性結構的垂直剖視圖。 圖8係本發明第一實施例中，分離第二載板之後的第一例示性結構的區域的垂直剖視圖。 圖9係本發明第一實施例中，切割重布線基板與環氧成型化合物基質時的第一例示性結構的區域的垂直剖視圖。 圖10A係本發明第一實施例中，扇出式封裝的垂直剖視圖。 圖10B係扇出式封裝沿著圖10A的水平平面B-B’的水平剖視圖。 圖11A係本發明第一實施例中，封裝基板的垂直剖視圖。 圖11B係圖11A的封裝基板的上視圖。 圖12係本發明第一實施例中，貼合扇出式封裝至封裝基板之後的第一例示性結構的垂直剖視圖。 圖13A係本發明第一實施例中，形成周邊底填材料部分之後的第一例示性結構的垂直剖視圖。 圖13B係第一例示性結構沿著圖13A的水平平面B-B’的水平剖視圖。 圖13C、13D、及13E係圖13A的例示性結構的區域M的多種設置的垂直剖視圖。 圖14A係本發明第一實施例中，形成中心底填材料部分之後的第一例示性結構的垂直剖視圖。 圖14B係第一例示性結構沿著圖14A的水平平面B-B’的水平剖視圖。 圖14C、14D、及14E係圖14A的例示性結構的區域M的多種設置的垂直剖視圖。 圖15係本發明第一實施例中，貼合封裝基板至印刷電路板之後的第一例示性結構的垂直剖視圖。 圖16A係本發明第二實施例中，形成中心底填材料部分之後的第二例示性結構的區域的垂直剖視圖。 圖16B係圖16A的第二例示性結構的區域的上視圖。 圖17係本發明第二實施例中，切割重布線基板與環氧成型化合物基質時的第二例示性結構的區域的垂直剖視圖。 圖18係本發明第二實施例中，扇出式封裝的垂直剖視圖。 圖19A係本發明第二實施例中，貼合扇出式封裝至封裝基板之後的第二例示性結構的垂直剖視圖。 圖19B係第二例示性結構沿著圖19A的水平平面B-B’的水平剖視圖，其垂直平面A-A’對應圖19A的垂直剖視圖的平面。 圖19C、19D、及19E係圖19A的例示性結構的區域M的多種設置的垂直剖視圖。 圖20A係本發明第二實施例中，形成周邊底填材料部分之後的第二例示性結構的垂直剖視圖。 圖20B係第二例示性結構沿著圖20A的水平平面B-B’的水平剖視圖。 圖20C、20D、及20E係圖13A的例示性結構的區域M的多種設置的垂直剖視圖。 圖21係本發明第二實施例中，貼合封裝基板至印刷電路板之後的第二例示性結構的垂直剖視圖。 圖22A至22C係本發明第一與實施例與第二實施例中，含有中心底填材料部分與至少一周邊底填材料部分的水平平面中的第一例示性結構與第二例示性結構的其他設置的水平剖視圖。 圖23A係本發明第三實施例中，形成中介層側導流結構之後的扇出式封裝的垂直剖視圖。 圖23B係圖23A的扇出式封裝的下視圖 圖24A係本發明第三實施例中，形成基板側導流結構之後的封裝基板的垂直剖視圖。 圖24B係圖24A的封裝基板的上視圖。 圖25A係本發明第三實施例中，貼合封裝基板至印刷電路板之後的第三例示性結構的垂直剖視圖。 圖25B係第三例示性結構沿著圖25A的水平平面B-B’的水平剖視圖。 圖26A至26D係本發明第三實施例中，含有中心底填材料部分與至少一周邊底填材料部分的水平平面中的第三例示性結構的其他設置的水平剖視圖。 圖27係本發明一實施例中，形成例示性結構所用的步驟的流程圖。
B-B’:水平平面
100:印刷電路板
110:印刷電路板基板
180:印刷電路板接合墊
190:焊料焊點
192:底填材料部分
200:封裝基板
210:核心基板
212:介電襯墊
214:穿核通孔結構
240:板側表面積層電路
242:板側絕緣層
244:板側布線內連線
248:板側接合墊
260:晶片側表面積層電路
262:晶片側絕緣層
264:晶片側布線內連線
268:基板接合墊
280:導流結構
280A:中介層側導流結構
280B:基板側導流結構
290:第二焊料材料部分
291:中心底填材料部分
292:周邊底填材料部分
700:單晶片系統晶粒
780:單晶片系統金屬接合結構
800:記憶體晶粒
810:高帶寬記憶體晶粒
811,812,813,814,815:靜態隨機存取記憶體晶粒
816:環氧成型材料密封框
820:微凸塊
822:高帶寬記憶體底填材料部分
880:記憶體晶粒金屬接合結構
900:扇出式封裝
910:成型化合物晶粒框
920:中介層
922:重布線介電層
924:重布線的布線內連線
928:中介層接合墊
938:重布線側接合結構
940:第一焊料材料部分
950:晶粒側底填材料部分

Claims (1)

  1. 一種半導體結構，包括： 一組裝，包括至少一半導體晶粒與含有多個中介層接合墊的一中介層； 一封裝基板，包括多個基板接合墊； 多個焊料材料部分的陣列，接合至該些中介層接合墊與該些基板接合墊； 一中心底填材料部分，橫向圍繞第一組的該些焊料材料部分的陣列；以及 至少一周邊底填材料部分，接觸該中介層的中心區與該中心底填材料部分的個別表面部分，且該周邊底填材料部分與該中心底填材料部分具有不同材料組成。
TW112100781A 2022-06-01 2023-01-09 半導體結構 TW202349578A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/829,511 US20230395479A1 (en) 2022-06-01 2022-06-01 Dual-underfill encapsulation for packaging and methods of forming the same
US17/829,511 2022-06-01

Publications (1)

Publication Number Publication Date
TW202349578A true TW202349578A (zh) 2023-12-16

Family

ID=88975954

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100781A TW202349578A (zh) 2022-06-01 2023-01-09 半導體結構

Country Status (2)

Country Link
US (1) US20230395479A1 (zh)
TW (1) TW202349578A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230402417A1 (en) * 2022-06-10 2023-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing

Also Published As

Publication number Publication date
US20230395479A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
KR102258947B1 (ko) 제어 가능한 스탠드오프를 갖는 팬-아웃 패키지
US10026671B2 (en) Substrate design for semiconductor packages and method of forming same
TW201818514A (zh) 封裝結構及其形成方法
KR102455197B1 (ko) 집적 회로 패키지 및 방법
KR20160100185A (ko) 반도체 패키지 디바이스 및 그 형성 방법
TW202401709A (zh) 接合組裝
TW202238891A (zh) 晶片封裝結構及其形成方法
US20230378046A1 (en) Metallization structure
CN113594046A (zh) 半导体结构及其形成方法
TWI802210B (zh) 封裝結構及其製造方法
US11935761B2 (en) Semiconductor package and method of forming thereof
TW202349578A (zh) 半導體結構
TWI845116B (zh) 包括銅柱陣列的半導體結構及其形成方法
TW202349619A (zh) 半導體結構
TW202312408A (zh) 扇出封裝
CN221447174U (zh) 接合总成
CN220041862U (zh) 半导体结构
US20230420429A1 (en) Chip-on-wafer-on-board structure using spacer die and methods of forming the same
US12107064B2 (en) Semiconductor package and manufacturing method thereof
CN219716864U (zh) 包括铜柱数组的半导体结构
KR102473590B1 (ko) 반도체 디바이스 및 방법
US11652037B2 (en) Semiconductor package and method of manufacture
TW202349637A (zh) 晶片封裝結構
US20240321758A1 (en) Deformation-resistant interposer for a local silicon interconnect and methods for forming the same
TW202349613A (zh) 接合組裝