TWI776675B - 半導體裝置封裝及其形成方法 - Google Patents

半導體裝置封裝及其形成方法 Download PDF

Info

Publication number
TWI776675B
TWI776675B TW110134158A TW110134158A TWI776675B TW I776675 B TWI776675 B TW I776675B TW 110134158 A TW110134158 A TW 110134158A TW 110134158 A TW110134158 A TW 110134158A TW I776675 B TWI776675 B TW I776675B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
metal
interface material
thermal interface
metal cover
Prior art date
Application number
TW110134158A
Other languages
English (en)
Other versions
TW202245177A (zh
Inventor
郭建利
高金福
陳承先
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI776675B publication Critical patent/TWI776675B/zh
Publication of TW202245177A publication Critical patent/TW202245177A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

本揭露實施例提供一種形成半導體裝置封裝的方法。所述方法包括將半導體裝置接合到封裝基板；將金屬蓋放置在半導體裝置和封裝基板之上，並在金屬蓋與半導體裝置之間提供金屬熱介面材料；加熱並使金屬熱介面材料熔化；向下按壓金屬蓋，使得熔化的金屬熱介面材料流向半導體裝置的邊界，且熔化的金屬熱介面材料的橫向側壁的最外點延伸超出半導體裝置的邊界；向上抬起金屬蓋，使得熔化的金屬熱介面材料回流，且其橫向側壁的最外點在半導體裝置的邊界內；以及固化熔化的金屬熱介面材料，以通過金屬熱介面材料將金屬蓋接合到半導體裝置。

Description

半導體裝置封裝及其形成方法
本發明實施例係關於一種半導體製造技術，特別係有關於一種半導體裝置封裝及其形成方法。
半導體裝置被用於各種電子應用中，例如個人電腦、手機、數位相機以及其他電子設備。通常通過在半導體基板上依序沉積絕緣或介電層、導電層和半導體層，並且使用微影及蝕刻製程對各種材料層進行圖案化，以在其上形成電路組件和元件來製造半導體裝置。通常，多個積體電路(integrated circuits，ICs)是在單個半導體晶圓上製造，且晶圓上的各個晶粒通過沿著切割線在積體電路之間進行鋸切而被分割。各個晶粒通常單獨封裝在例如多晶片模組或其他類型的封裝中。
封裝(package)不僅為半導體裝置提供免受環境汙染的保護，也為封裝在其中的半導體裝置提供連接介面。一種較小的半導體封裝類型是覆晶晶片級封裝(flip chip chip-scale package，FcCSP)，其中半導體裝置被倒置放在基板上並使用凸塊連接到基板。基板具有佈線以將半導體裝置上的凸塊連接到基板上具有較大佔位面積(footprint)的接觸墊。焊球陣列形成在基板的另一側，用於將封裝的半導體裝置電連接到終端應用。
儘管現有的封裝結構及用於製造半導體裝置封裝結構的方法通常已經足以滿足其預計目的，但它們仍不是在所有方面都完全令人滿意的。
本揭露一些實施例提供一種形成半導體裝置封裝的方法。所述方法包括將半導體裝置接合到封裝基板的第一表面。所述方法還包括將金屬蓋放置在半導體裝置和封裝基板之上，並在金屬蓋與半導體裝置的頂表面之間提供金屬熱介面材料(thermal interface material，TIM)。所述方法還包括加熱金屬熱介面材料，使得金屬熱介面材料熔化。所述方法也包括向下按壓金屬蓋，使得熔化的金屬熱介面材料流向半導體裝置的邊界，且熔化的金屬熱介面材料的橫向側壁的最外點延伸超出半導體裝置的邊界。所述方法更包括向上抬起金屬蓋，使得熔化的金屬熱介面材料回流，且熔化的金屬熱介面材料的橫向側壁的最外點在半導體裝置的邊界內。此外，所述方法包括冷卻熔化的金屬熱介面材料，以通過金屬熱介面材料將金屬蓋接合到半導體裝置。
本揭露一些實施例提供一種半導體裝置封裝。所述半導體裝置封裝包括封裝基板、半導體裝置、金屬蓋以及金屬熱介面材料。封裝基板具有第一表面。半導體裝置設置在封裝基板的第一表面之上。金屬蓋設置在半導體裝置和封裝基板之上。金屬熱介面材料介於金屬蓋與半導體裝置的頂表面之間，用於接合金屬蓋與半導體裝置，其中金屬熱介面材料的橫向側壁具有凹弧形狀，且橫向側壁的最外點在半導體裝置的邊界內。
本揭露一些實施例提供一種半導體裝置封裝。所述半導體裝置封裝包括封裝基板、半導體裝置、電子部件、金屬蓋以及金屬熱介面材料。封裝基板具有第一表面。半導體裝置和電子部件設置在封裝基板的第一表面之上。金屬蓋設置在半導體裝置、電子部件以及封裝基板之上。金屬熱介面材料介於金屬蓋與半導體裝置的頂表面之間，其中金屬熱介面材料延伸超出半導體裝置的邊界並跨越電子部件，且金屬熱介面材料的橫向側壁與半導體裝置的邊界之間在橫向方向上的距離大於電子部件與半導體裝置的邊界之間在橫向方向上的距離。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下描述具體的構件及其排列方式的實施例以闡述本揭露。當然，這些實施例僅作為範例，而不該以此限定本揭露的範圍。例如，在說明書中敘述了一第一特徵形成於一第二特徵之上或上方，其可能包含第一特徵與第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於第一特徵與第二特徵之間，而使得第一特徵與第二特徵可能未直接接觸的實施例。另外，在本揭露不同範例中可能使用重複的參考符號及/或標記，此重複係為了簡化與清晰的目的，並非用以限定所討論的各個實施例及/或結構之間有特定的關係。
再者，空間相關用語，例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用語，是為了便於描述圖式中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用語意欲包含使用中或操作中的裝置之不同方位。設備可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
說明書中的用語「基本上(substantially)」，例如「基本上平坦」或「基本上共平面」等可以為本領域技術人員所能理解。在一些實施例中，形容詞基本上可以被去除。在適用的情況下，用語「基本上」還可以包括「全部(entirely)」、「完全(completely)」、「所有(all)」等的實施例。在適用的情況下，用語「基本上」還可以涉及90%或更高，例如95%或更高，特別是99%或更高，包括100%。此外，例如「基本上平行」或「基本上垂直」之類的用語應解釋為不排除相較於特定佈置的微小偏差，並且例如可包括高達10°的偏差。用語「基本上」不排除「完全」，例如「基本上不含(substantially free)」Y的組合物可以是完全不含Y。
與特定距離或尺寸結合使用的用語，例如「約」，應解釋為不排除相較於特定距離或尺寸的微小偏差，並且例如可包括高達10%的偏差。使用於數值X的用語「約」可能表示X±5或10%。
根據各個實施例提供一種半導體裝置封裝及其形成方法。一些實施例的一些變體(variations)也進行討論。在各個視圖和說明性實施例中，相同的參考符號用於表示相同的元件。
根據本揭露一些實施例，一種半導體裝置封裝包括設置在半導體裝置之上的散熱金屬蓋，以及提供在金屬蓋與半導體裝置之間以幫助從半導體裝置消散熱量的金屬熱介面材料(thermal interface material，TIM)。在一些實施例中，提供了一種新穎的金屬蓋附接方式來改變或控制金屬熱介面材料的厚度和橫向側壁(lateral sidewall)形狀(稍後將詳細描述)，從而減少例如在熱循環過程中金屬熱介面材料上的應力以及金屬熱介面材料分層的風險。由此，整體封裝的可靠性得到改善。另外，在一些實施例中，金屬蓋可以通過金屬熱介面材料直接接合到半導體裝置，因此可以省略用於將金屬蓋貼附到封裝基板的黏合層。
第1A圖至第1J圖是根據一些實施例的形成半導體裝置封裝的製程的各個階段的示意性剖視圖。相應的製程被顯示為如第3圖所示的製程流程300。可以在這些實施例中描述的階段之前、期間及/或之後提供額外的操作。在不同的實施例中，可以替換或消除所描述的一些階段。額外的特徵可以加到封裝結構中。對於不同的實施例，下面描述的一些特徵可以被替換或消除。儘管一些實施例是按特定順序進行的操作所討論的，但這些操作也可以以其他邏輯順序來進行。
如第1A圖所示，根據一些實施例，在載體基板100之上形成中介層基板102。載體基板100用於在後續處理步驟期間為建構(build-up)層或結構的處理提供暫時的機械和結構支撐。載體基板100可為玻璃基板、半導體基板或其他合適的基板。在移除載體基板100(如第1C圖中所示的後續階段)之後，中介層基板102用於提供封裝在其上的半導體裝置或部件與一封裝基板(稍後將描述)之間的電連接。
在一些實施例中，中介層基板102為中介層晶圓，不含主動裝置(例如，電晶體、二極體等)和被動裝置(例如，電阻器、電容器、電感器等)。在一些替代實施例中，中介層基板102是在其上或其中包括主動及/或被動裝置的裝置晶圓。
在一些實施例中，中介層基板102為介電基板，包括重分佈線路(redistribution line，RDL)結構。如第1A圖所示，重分佈線路結構可包括多個層疊的絕緣層104以及由絕緣層104圍繞的多個導電特徵106。導電特徵106可包括導電線路、導電通孔(vias)及/或導電墊(pads)。在一些實施例中，一些導電通孔是相互堆疊的，上方的導電通孔與下方的導電通孔基本上對準，以具有較短的佈線長度。然而，在一些佈線受限的情況下，一些導電通孔為交錯排列的(staggered)通孔，上方的導電通孔與下方的導電通孔未對準。
絕緣層104可包括或由一或多種聚合物材料製成。聚合物材料可包括聚苯噁唑(polybenzoxazole，PBO)、聚醯亞胺(polyimide，PI)、環氧基樹脂、一或多種其他合適的聚合物材料、或其組合。在一些實施例中，聚合物材料是光敏性的，因此可使用光微影製程在絕緣層104中形成具有期望圖案的開口。
在一些其他實施例中，一些或全部的絕緣層104包括或由聚合物材料以外的介電材料製成。介電材料可包括氧化矽、碳化矽、氮化矽、氮氧化矽、一或多種其他合適的材料、或其組合。
導電特徵106可包括在水平方向上提供電連接的導電線路，以及在垂直方向上提供電連接的導電通孔。導電特徵106可包括或由銅、鋁、金、鈷、鈦、鎳、銀、石墨烯、一或多種其他合適的導電材料、或其組合製成。在一些實施例中，導電特徵106包括多個子層。舉例來說，每個導電特徵106包含多個子層(包括鈦/銅、鈦/鎳/銅、鈦/銅/鈦、鋁/鈦/鎳/銀、其他合適的多個子層、或其組合)。
上述重分佈線路結構(即，中介層基板102)的形成可涉及多個沉積或塗布製程、多個圖案化製程、及/或多個平坦化製程。
沉積或塗布製程可用於形成絕緣層及/或導電層。沉積或塗布製程可包括旋轉塗布製程、電鍍(electroplating)製程、化學鍍(electroless)製程、化學氣相沉積(chemical vapor deposition，CVD)製程、物理氣相沉積(physical vapor deposition，PVD)製程、原子層沉積(atomic layer deposition，ALD)製程、一或多種其他適用的製程、或其組合。
圖案化製程可用於圖案化形成的絕緣層及/或形成的導電層。圖案化製程可包括光微影製程、能量束鑽孔製程(例如，雷射束鑽孔製程、離子束鑽孔製程、或電子束鑽孔製程)、蝕刻製程、機械鑽孔製程、一或多種其他適用的製程、或其組合。
平坦化製程可用於為形成的絕緣層及/或形成的導電層提供平坦的頂表面，以利於後續的製程。平坦化製程可包括機械研磨製程、化學機械拋光(chemical mechanical polishing ，CMP)製程、一或多種其他適用的製程、或其組合。
在一些其他實施例中(未顯示)，中介層基板102可為半導體基板，例如體型(bulk)半導體基板、絕緣層上覆矽(silicon-on-insulator，SOI)基板、多層半導體基板等。中介層基板102的半導體材料可為矽、鍺、化合物半導體(包括矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、合金半導體(包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP)、或其組合。也可使用其他基板，例如多層或梯度基板。中介層基板102可以是摻雜的(doped)或未摻雜的(undoped)。
在一些實施例中，貫通孔(through-vias，TVs)形成在半導體基板中並貫穿半導體基板，以為安裝在中介層基板102兩側的裝置提供電連接。形成貫通孔的製程為本領域所習知的，故在此不再描述。在一些其他實施例中，還可在中介層基板102的半導體基板的一側或兩側上形成一或多個互連結構層(類似於第1A圖所示的中介層基板102的重分佈線路結構)，以用於佈線。
如第1B圖所示，根據一些實施例，在中介層基板102之上設置半導體晶粒110和半導體晶粒112(為了說明，僅示出一個半導體晶粒110和兩個半導體晶粒112)。可以使用例如拾取和放置工具(pick-and-place tool)將半導體晶粒110和半導體晶粒112放置在中介層基板102的第一表面102A(例如，第1B圖中所示的上表面)之上。在一些實施例中，一個半導體晶粒110設置在兩個半導體晶粒112之間，但本揭露不以此為限。舉例來說，其他佈置(arrangements)及/或任何其他數量的半導體晶粒110和半導體晶粒112可以在不同的實施例中使用。在俯視圖中，半導體晶粒110和半導體晶粒112中的每一者大致為矩形或正方形。
半導體晶粒110與半導體晶粒112可為提供不同功能的不同類型的電子裝置。在一些實施例中，每個半導體晶粒110為單個系統單晶片(System on a Chip，SoC)晶粒、多個系統單晶片(SoC)堆疊晶粒等。舉例來說，第1B圖示出半導體晶粒110為系統單晶片晶粒，其包括半導體基板1101，以及安裝在半導體基板1101上的多個不同的電子部件1102(例如，主動裝置及/或被動裝置)。電子部件1102可以通過半導體基板1101電連接以形成功能性的積體電路，例如處理器、邏輯電路、記憶體、類比電路、數位電路、混合信號電路等。根據一些實施例，由模製(molding)材料(例如，環氧基樹脂)製成的保護層1103可設置在半導體基板1101上以圍繞和保護上覆的電子部件1102。
在一些實施例中，半導體晶粒112為單個記憶體晶粒或記憶體晶粒堆疊。舉例來說，第1B圖示出各個半導體晶粒112為記憶體晶粒堆疊，其包括接合到邏輯晶粒1121(有時稱為底層晶粒)的多個堆疊的記憶體晶粒1122。每個記憶體晶粒1122可包括靜態隨機存取記憶體(static random access memory，SRAM)裝置、動態隨機存取記憶體(dynamic random access memory，DRAM)裝置、高頻寬記憶體(high bandwidth memory，HBM)裝置、或其他類型的記憶體裝置。根據一些實施例，也可以形成由模製材料(例如，環氧基樹脂)製成的保護層1123以圍繞和保護邏輯晶粒1121與記憶體晶粒1122。
半導體晶粒110和半導體晶粒112中的每一者可以例如通過沿著切割線鋸切或切割半導體晶圓(其上形成有多個積體電路晶粒)以將半導體晶圓分成多個單獨的半導體晶粒來獲得。應當理解，提供半導體晶粒110和半導體晶粒112的上述示例是為了說明的目的，並且在一些替代實施例中也可以使用具有其他功能的其他半導體晶粒或晶片。
在各個實施例中，半導體晶粒110與半導體晶粒112在垂直方向(例如，第1B圖中所示的Z方向)上可具有相同或不同的高度，及/或在垂直於垂直方向的水平截面中具有相同或不同的尺寸。
如第1B圖所示，根據一些實施例，在將半導體晶粒110和半導體晶粒112設置在中介層基板102之上之後，它們是通過覆晶接合方式接合到中介層基板102，例如，通過每個半導體晶粒110/112上的導電元件107與中介層基板102上的導電結構108形成導電接點。
在一些實施例中，在接合製程之前，可在每個半導體晶粒110/112的主動側(例如，第1B圖中所示的下表面)上的暴露的接觸墊(未顯示)上形成導電元件107(例如，導電柱)。導電元件107可包括或由銅、鋁、金、鈷、鈦、錫、一或多種其他合適的材料、或其組合製成。可以使用電鍍製程、化學鍍製程、放置製程、印刷製程、物理氣相沉積(PVD)製程、化學氣相沉積(CVD)製程、一或多種其他適用的製程、或其組合來形成導電元件107。
在一些實施例中，每個導電結構108包括金屬柱108A和在金屬柱108A之上的金屬蓋層(例如，焊料蓋(solder cap))108B，如第1B圖所示。包括金屬柱108A及金屬蓋層108B的導電結構108有時稱為微凸塊。導電結構108可以在接合製程之前形成在中介層基板102的第一表面102A上的暴露的接觸墊(未顯示)上。金屬柱108A可包括導電材料，例如銅、鋁、金、鎳、鈀等、或其組合，並可以通過濺鍍、印刷、電鍍、化學鍍、化學氣相沉積等來形成。金屬柱108A可為無焊料的(solder-free)，並具有基本上垂直的側壁。根據一些實施例，金屬蓋層108B形成在金屬柱108A的頂部上。金屬蓋層108B可包括鎳、錫、錫鉛、金、銅、銀、鈀、銦、鎳-鈀-金、鎳-金等、或其組合，並可以通過例如電鍍製程的鍍覆(plating)製程來形成。
本領域普通技術人員將可理解，上述導電結構108的示例是為了說明的目的而提供的，也可以使用導電結構108的其他結構。
根據一些實施例，半導體晶粒110和半導體晶粒112與中介層基板102之間的接合可以是焊料接合或直接金屬對金屬(例如，銅對銅)接合。在一些實施例中，半導體晶粒110和半導體晶粒112通過回焊製程接合到中介層基板102。在回焊過程中，導電接點(即，導電元件107與導電結構108)分別與半導體晶粒110和半導體晶粒112的暴露的接觸墊以及中介層基板102的暴露的接觸墊(由部分的導電特徵106構成)接觸，以將半導體晶粒110和半導體晶粒112物理和電耦接到中介層基板102。
如第1B圖所示，在一些實施例中，在中介層基板102之上還形成底部填充元件114以圍繞和保護所述導電接點，並增強半導體晶粒110和半導體晶粒112與中介層基板102之間的連接。底部填充元件114可包括或由絕緣材料製成，例如底部填充材料(underfill material)。底部填充材料可包括環氧樹脂、樹脂、填料材料、應力釋放劑(stress release agent，SRA)、助黏劑、其他合適的材料、或其組合。在一些實施例中，液態的底部填充材料被分配到每個半導體晶粒110/112與中介層基板102之間的間隙中，以強化導電接點乃至整個封裝結構的強度。在分配之後，固化底部填充材料以形成底部填充元件114。
在一些實施例中，如第1B圖所示，底部填充元件114填滿每個半導體晶粒110/112與中介層基板102之間的全部間隙。並且，一部分的底部填充元件114位於相鄰的半導體晶粒110與半導體晶粒112之間的間隙中。
如第1C圖所示，在中介層基板102之上進一步形成密封層116以圍繞和保護半導體晶粒110和半導體晶粒112以及底部填充元件114。密封層116可經由底部填充元件114與半導體晶粒110和半導體晶粒112下方的導電接點分開。在一些實施例中，密封層116包括或由絕緣材料製成，例如模製材料。模製材料可包括聚合物材料，例如其中散布有填料的環氧基樹脂。在一些實施例中，模製材料(例如，液態的模製材料)被分配在中介層基板102之上及/或半導體晶粒110和半導體晶粒112之上。在一些實施例中，然後使用熱處理來固化液態的模製材料，並將其轉變為密封層116。
在一些實施例中，還對密封層116施加平坦化製程(未顯示)以部分地移除密封層116，直到每個半導體晶粒110的頂表面110A以及每個半導體晶粒112的頂表面112A通過密封層116的頂表面116A露出。此有利於消散在操作過程中從半導體晶粒110和半導體晶粒112產生的熱量。平坦化製程可包括機械研磨製程、化學機械拋光(CMP)製程、蝕刻製程、乾式研磨製程、一或多種其他適用的製程、或其組合。
之後，如第1C圖所示，根據一些實施例，移除載體基板100以暴露中介層基板102的第二表面102B(例如，所示的下表面)。儘管未示出，剩餘的結構可被倒置並使得半導體晶粒側固定到切割膠帶(未顯示)上。根據一些實施例，然後沿著第1C圖中所示的切割槽C進行分割製程(也稱為鋸切製程)以形成多個單獨的封裝結構。在第1C圖中示出一個封裝結構，包括中介層基板102和其上的半導體晶粒110和半導體晶粒112、底部填充元件114以及密封層116。之後，可以使用例如拾取和放置工具(未顯示)從切割膠帶(未顯示)上取下各個封裝結構。
如第1D圖所示，根據一些實施例，將第1C圖中的所得封裝結構(為了說明，以下也稱為半導體裝置SD)設置(例如，通過拾取和放置工具)於放置在另一載體基板200(類似於前述載體基板100)上的封裝基板120之上，其中中介層基板102的第二表面102B(例如，所示的下表面)面對封裝基板120的第一表面120A(例如，所示的上表面)。相應的製程在第3圖所示的製程流程300中被顯示為製程301。在後續階段(將在後面描述)移除載體基板200之後，封裝基板120用於提供封裝在封裝結構中的半導體裝置或部件與外部電子裝置之間的電連接。
根據一些實施例，在將中介層基板102堆疊在封裝基板120之上之後，它是通過覆晶接合方式接合到封裝基板120，例如，通過形成在中介層基板102的第二表面102B上的暴露的接觸墊(未顯示)上的導電元件121(例如，導電柱)與形成在封裝基板120的第一表面120A上的暴露的接觸墊(未顯示)上的導電結構122(例如微凸塊，各自包括金屬柱122A和在金屬柱122A之上的金屬蓋層122B)形成導電接點。中介層基板102與封裝基板120之間的接合可以是焊料接合或直接金屬對金屬(例如，銅對銅)接合。在一些實施例中，中介層基板102通過回焊製程(如前所述)接合到封裝基板120。導電元件121與導電結構122的材料和形成方法可以分別與第1B圖中所述的導電元件107與導電結構108的材料和形成方法相同或相似，故在此不再贅述。
導電接點(即，導電元件121與導電結構122)使中介層基板102(以及其上的裝置)與封裝基板120之間能夠電連接。在一些實施例中，如第1D圖所示，在封裝基板120之上也形成底部填充元件118以圍繞和保護所述導電接點，並增強中介層基板102與封裝基板120之間的連接。底部填充元件118的材料和形成方法可以與第1B圖中所述的底部填充元件114的材料和形成方法相同或相似，故在此不再贅述。
在一些實施例中，如第1D圖所示，一或多個電子部件119(為了說明，僅示出一個電子部件119)也設置在封裝基板120之上。電子部件119可以通過焊料凸塊、導電柱、一或多個其他合適的導電元件、或其組合接合到封裝基板120的第一表面102A處的暴露的接觸墊(未顯示)上。在一些實施例中，電子部件119為表面安裝裝置(surface mount device，SMD)，並可以包括主動裝置(例如，電晶體、二極體等)或被動裝置(例如，電阻器、電容器、電感器等)。
如第1E圖所示，根據一些實施例，將金屬蓋130放置在封裝基板120上。可以使用例如拾取和放置工具(未顯示)將金屬蓋130放置在半導體裝置SD和封裝基板120之上。相應的製程在第3圖所示的製程流程300中被顯示為製程302。金屬蓋130可具有高熱導率(Tk)，例如介於約200 W/m·K至約400 W/m·K或更高，故而可配置為用於分散封裝結構中的裝置產生的熱量的散熱器。在一些實施例中，金屬蓋130可使用金屬、金屬合金等形成。舉例來說，金屬蓋130的材料可包括金屬及/或金屬合金，例如鋁、銅、鎳、鈷等、或其組合。
儘管未示出，取決於封裝基板120的俯視圖形狀，金屬蓋130在俯視圖中通常可具有矩形或正方形的形狀。在一些實施例中，金屬蓋130包括基本上平坦的蓋部131以及從蓋部131的邊緣延伸的環部132。在金屬蓋130被放置於封裝基板120上之後，蓋部131位於半導體裝置SD上方，而環部132從蓋部131向封裝基板120的第一表面120A延伸並沿著封裝基板120的邊緣佈置以圍繞半導體裝置SD。結果，半導體裝置SD容納在蓋部131與環部132之間形成的空間S中。在一些實施例中，如第1E圖所示，在放置金屬蓋130之後，環部132的底表面132A與封裝基板120的第一表面120A之間形成間隙G，使得金屬蓋130的內部空間S可與外部環境連通。
在一些實施例中，如第1E圖所示，提供金屬熱介面材料(TIM)140以確保金屬蓋130與半導體裝置SD的表面之間的良好接觸。金屬熱介面材料140的熱導率可以高於約10 W/m·K。具有良好導熱性的金屬熱介面材料140有助於將熱量從半導體裝置SD散發到散熱金屬蓋130。
在安裝金屬蓋130之前，可使用例如物理氣相沉積(PVD)製程等將金屬熱介面材料140施加到金屬蓋130的蓋部131的底表面131A或者施加到半導體裝置SD的頂表面(例如，由半導體晶粒110、半導體晶粒112、底部填充元件114以及密封層116的頂表面構成)之上。在一些實施例中，金屬熱介面材料140是連續的層或薄膜(參見第1E圖)，但本揭露不以此為限。在一些替代實施例中，金屬熱介面材料140可為經圖案化的或不連續的層。在一些實施例中，金屬熱介面材料140可包括或由高導熱材料製成，例如焊料基(solder-based)材料(例如，銦膏)或其他合適的金屬材料。
在一些實施例中，在金屬蓋130與半導體裝置SD之間提供金屬熱介面材料140之前，可在金屬熱介面材料140的表面(例如，頂表面、底表面和側表面)上進一步施加或塗覆助焊劑(液體)層142(參見第1E圖)，以防止金屬熱介面材料140在隨後的接合(焊接)製程中發生氧化。
在一些實施例中，在將金屬熱介面材料140提供在半導體裝置SD的頂表面之上之前，還使用例如物理氣相沉積(PVD)製程等在半導體裝置SD的頂表面上形成(例如，沉積)緩衝層144(參見第1E圖)。在這種情況下，金屬熱介面材料140可以通過使用緩衝層144作為晶種層的鍍覆製程來形成。在一些實施例中，取決於金屬熱介面材料140的所選材料，緩衝層144可包括或由鎳、鈦、鋁、一或多種其他合適的材料、或其組合製成。在一些實施例中，緩衝層144包括多個子層。
在一些實施例中，金屬熱介面材料140也配置為用於將金屬蓋130接合到半導體裝置SD的頂表面的接合材料。接著參照第1F圖至第1I圖，示出根據一些實施例的使用金屬熱介面材料140作為接合材料的一種新穎的金屬蓋附接方式的各個階段。
如第1F圖所示，為了進行接合製程，將第1E圖中的所得結構首先放入一封閉的處理腔室PC中。之後，在處理腔室PC中使用一熱壓接合頭M加熱並向下按壓(如第1F圖中的向下箭頭所示)金屬蓋130。在對金屬蓋130施加熱量和壓力的期間，金屬熱介面材料140開始熔化，然後流向半導體裝置SD的側邊緣(例如，密封層116的橫向邊緣116B)。相應的製程在第3圖所示的製程流程300中被顯示為製程303和製程304。根據一些實施例，製程303與製程304可以同時進行。
在一些實施例中，熱壓接合頭M加熱金屬熱介面材料140以達到其熔點，例如約150 ℃至約400 ℃或更高的溫度。在一些實施例中，在向下按壓金屬蓋130的同時，由熱壓接合頭M施加的壓力範圍在約50 kPa至約20 MPa或更大。應當理解，熱壓接合頭M施加的熱量和壓力可以根據金屬熱介面材料140的不同選擇材料而變化，並不限於上述示例。
在一些實施例中，當金屬蓋130被按壓時，熔化的金屬熱介面材料140的橫向側壁141的形狀為凸弧形(convex arc)，如第1F圖所示。在一些實施例中，熱壓接合頭M持續地向金屬蓋130提供熱量和向下的壓力，直到熔化的金屬熱介面材料140的(凸弧形)橫向側壁141的最外點1411延伸超出半導體裝置SD的邊界B(即，橫向邊緣116B)，如第1G圖和第1G-1圖所示。這有助於防止或減少在熔化的金屬熱介面材料140中形成氣泡或空隙。空隙較少的金屬熱介面材料140可具有更好的導熱性。
在一些實施例中，在熔化的金屬熱介面材料140到達如第1G圖和第1G-1圖所示的上述位置之後，熱壓接合頭M停止向下按壓金屬蓋130(但仍持續加熱)。之後，根據一些實施例，熱壓接合頭M開始向上移動(如第1H圖中的向上箭頭所示)，例如通過驅動機構(例如馬達，未示出)驅動。隨著熱壓接合頭M被抬起，施加在金屬蓋130上的壓力逐漸減小，從而使熔化的金屬熱介面材料140回流。相應的製程在第3圖所示的製程流程300中被顯示為製程305。在一些實施例中，在向上移動期間，熱壓接合頭M可使用真空或其他合適的夾持機制來夾持金屬蓋130。
在一些實施例中，熱壓接合頭M持續地向金屬蓋130提供熱量和抬升力，直到熔化的金屬熱介面材料140回流，且熔化的金屬熱介面材料140的橫向側壁141的最外點在半導體裝置SD的邊界B內(即，不超過邊界B)。
舉例來說，在一些實施例中，熱壓接合頭M持續地向上抬起金屬蓋130，直到熔化的金屬熱介面材料140的橫向側壁141的形狀從凸弧形(參見第1G圖)變為凹弧形(concave arc)，如第1H圖和第1H-1圖所示。在第1H-1圖中，熔化的金屬熱介面材料140的(凹弧形)橫向側壁141具有兩個相對向外的端點1412以及在兩端點1412之間的中間點1413。兩個端點1412分別連接到金屬蓋130與半導體裝置SD，且在橫向(lateral)方向(例如，垂直於垂直方向Z)上比中間點1413更靠近半導體裝置SD的橫向邊緣116B。因此，在這種情況下，兩個端點1412為橫向側壁141的最外點。在第1H圖和第1H-1圖中，當熔化的金屬熱介面材料140的橫向側壁141的形狀變為凹弧形且其兩個端點1412(最外點)與半導體裝置SD的橫向邊緣116B(即，邊界B)對齊時，熱壓接合頭M停止向上抬起金屬蓋130。
在一些實施例中，在按壓金屬蓋130之後及抬起金屬蓋130之前(參見第1G圖和第1G-1圖)，熔化的金屬熱介面材料140在垂直方向Z上具有從其頂表面到其底表面的第一厚度H 1。而在抬起金屬蓋130之後(參見第1H圖和第1H-1圖)，熔化的金屬熱介面材料140在垂直方向Z上具有從其頂表面到其底表面的第二厚度H 2，且第二厚度H 2大於第一厚度H 1。
如上所述，通過在接合製程期間金屬蓋130的向上移動，可以改變金屬熱介面材料140的厚度和橫向側壁形狀。應理解的是，凹弧形橫向側壁形狀的金屬熱介面材料140與凸弧形橫向側壁形狀相比具有更好的應力吸收能力，因此有助於減少(或釋放)例如在熱循環期間施加在金屬熱介面材料140的介面(例如，金屬熱介面材料140與上覆的金屬蓋130之間的介面，以及金屬熱介面材料140與下面的半導體裝置SD之間的介面)上的應力。結果，減少了金屬熱介面材料分層(delamination)的風險，從而改善整體封裝結構的可靠性。
可以對本揭露實施例進行許多變化及/或修改。舉例來說，第1H-2圖、第1H-3圖及第1H-4圖示出根據一些其他實施例，在抬起金屬蓋130之後(即，在熱壓接合頭M停止抬起金屬蓋130之後)，熔化的金屬熱介面材料140的橫向側壁141的不同形狀或位置。應當理解，金屬蓋130的不同停止位置及/或不同的抬起速度可影響熔化的金屬熱介面材料140的橫向側壁141的形狀及/或位置。
在第1H-2圖中，在抬起金屬蓋130之後，熔化的金屬熱介面材料140的橫向側壁141具有凹弧形狀，且兩個端點1412(最外點)從半導體裝置SD的橫向邊緣116B向半導體裝置SD的頂表面的中心偏移(即，它們在橫向方向上比半導體裝置SD的橫向邊緣116B更靠近半導體裝置SD的中心)。在第1H-3圖和第1H-4圖中，在抬起金屬蓋130之後，熔化的金屬熱介面材料140的橫向側壁141具有直線(垂直線性)形狀，且熔化的金屬熱介面材料140的橫向側壁141(的最外點)與半導體裝置SD的橫向邊緣116B對齊，或者從半導體裝置SD的橫向邊緣116B向半導體裝置SD的頂表面的中心偏移。直線形橫向側壁形狀的金屬熱介面材料140與凸弧形橫向側壁形狀相比也具有更好的應力吸收能力，因此有助於減少(或釋放)例如在熱循環期間施加在金屬熱介面材料140的介面上的應力。在一些其他實施例中，在抬起金屬蓋130之後，熔化的金屬熱介面材料140的橫向側壁141也可以是非線性的。
接著參照第1I圖。在第1I圖中，在熔化的金屬熱介面材料140到達上述位置且具有如第1H圖所示的上述橫向側壁形狀之後，熱壓接合頭M停止向金屬蓋130加熱。然後，在一段時間之後，熔化的金屬熱介面材料140被冷卻(例如，至其熔點以下的溫度)及固化，從而金屬蓋130可通過固化的金屬熱介面材料140接合(例如，通過焊料接合)到半導體裝置SD。相應的製程在第3圖所示的製程流程300中被顯示為製程306。另外，根據一些實施例，熱壓接合頭M在金屬熱介面材料140固化後釋放並離開金屬蓋130。
在一些實施例中，上述製程303、製程304、製程305以及製程306是在同一處理腔室PC中(原位(in-situ))進行。在一些實施例中，在製程303、製程304、製程305以及製程306中，處理腔室PC充滿了惰性氣體(例如，氮氣)。這有助於防止金屬熱介面材料140在上述接合(焊接)製程中發生氧化，且還可以減少助焊劑層142(如第1E圖所示)的使用。
在一些實施例中，因為在(金屬熱介面材料)接合製程之前沒有在另一烤箱中進行的熱壓接合製程(例如，使用黏合劑層將金屬蓋130附接到封裝基板120)，可以解決傳統金屬熱介面材料應用中的短Q時間(Q-time)控制問題(關於需要在焊接製程中保持助焊劑層142的活性)。
在一些實施例中，在金屬蓋130通過金屬熱介面材料140接合到半導體裝置SD之後，進一步通過前述間隙G(形成在環部132的底表面132A與封裝基板120的第一表面120A之間)將一清潔液W(例如，去離子水或溶劑)提供到金屬蓋130與封裝基板120之間的空間S中，以去除助焊劑層142的殘留物。相應的製程在第3圖所示的製程流程300中被顯示為製程307。在一些其他實施例中，如果沒有助焊劑殘留物的問題，也可以省略製程307。
之後，根據一些實施例，將第1I圖中的所得封裝結構從處理腔室PC中取出，然後移除載體基板200(參見第1I圖)以暴露封裝基板120的第二表面120B(例如，所示的下表面)。在一些實施例中，然後在原來被載體基板200覆蓋的第二表面120B之上形成導電凸塊125，如第1J圖所示。每個導電凸塊125可電連接到封裝基板120的暴露的接觸墊(未顯示)中的一者。導電凸塊125使封裝基板120能夠與外部電子裝置(例如印刷電路板，未顯示)之間達成電連接。導電凸塊125可以是或者包括例如含錫焊料凸塊的焊料凸塊。含錫焊料凸塊可以進一步包括銅、銀、金、鋁、鉛、一或多種其他合適的材料、或其組合。在一些實施例中，含錫焊料凸塊是不含鉛的。
在一些實施例中，在移除載體基板200之後，將焊球(或焊料元件)設置在第二表面120B的暴露的接觸墊上。然後，進行回焊製程以將焊球熔化並轉變成導電凸塊125。在一些其他實施例中，在設置焊球之前，在暴露的接觸墊之上形成凸塊下金屬化(under bump metallization，UBM)元件。在一些其他實施例中，焊料元件被電鍍到暴露的接觸墊上。之後，進行回焊製程以將焊料元件熔化以形成導電凸塊125。
在一些實施例中，如第1J圖所示，在從處理腔室PC中取出第1I圖中的所得封裝結構之後(及/或在去除或清潔助焊劑層142之後)，例如經由將黏合劑(膠)施加到間隙G(參見第1I圖)並固化該黏合劑(例如，通過紫外線(ultraviolet，UV)光)，以進一步在金屬蓋130的環部132的底表面132A與封裝基板120的第一表面120A之間形成黏合劑層150。相應的製程在第3圖所示的製程流程300中被顯示為製程308。黏合劑層150有助於將金屬蓋130黏附於封裝基板120，並且也可防止異物進入封裝結構的內部空間。
然而，在一些其他實施例中，如第2圖所示，由於金屬蓋130已經通過金屬熱介面材料140接合(固定)到半導體裝置SD，因此也可以省略黏合劑層150。
在一些不同的實施例中，在安裝金屬蓋130之前，可以將黏合劑層150施加到金屬蓋130的環部132的底表面132A或者施加到封裝基板120的第一表面120A。在這種情況下，黏合劑層150可以幫助在第1F圖至第1I圖所示的焊接製程中將金屬蓋130附接到封裝基板120。在一些實施例中，在施加金屬熱介面材料140的期間，黏合劑層150可被施加到金屬蓋130的環部132的底表面132A或者施加到封裝基板120的第一表面120A。
結果，完成了形成如第1J圖(及第2圖)所示的所得半導體裝置封裝(包括基板上晶圓上晶片(Chip-on-Wafer-on-Substrate，CoWoS)封裝結構)的製程。
應當理解，上述製造製程(特別是金屬蓋附接方式)也可以應用到其他封裝結構。舉例來說，在第4A圖所示的一些實施例中，(使用上述製造製程)所形成的封裝結構包括積體扇出(integrated fan-out，InFo)封裝結構，且一積體扇出基板(例如重分佈線路(RDL)基板)102’用於耦接到數個半導體晶粒110’(類似於上述的半導體晶粒110或半導體晶粒112)。另外，在第4B圖所示的(使用上述製造製程)所形成的封裝結構的一些實施例中，可以省略中介層基板102，且一或多個半導體晶粒110’(類似於上述的半導體晶粒110或半導體晶粒112)直接接合到封裝基板120。
第5圖是根據一些其他實施例的半導體裝置封裝的示意性剖視圖。在第5圖中，使用具有較大平面尺寸(與第1A圖至第1J圖和第2圖中所示的金屬熱介面材料140相比)的金屬熱介面材料140’。舉例來說，在金屬蓋130通過金屬熱介面材料140’接合或附接到半導體裝置SD之後，金屬熱介面材料140’可延伸超出半導體裝置SD的邊界B並跨越安裝在封裝基板120上的電子部件119。在一些實施例中，金屬熱介面材料140’的橫向側壁141與半導體裝置SD的邊界B之間在橫向方向(例如，垂直於垂直方向Z)上的距離D 1大於電子部件119與半導體裝置SD的邊界B之間在橫向方向上的距離D 2。由於金屬熱介面材料140’在橫向方向上通常具有良好的導熱特性，因此具有較大平面尺寸的金屬熱介面材料140’有助於將熱量快速地從半導體裝置SD傳播到散熱金屬蓋130。
在一些實施例中，在組裝時，可先將金屬熱介面材料140’(薄膜或層的形式)放置在金屬蓋130的蓋部131的底表面131A上，再通過黏合劑層150將金屬蓋130直接附接或安裝到封裝基板120上。由此，金屬熱介面材料140’可介於金屬蓋130與半導體裝置SD的頂表面之間以幫助散熱。金屬熱介面材料140’的厚度和橫向側壁形狀也可以使用第1A圖至第1J圖中所示的製程來改變或控制。
如上所述，根據本揭露一些實施例提供了一種新穎的金屬蓋附接方式。所述附接方式是在金屬蓋的接合(焊接)製程中，利用熱壓接合頭對金屬蓋施加向下壓力和抬升力，以改變或控制金屬熱介面材料的厚度和橫向側壁形狀，從而減少例如在熱循環過程中金屬熱介面材料上的應力以及金屬熱介面材料分層的風險。由此，整體封裝的可靠性得到改善。在一些實施例中，金屬蓋可以通過金屬熱介面材料直接接合到在封裝基板上的半導體裝置，因此可以省略用於將金屬蓋附接到封裝基板的黏合劑層。結果，降低了成本。
根據本揭露一些實施例，提供一種形成半導體裝置封裝的方法。所述方法包括將半導體裝置接合到封裝基板的第一表面。所述方法還包括將金屬蓋放置在半導體裝置和封裝基板之上，並在金屬蓋與半導體裝置的頂表面之間提供金屬熱介面材料。所述方法還包括加熱金屬熱介面材料，使得金屬熱介面材料熔化。所述方法也包括向下按壓金屬蓋，使得熔化的金屬熱介面材料流向半導體裝置的邊界，且熔化的金屬熱介面材料的橫向側壁的最外點延伸超出半導體裝置的邊界。所述方法更包括向上抬起金屬蓋，使得熔化的金屬熱介面材料回流，且熔化的金屬熱介面材料的橫向側壁的最外點在半導體裝置的邊界內。此外，所述方法包括冷卻熔化的金屬熱介面材料，以通過金屬熱介面材料將金屬蓋接合到半導體裝置。
在一些實施例中，使用熱壓接合頭將金屬蓋向下按壓，並使用熱壓接合頭將金屬蓋向上抬起。在一些實施例中，在按壓金屬蓋之後及抬起金屬蓋之前，熔化的金屬熱介面材料的橫向側壁的形狀為凸弧形，且熔化的金屬熱介面材料在垂直方向上具有第一厚度，而在抬起金屬蓋之後，熔化的金屬熱介面材料在垂直方向上具有第二厚度，第二厚度大於第一厚度。在一些實施例中，在抬起金屬蓋之後，熔化的金屬熱介面材料的橫向側壁的最外點與半導體裝置的邊界對齊，或者在橫向方向上比半導體裝置的邊界更靠近半導體裝置的頂表面的中心。在一些實施例中，在抬起金屬蓋之後，熔化的金屬熱介面材料的橫向側壁的形狀為直線形。在一些實施例中，在抬起金屬蓋之後，熔化的金屬熱介面材料的橫向側壁的形狀為凹弧形。在一些實施例中，所述形成半導體裝置封裝的方法更包括在半導體裝置的頂表面之上提供金屬熱介面材料之前，在半導體裝置的頂表面上形成緩衝層。在一些實施例中，所述形成半導體裝置封裝的方法更包括在金屬蓋與半導體裝置的頂表面之間提供金屬熱介面材料之前，用助焊劑層塗覆金屬熱介面材料。在一些實施例中，在金屬蓋通過金屬熱介面材料接合到半導體裝置之後，金屬蓋的底表面與封裝基板的第一表面之間形成間隙，且所述形成半導體裝置封裝的方法更包括通過間隙將清潔液提供到金屬蓋與封裝基板之間的空間中，以去除助焊劑殘留物。在一些實施例中，所述形成半導體裝置封裝的方法更包括在去除助焊劑殘留物之後，將黏合劑施加到金屬蓋的底表面與封裝基板的第一表面之間的間隙。在一些實施例中，所述形成半導體裝置封裝的方法更包括在金屬蓋的底表面與封裝基板的第一表面之間提供黏合劑層。在一些實施例中，金屬熱介面材料是焊料基熱介面材料。在一些實施例中，加熱金屬熱介面材料、按壓金屬蓋、抬起金屬蓋以及接合金屬蓋係在充滿惰性氣體的環境中進行。在一些實施例中，加熱金屬熱介面材料、按壓金屬蓋、抬起金屬蓋以及接合金屬蓋是在同一腔室中進行。
根據本揭露另一些實施例，提供一種半導體裝置封裝。所述半導體裝置封裝包括封裝基板、半導體裝置、金屬蓋以及金屬熱介面材料。封裝基板具有第一表面。半導體裝置設置在封裝基板的第一表面之上。金屬蓋設置在半導體裝置和封裝基板之上。金屬熱介面材料介於金屬蓋與半導體裝置的頂表面之間，用於接合金屬蓋與半導體裝置，其中金屬熱介面材料的橫向側壁具有凹弧形狀，且橫向側壁的最外點在半導體裝置的邊界內。
在一些實施例中，金屬熱介面材料的橫向側壁包括兩個端點以及在兩個端點之間的中間點，其中兩個端點分別連接到金屬蓋和半導體裝置，且在橫向方向上比中間點更靠近半導體裝置的邊界。在一些實施例中，金屬熱介面材料的橫向側壁的兩個端點與半導體裝置的邊界對齊，或者從半導體裝置的邊界向半導體裝置的頂表面的中心偏移。在一些實施例中，金屬蓋包括位於半導體裝置上方的蓋部，以及從蓋部向封裝基板的第一表面延伸並圍繞半導體裝置的環部，且環部的底表面與封裝基板的第一表面之間形成間隙。在一些實施例中，金屬蓋包括位於半導體裝置上方的蓋部，以及從蓋部向封裝基板的第一表面延伸並圍繞半導體裝置的環部，且所述半導體裝置封裝更包括黏合劑層，佈置在環部的底表面與封裝基板的第一表面之間。
根據本揭露又另一些實施例，提供一種半導體裝置封裝。所述半導體裝置封裝包括封裝基板、半導體裝置、電子部件、金屬蓋以及金屬熱介面材料。封裝基板具有第一表面。半導體裝置和電子部件設置在封裝基板的第一表面之上。金屬蓋設置在半導體裝置、電子部件以及封裝基板之上。金屬熱介面材料介於金屬蓋與半導體裝置的頂表面之間，其中金屬熱介面材料延伸超出半導體裝置的邊界並跨越電子部件，且金屬熱介面材料的橫向側壁與半導體裝置的邊界之間在橫向方向上的距離大於電子部件與半導體裝置的邊界之間在橫向方向上的距離。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
100:載體基板
102:中介層基板
102A:第一表面
102B:第二表面
102’:積體扇出基板
104:絕緣層
106:導電特徵
107:導電元件
108:導電結構
108A:金屬柱
108B:金屬蓋層
110,110’:半導體晶粒
110A:頂表面
1101:半導體基板
1102:電子部件
1103:保護層
112:半導體晶粒
112A:頂表面
1121:邏輯晶粒
1122:記憶體晶粒
1123:保護層
114:底部填充元件
116:密封層
116A:頂表面
116B:橫向邊緣
118:底部填充元件
119:電子部件
120:封裝基板
120A:第一表面
120B:第二表面
121:導電元件
122:導電結構
122A:金屬柱
122B:金屬蓋層
125:導電凸塊
130:金屬蓋
131:蓋部
131A:底表面
132:環部
132A:底表面
140,140’:金屬熱介面材料
141:橫向側壁
1411:最外點
1412:端點
1413:中間點
142:助焊劑層
144:緩衝層
150:黏合劑層
300:製程流程
301,302,303,304,305,306,307,308:製程
B:邊界
G:間隙
M:熱壓接合頭
S:空間
W:清潔液
SD:半導體裝置
PC:處理腔室
D 1, D 2:距離
H 1:第一厚度
H 2:第二厚度
第1A圖至第1J圖是根據一些實施例的形成半導體裝置封裝的製程的各個階段的示意性剖視圖。 第1G-1圖示出第1G圖中的半導體裝置封裝的一部分的特寫剖視圖。 第1H-1圖示出第1H圖中的半導體裝置封裝的一部分的特寫剖視圖。 第1H-2圖是根據一些其他實施例的半導體裝置封裝的一部分的特寫剖視圖。 第1H-3圖是根據一些其他實施例的半導體裝置封裝的一部分的特寫剖視圖。 第1H-4圖是根據一些其他實施例的半導體裝置封裝的一部分的特寫剖視圖。 第2圖是根據一些其他實施例的半導體裝置封裝的示意性剖視圖。 第3圖是示出根據一些實施例的形成半導體裝置封裝的製程的簡化流程圖。 第4A圖是根據一些其他實施例的半導體裝置封裝的示意性剖視圖。 第4B圖是根據一些其他實施例的半導體裝置封裝的示意性剖視圖。 第5圖是根據一些其他實施例的半導體裝置封裝的示意性剖視圖。
300:製程流程
301,302,303,304,305,306,307,308:製程

Claims (10)

  1. 一種形成半導體裝置封裝的方法，包括：將一半導體裝置接合到一封裝基板的一第一表面；將一金屬蓋放置在該半導體裝置和該封裝基板之上，並在該金屬蓋與該半導體裝置的一頂表面之間提供一金屬熱介面材料；加熱該金屬熱介面材料，使得該金屬熱介面材料熔化；向下按壓該金屬蓋，使得該熔化的金屬熱介面材料流向該半導體裝置的一邊界，且該熔化的金屬熱介面材料的一橫向側壁的一最外點延伸超出該半導體裝置的該邊界；向上抬起該金屬蓋，使得該熔化的金屬熱介面材料回流，且該熔化的金屬熱介面材料的該橫向側壁的該最外點在該半導體裝置的該邊界內；以及冷卻該熔化的金屬熱介面材料，以通過該金屬熱介面材料將該金屬蓋接合到該半導體裝置。
  2. 如請求項1之形成半導體裝置封裝的方法，其中使用一熱壓接合頭將該金屬蓋向下按壓，並使用該熱壓接合頭將該金屬蓋向上抬起。
  3. 如請求項1之形成半導體裝置封裝的方法，其中在按壓該金屬蓋之後及抬起該金屬蓋之前，該熔化的金屬熱介面材料的該橫向側壁的形狀為凸弧形，且該熔化的金屬熱介面材料在一垂直方向上具有一第一厚度，以及其中在抬起該金屬蓋之後，該熔化的金屬熱介面材料在該垂直方向上具有一第二厚度，該第二厚度大於該第一厚度。
  4. 如請求項1之形成半導體裝置封裝的方法，其中在抬起該金屬蓋之後，該熔化的金屬熱介面材料的該橫向側壁的該最外點與該半導體裝置的 該邊界對齊，或者在一橫向方向上比該半導體裝置的該邊界更靠近該半導體裝置的該頂表面的一中心。
  5. 如請求項4之形成半導體裝置封裝的方法，其中在抬起該金屬蓋之後，該熔化的金屬熱介面材料的該橫向側壁的形狀為直線形或凹弧形。
  6. 如請求項1之形成半導體裝置封裝的方法，更包括在該金屬蓋與該半導體裝置的該頂表面之間提供該金屬熱介面材料之前，用一助焊劑層塗覆該金屬熱介面材料，其中在該金屬蓋通過該金屬熱介面材料接合到該半導體裝置之後，該金屬蓋的一底表面與該封裝基板的該第一表面之間形成一間隙，且該形成半導體裝置封裝的方法更包括：通過該間隙將一清潔液提供到該金屬蓋與該封裝基板之間的一空間中，以去除一助焊劑殘留物。
  7. 如請求項6之形成半導體裝置封裝的方法，更包括：在去除該助焊劑殘留物之後，將黏合劑施加到該金屬蓋的該底表面與該封裝基板的該第一表面之間的該間隙。
  8. 如請求項1之形成半導體裝置封裝的方法，其中加熱該金屬熱介面材料、按壓該金屬蓋、抬起該金屬蓋以及接合該金屬蓋係在一充滿惰性氣體的環境中進行且係在同一腔室中進行。
  9. 一種半導體裝置封裝，包括：一封裝基板，具有一第一表面；一半導體裝置，設置在該封裝基板的該第一表面之上；一金屬蓋，設置在該半導體裝置和該封裝基板之上；以及一金屬熱介面材料，介於該金屬蓋與該半導體裝置的一頂表面之間，用於接合該金屬蓋與該半導體裝置，其中該金屬熱介面材料的一橫向側壁具有一凹 弧形狀，且該橫向側壁的一最外點在該半導體裝置的一邊界內。
  10. 一種半導體裝置封裝，包括：一封裝基板，具有一第一表面；一半導體裝置和一電子部件，設置在該封裝基板的該第一表面之上；一金屬蓋，設置在該半導體裝置、該電子部件以及該封裝基板之上，並通過一黏合劑層附接到該封裝基板的該第一表面；以及一金屬熱介面材料，介於該金屬蓋與該半導體裝置的一頂表面之間，其中該金屬熱介面材料接觸該半導體裝置，但與該封裝基板上之該電子部件分離，且其中該金屬熱介面材料延伸超出該半導體裝置的一邊界並跨越該電子部件，且該金屬熱介面材料的一橫向側壁與該半導體裝置的該邊界之間在一橫向方向上的距離大於該電子部件與該半導體裝置的該邊界之間在該橫向方向上的距離。
TW110134158A 2021-05-07 2021-09-14 半導體裝置封裝及其形成方法 TWI776675B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/314,522 2021-05-07
US17/314,522 US11742218B2 (en) 2021-05-07 2021-05-07 Semiconductor device package having metal thermal interface material and method for forming the same

Publications (2)

Publication Number Publication Date
TWI776675B true TWI776675B (zh) 2022-09-01
TW202245177A TW202245177A (zh) 2022-11-16

Family

ID=83855307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134158A TWI776675B (zh) 2021-05-07 2021-09-14 半導體裝置封裝及其形成方法

Country Status (3)

Country Link
US (2) US11742218B2 (zh)
CN (1) CN115312399A (zh)
TW (1) TWI776675B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180350754A1 (en) * 2017-05-31 2018-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Interface Material Having Different Thicknesses In Packages
US20200020606A1 (en) * 2018-07-11 2020-01-16 Samsung Electronics Co., Ltd. Semiconductor package
TW202034411A (zh) * 2018-10-30 2020-09-16 台灣積體電路製造股份有限公司 經過散熱改良的半導體裝置及其製造方法
TW202109785A (zh) * 2019-08-28 2021-03-01 台灣積體電路製造股份有限公司 封裝結構及其製作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416922B2 (en) * 2003-03-31 2008-08-26 Intel Corporation Heat sink with preattached thermal interface material and method of making same
US8916419B2 (en) * 2012-03-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Lid attach process and apparatus for fabrication of semiconductor packages
US11682605B2 (en) * 2019-05-28 2023-06-20 Intel Corporation Integrated circuit packages with asymmetric adhesion material regions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180350754A1 (en) * 2017-05-31 2018-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Interface Material Having Different Thicknesses In Packages
US20200020606A1 (en) * 2018-07-11 2020-01-16 Samsung Electronics Co., Ltd. Semiconductor package
TW202034411A (zh) * 2018-10-30 2020-09-16 台灣積體電路製造股份有限公司 經過散熱改良的半導體裝置及其製造方法
TW202109785A (zh) * 2019-08-28 2021-03-01 台灣積體電路製造股份有限公司 封裝結構及其製作方法

Also Published As

Publication number Publication date
US11742218B2 (en) 2023-08-29
US20220359228A1 (en) 2022-11-10
TW202245177A (zh) 2022-11-16
US20230411173A1 (en) 2023-12-21
CN115312399A (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
US11901258B2 (en) Iintegrated fan-out packages with embedded heat dissipation structure
US11728249B2 (en) Semiconductor package and method
KR102582862B1 (ko) 집적 회로 패키지 및 이를 형성하는 방법
TW201919190A (zh) 封裝結構及其製造方法
TWI785799B (zh) 半導體晶粒封裝及其形成方法
TWI776675B (zh) 半導體裝置封裝及其形成方法
TWI814292B (zh) 半導體裝置封裝及其形成方法
TWI796114B (zh) 半導體晶粒封裝及其形成方法
TWI815362B (zh) 半導體晶粒封裝
US11699668B2 (en) Semiconductor device package having warpage control and method of forming the same
US20230335471A1 (en) Semiconductor packages
US20240071847A1 (en) Semiconductor package and method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent