TWI785799B - 半導體晶粒封裝及其形成方法 - Google Patents

半導體晶粒封裝及其形成方法 Download PDF

Info

Publication number
TWI785799B
TWI785799B TW110134156A TW110134156A TWI785799B TW I785799 B TWI785799 B TW I785799B TW 110134156 A TW110134156 A TW 110134156A TW 110134156 A TW110134156 A TW 110134156A TW I785799 B TWI785799 B TW I785799B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
thermal interface
interface material
material layer
semiconductor
Prior art date
Application number
TW110134156A
Other languages
English (en)
Other versions
TW202240806A (zh
Inventor
林昱聖
林柏堯
葉書伸
汪金華
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202240806A publication Critical patent/TW202240806A/zh
Application granted granted Critical
Publication of TWI785799B publication Critical patent/TWI785799B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本揭露實施例提供一種半導體晶粒封裝及其形成方法。所述半導體晶粒封裝包括封裝基板以及設置於其上的第一半導體晶粒和第二半導體晶粒。環結構附接到封裝基板並圍繞半導體晶粒。蓋結構附接到環結構並設置於半導體晶粒之上，且具有暴露第二半導體晶粒的開口。散熱片設置於蓋結構之上並具有延伸到蓋結構的開口中的部分。第一熱介面材料層介於蓋結構與第一半導體晶粒之間。第二熱介面材料層介於散熱片的延伸部分與第二半導體晶粒之間。第一熱介面材料層熱導率高於該第二熱介面材料層的熱導率。

Description

半導體晶粒封裝及其形成方法
本發明實施例係關於一種半導體製造技術，特別係有關於一種半導體晶粒封裝及其形成方法。
半導體裝置被用於各種電子應用中，例如個人電腦、手機、數位相機以及其他電子設備。通常通過在半導體基板上依序沉積絕緣或介電層、導電層和半導體層，並且使用微影及蝕刻製程對各種材料層進行圖案化，以在其上形成電路組件和元件來製造半導體裝置。通常，多個積體電路(integrated circuits，ICs)是在單個半導體晶圓上製造，且晶圓上的各個晶粒通過沿著切割線在積體電路之間進行鋸切而被分割。各個晶粒通常單獨封裝在例如多晶片模組或其他類型的封裝中。
封裝(package)不僅為半導體裝置提供免受環境汙染的保護，也為封裝在其中的半導體裝置提供連接介面。一種較小的半導體封裝類型是覆晶晶片級封裝(flip chip chip-scale package，FcCSP)，其中半導體晶粒被倒置放在基板上並使用凸塊連接到基板。基板具有佈線以將晶粒上的凸塊連接到基板上具有較大佔位面積(footprint)的接觸墊。焊球陣列形成在基板的另一側，用於將封裝的晶粒電連接到終端應用。
儘管現有的封裝結構及用於製造半導體晶粒封裝結構的方法通常已經足以滿足其預計目的，但它們仍不是在所有方面都完全令人滿意的。
本揭露一些實施例提供一種半導體晶粒封裝。所述半導體晶粒封裝包括封裝基板、半導體裝置、環結構、蓋結構、散熱片、第一熱介面材料(thermal interface material，TIM)層、以及第二熱介面材料層。封裝基板具有第一表面。半導體裝置設置於封裝基板的第一表面之上。環結構附接到封裝基板的第一表面並圍繞半導體裝置。蓋結構附接到環結構並設置於半導體裝置之上。蓋結構還具有暴露半導體裝置的第一部件的第一開口。散熱片設置於蓋結構之上並具有第一部分和第二部分。散熱片的第一部分附接到蓋結構的上表面。散熱片的第二部分延伸到蓋結構的第一開口中並附接到半導體裝置的第一部件的上表面。第一熱介面材料層介於蓋結構的底表面與半導體裝置的第二部件的上表面。第二熱介面材料層介於散熱片的第二部分的底表面與半導體裝置的第一部件的上表面之間。第一熱介面材料層的熱導率高於該第二熱介面材料層的熱導率。
本揭露一些實施例提供一種半導體晶粒封裝。所述半導體晶粒封裝包括封裝基板、第一半導體晶粒、第二半導體晶粒、環結構、蓋結構、散熱片、第一熱介面材料層、以及第二熱介面材料層。封裝基板具有第一表面。第一半導體晶粒和第二半導體晶粒設置於封裝基板的第一表面之上，且第一半導體晶粒的功耗大於第二半導體晶粒的功耗。環結構附接到封裝基板的第一表面並圍繞第一半導體晶粒與第二半導體晶粒。蓋結構附接到環結構並設置於第一半導體晶粒與第二半導體晶粒之上。蓋結構還具有暴露第二半導體晶粒的第一開口。散熱片設置於蓋結構之上。散熱片具有面對蓋結構的上表面的底表面，以及從底表面延伸到蓋結構的第一開口中的突出部。第一熱介面材料層介於蓋結構的底表面與第一半導體晶粒的上表面之間。第二熱介面材料層介於散熱片的突出部的底表面與第二半導體晶粒的上表面之間。第一熱介面材料層的熱導率高於該第二熱介面材料層的熱導率。
本揭露一些實施例提供一種形成半導體晶粒封裝的方法。所述方法包括將第一半導體晶粒和第二半導體晶粒接合到封裝基板的第一表面上。所述方法還包括將環結構安裝在封裝基板的第一表面上以圍繞第一半導體晶粒與第二半導體晶粒。所述方法還包括將蓋結構安裝在環結構上且位於第一半導體晶粒與第二半導體晶粒之上，其中蓋結構具有暴露第二半導體晶粒的第一開口。所述方法還包括使用第一熱介面材料層將蓋結構附接到第一半導體晶粒，第一熱介面材料層介於蓋結構的底表面與第一半導體晶粒的上表面之間。所述方法更包括將散熱片安裝在蓋結構上，其中散熱片具有第一部分和第二部分，第一部分位於蓋結構的上表面之上，且第二部分延伸到蓋結構的第一開口中。此外，所述方法包括使用第二熱介面材料層將散熱片的第二部分附接到第二半導體晶粒，第二熱介面材料層介於散熱片的第二部分的底表面與第二半導體晶粒的上表面之間，其中第一熱介面材料層的熱導率高於第二熱介面材料層的熱導率。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下描述具體的構件及其排列方式的實施例以闡述本揭露。當然，這些實施例僅作為範例，而不該以此限定本揭露的範圍。例如，在說明書中敘述了一第一特徵形成於一第二特徵之上或上方，其可能包含第一特徵與第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於第一特徵與第二特徵之間，而使得第一特徵與第二特徵可能未直接接觸的實施例。另外，在本揭露不同範例中可能使用重複的參考符號及/或標記，此重複係為了簡化與清晰的目的，並非用以限定所討論的各個實施例及/或結構之間有特定的關係。
再者，空間相關用語，例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用語，是為了便於描述圖式中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用語意欲包含使用中或操作中的裝置之不同方位。設備可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
說明書中的用語「基本上(substantially)」，例如「基本上平坦」或「基本上共平面」等可以為本領域技術人員所能理解。在一些實施例中，形容詞基本上可以被去除。在適用的情況下，用語「基本上」還可以包括「全部(entirely)」、「完全(completely)」、「所有(all)」等的實施例。在適用的情況下，用語「基本上」還可以涉及90%或更高，例如95%或更高，特別是99%或更高，包括100%。此外，例如「基本上平行」或「基本上垂直」之類的用語應解釋為不排除相較於特定佈置的微小偏差，並且例如可包括高達10°的偏差。用語「基本上」不排除「完全」，例如「基本上不含(substantially free)」Y的組合物可以是完全不含Y。
與特定距離或尺寸結合使用的用語，例如「約」，應解釋為不排除相較於特定距離或尺寸的微小偏差，並且例如可包括高達10%的偏差。使用於數值X的用語「約」可能表示X±5或10%。
根據各個實施例提供一種半導體晶粒封裝及其形成方法。一些實施例的一些變體(variations)也進行討論。在各個視圖和說明性實施例中，相同的參考符號用於表示相同的元件。
根據本揭露一些實施例，一種半導體晶粒封裝包括設置於蓋結構之上以散熱的散熱片。蓋結構通過第一熱介面材料(TIM)層附接到半導體晶粒封裝中的高功耗晶粒。散熱片具有突出部，其穿過蓋結構的開口並通過第二熱介面材料層附接到半導體晶粒封裝中的低功耗晶粒。低功耗晶粒的熱傳遞可以通過散熱片突出部和第二熱介面材料層來改善，這將在後面進一步描述。在一些實施例中，第一熱介面材料層使用金屬基(metallic-based)或焊料基(solder-based)熱介面材料，且第二熱介面材料層使用聚合物熱介面材料而不是金屬基或焊料基熱介面材料。因此，不需要在低功耗晶粒的背側執行額外的背側金屬化(backside metallization，BSM)製程以促進與第二熱介面材料層(聚合物熱介面材料)的接合(bonding)，故而可以降低成本。再者，由於聚合物熱介面材料具有良好的黏合能力，因此也可以降低第二熱介面材料層分層(delamination)的風險，從而提高整體封裝結構的可靠度。
將針對特定的背景(context)來描述實施例，即在二維半積體電路(2.5DIC)結構或三維積體電路(3DIC)結構中具有中介層基板或其他主動晶片的封裝技術。在此討論的實施例將提供示例以使得能夠製造或使用本揭露的發明標的，並且本領域普通技術人員將容易理解在保持在不同實施例的預期範圍內的同時可以作出的修改。儘管下面所討論的方法實施例可以特定順序來執行，但其他方法實施例也可設想以任何邏輯順序執行的步驟。
第1A圖至第1H圖是根據一些實施例的形成半導體晶粒封裝的製程的各個階段的示意性剖視圖。如第1A圖所示，根據一些實施例，在載體基板100之上形成中介層基板102。載體基板100用於在後續處理步驟期間為建構(build-up)層或結構的處理提供暫時的機械和結構支撐。載體基板100可為玻璃基板、半導體基板或其他合適的基板。在移除載體基板100(如第1C圖中所示的後續階段)之後，中介層基板102用於提供封裝在其上的半導體裝置或組件與一封裝基板(稍後將描述)之間的電連接。
在一些實施例中，中介層基板102為中介層晶圓，不含主動裝置(例如，電晶體、二極體等)和被動裝置(例如，電阻器、電容器、電感器等)。在一些替代實施例中，中介層基板102是在其上或其中包括主動及/或被動裝置的裝置晶圓。
在一些實施例中，中介層基板102為介電基板，包括重分佈線路(redistribution line，RDL)結構。如第1A圖所示，重分佈線路結構可包括多個層疊的絕緣層104以及由絕緣層104圍繞的多個導電特徵106。導電特徵106可包括導電線路、導電通孔(vias)及/或導電墊(pads)。在一些實施例中，一些導電通孔是相互堆疊的，上方的導電通孔與下方的導電通孔基本上對準，以具有較短的佈線長度。然而，在一些佈線受限的情況下，一些導電通孔為交錯排列的(staggered)通孔，上方的導電通孔與下方的導電通孔未對準。
絕緣層104可包括或由一或多種聚合物材料製成。聚合物材料可包括聚苯噁唑(polybenzoxazole，PBO)、聚醯亞胺(polyimide，PI)、環氧基樹脂、一或多種其他合適的聚合物材料、或其組合。在一些實施例中，聚合物材料是光敏性的，因此可使用光微影製程在絕緣層104中形成具有期望圖案的開口。
在一些其他實施例中，一些或全部的絕緣層104包括或由聚合物材料以外的介電材料製成。介電材料可包括氧化矽、碳化矽、氮化矽、氮氧化矽、一或多種其他合適的材料、或其組合。
導電特徵106可包括在水平方向上提供電連接的導電線路，以及在垂直方向上提供電連接的導電通孔。導電特徵106可包括或由銅、鋁、金、鈷、鈦、鎳、銀、石墨烯、一或多種其他合適的導電材料、或其組合製成。在一些實施例中，導電特徵106包括多個子層。舉例來說，每個導電特徵106包含多個子層(包括鈦/銅、鈦/鎳/銅、鈦/銅/鈦、鋁/鈦/鎳/銀、其他合適的多個子層、或其組合)。
上述重分佈線路結構(即，中介層基板102)的形成可涉及多個沉積或塗布製程、多個圖案化製程、及/或多個平坦化製程。
沉積或塗布製程可用於形成絕緣層及/或導電層。沉積或塗布製程可包括旋轉塗布製程、電鍍(electroplating)製程、化學鍍(electroless)製程、化學氣相沉積(chemical vapor deposition，CVD)製程、物理氣相沉積(physical vapor deposition，PVD)製程、原子層沉積(atomic layer deposition，ALD)製程、一或多種其他適用的製程、或其組合。
圖案化製程可用於圖案化形成的絕緣層及/或形成的導電層。圖案化製程可包括光微影製程、能量束鑽孔製程(例如，雷射束鑽孔製程、離子束鑽孔製程、或電子束鑽孔製程)、蝕刻製程、機械鑽孔製程、一或多種其他適用的製程、或其組合。
平坦化製程可用於為形成的絕緣層及/或形成的導電層提供平坦的頂表面，以利於後續的製程。平坦化製程可包括機械研磨製程、化學機械拋光(chemical mechanical polishing ，CMP)製程、一或多種其他適用的製程、或其組合。
在一些替代實施例中(未顯示)，中介層基板102可為半導體基板，例如體型(bulk)半導體基板、絕緣層上覆矽(silicon-on-insulator，SOI)基板、多層半導體基板等。中介層基板102的半導體材料可為矽、鍺、化合物半導體(包括矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、合金半導體(包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP)、或其組合。也可使用其他基板，例如多層或梯度基板。中介層基板102可以是摻雜的(doped)或未摻雜的(undoped)。
在一些實施例中，貫通孔(through-vias，TVs)形成在半導體基板中並貫穿半導體基板，以為安裝在中介層基板102兩側的裝置提供電連接。形成貫通孔的製程為本領域所習知的，故在此不再描述。在一些其他實施例中，還可在中介層基板102的半導體基板的一側或兩側上形成一或多個互連結構層(類似於第1A圖所示的中介層基板102的重分佈線路結構)，以用於佈線。
如第1B圖所示，根據一些實施例，在中介層基板102之上設置半導體晶粒110和半導體晶粒112(為了說明，僅示出一個半導體晶粒110和兩個半導體晶粒112)。可以使用例如拾取和放置工具(pick-and-place tool)將半導體晶粒110和半導體晶粒112放置在中介層基板102的第一表面102A(例如，第1B圖中所示的上表面)之上。在一些實施例中，在封裝結構的俯視圖中，一個半導體晶粒110設置在兩個半導體晶粒112之間，如第2圖所示。
第2圖是根據一些實施例的封裝結構的一部分的俯視圖，示出了半導體晶粒110和半導體晶粒112的佈置(例如，多個半導體晶粒112佈置在半導體晶粒110的兩側)。然而，本揭露不限於第2圖中所示的實施例，並且其他佈置(arrangements)和任意數量的半導體晶粒110和半導體晶粒112可以在不同的實施例中使用。半導體晶粒110和半導體晶粒112分別在俯視圖中大致為矩形或正方形，但本揭露不以此為限。
在一些實施例中，半導體晶粒110(在此也稱為第一半導體晶粒110)與半導體晶粒112(在此也稱為第二半導體晶粒112)是提供不同功能的不同類型的電子裝置。在一些實施例中，第一半導體晶粒110是高功耗晶粒並可消耗相對大量的功率，因此產生相對大量的熱，相比於第二半導體晶粒112(因此也稱為低功耗晶粒)。舉例來說，第一半導體晶粒110可消耗大約50W(瓦)和大約100W之間的功率，而第二半導體晶粒112可消耗大約5W和大約10W之間的功率。
在一些實施例中，第一半導體晶粒110可為單個系統單晶片(System on a Chip，SoC)晶粒、多個系統單晶片(SoC)堆疊晶粒等。舉例來說，第1B圖示出第一半導體晶粒110為系統單晶片晶粒，其包括半導體基板1101，以及安裝在半導體基板1101上的多個不同的電子組件1102(例如，主動組件及/或被動組件)。電子組件1102可以通過半導體基板1101電連接以形成功能性的積體電路，例如處理器、邏輯電路、記憶體、類比電路、數位電路、混合信號電路等。根據一些實施例，由模製(molding))材料(例如，環氧基樹脂)製成的保護層1103可設置在半導體基板1101上以圍繞和保護上覆的電子組件1102。
在一些實施例中，第二半導體晶粒112可為單個記憶體晶粒或記憶體晶粒堆疊。舉例來說，第1B圖示出第二半導體晶粒112為記憶體晶粒堆疊，其包括接合到邏輯晶粒1121(有時稱為底層晶粒)的多個堆疊的記憶體晶粒1122。每個記憶體晶粒1122可包括靜態隨機存取記憶體(static random access memory，SRAM)裝置、動態隨機存取記憶體(dynamic random access memory，DRAM)裝置、高頻寬記憶體(high bandwidth memory，HBM)裝置、或其他類型的記憶體裝置。根據一些實施例，也可以形成由模製材料(例如，環氧基樹脂)製成的保護層1123以圍繞和保護邏輯晶粒1121與記憶體晶粒1122。
半導體晶粒110和半導體晶粒112中的每一者可以例如通過沿著切割線鋸切或切割半導體晶圓(其上形成有多個積體電路晶粒)以將半導體晶圓分成多個單獨的半導體晶粒來獲得。應當理解，提供半導體晶粒110和半導體晶粒112的上述示例是為了說明的目的，並且在一些替代實施例中也可以使用具有其他功能的其他半導體晶粒或晶片。
在各個實施例中，半導體晶粒110與半導體晶粒112在垂直方向(例如，第1B圖中所示的Z方向)上可具有相同或不同的高度，及/或在垂直於垂直方向的水平截面中具有相同或不同的尺寸。
如第1B圖所示，根據一些實施例，在將半導體晶粒110和半導體晶粒112設置在中介層基板102之上之後，它們是通過覆晶接合方式接合到中介層基板102，例如，通過每個半導體晶粒110/112上的導電元件107與中介層基板102上的導電結構108形成導電接點。
在一些實施例中，在接合製程之前，可在每個半導體晶粒110/112的主動側(例如，第1B圖中所示的下表面)上的暴露的接觸墊(未顯示)上形成導電元件107(例如，導電柱)。導電元件107可包括或由銅、鋁、金、鈷、鈦、錫、一或多種其他合適的材料、或其組合製成。可以使用電鍍製程、化學鍍製程、放置製程、印刷製程、物理氣相沉積(PVD)製程、化學氣相沉積(CVD)製程、一或多種其他適用的製程、或其組合來形成導電元件107。
在一些實施例中，每個導電結構108包括金屬柱108A和在金屬柱108A之上的金屬蓋層(例如，焊料蓋(solder cap))108B，如第1B圖所示。包括金屬柱108A及金屬蓋層108B的導電結構108有時稱為微凸塊。導電結構108可以在接合製程之前形成在中介層基板102的第一表面102A上的暴露的接觸墊(未顯示)上。
金屬柱108A可包括導電材料，例如銅、鋁、金、鎳、鈀等、或其組合，並可以通過濺鍍、印刷、電鍍、化學鍍、化學氣相沉積等來形成。金屬柱108A可為無焊料的(solder-free)，並具有基本上垂直的側壁。根據一些實施例，金屬蓋層108B形成在金屬柱108A的頂部上。金屬蓋層108B可包括鎳、錫、錫鉛、金、銅、銀、鈀、銦、鎳-鈀-金、鎳-金等、或其組合，並可以通過例如電鍍製程的鍍覆(plating)製程來形成。本領域普通技術人員將可理解，上述導電結構108的示例是為了說明的目的而提供的，也可以使用導電結構108的其他結構。
根據一些實施例，半導體晶粒110和半導體晶粒112與中介層基板102之間的接合可以是焊料接合或直接金屬對金屬(例如，銅對銅)接合。在一些實施例中，半導體晶粒110和半導體晶粒112通過回焊製程接合到中介層基板102。在回焊過程中，導電接點(即，導電元件107與導電結構108)分別與半導體晶粒110和半導體晶粒112的暴露的接觸墊以及中介層基板102的暴露的接觸墊(由部分的導電特徵106構成)接觸，以將半導體晶粒110和半導體晶粒112物理和電耦接到中介層基板102。
如第1B圖所示，在一些實施例中，在中介層基板102之上進一步形成底部填充元件114以圍繞和保護所述導電接點，並增強半導體晶粒110和半導體晶粒112與中介層基板102之間的連接。底部填充元件114可包括或由絕緣材料製成，例如底部填充材料(underfill material)。底部填充材料可包括環氧樹脂、樹脂、填料材料、應力釋放劑(stress release agent，SRA)、助黏劑、其他合適的材料、或其組合。在一些實施例中，液態的底部填充材料被分配到每個半導體晶粒110/112與中介層基板102之間的間隙中，以強化導電接點乃至整個封裝結構的強度。在分配之後，固化底部填充材料以形成底部填充元件114。
在一些實施例中，底部填充元件114填滿每個半導體晶粒110/112與中介層基板102之間的全部間隙，如第1B圖所示。並且，一部分的底部填充元件114位於相鄰的半導體晶粒110與半導體晶粒112之間的間隙中。底部填充元件114存在但未在第2圖中示出。
如第1C圖所示，在中介層基板102之上進一步形成密封層116以圍繞和保護半導體晶粒110和半導體晶粒112以及底部填充元件114。密封層116可經由底部填充元件114與半導體晶粒110和半導體晶粒112下方的導電接點分開。在一些實施例中，密封層116包括或由絕緣材料製成，例如模製材料。模製材料可包括聚合物材料，例如其中散布有填料的環氧基樹脂。在一些實施例中，模製材料(例如，液態的模製材料)被分配在中介層基板102之上及/或半導體晶粒110和半導體晶粒112之上。在一些實施例中，然後使用熱處理來固化液態的模製材料，並將其轉變為密封層116。
在一些實施例中，還對密封層116施加平坦化製程(未顯示)以部分地移除密封層116，直到每個(第一)半導體晶粒110的背側(例如，第1C圖中所示的頂表面110A)以及每個(第二)半導體晶粒112的背側(例如，第1C圖中所示的頂表面112A)通過密封層116的頂表面116A露出。此有利於消散在操作過程中從半導體晶粒110和半導體晶粒112產生的熱量。平坦化製程可包括機械研磨製程、化學機械拋光(CMP)製程、蝕刻製程、乾式研磨製程、一或多種其他適用的製程、或其組合。密封層116存在但未在第2圖中示出。
之後，如第1C圖所示，根據一些實施例，移除載體基板100以暴露中介層基板102的第二表面102B(例如，所示的下表面)。儘管未示出，剩餘的結構可被倒置並使得半導體晶粒側固定到切割膠帶(未顯示)上。根據一些實施例，然後沿著第1C圖中所示的切割槽C執行分割製程(也稱為鋸切製程)以形成多個單獨的封裝結構。在第1C圖中示出一個封裝結構，包括中介層基板102和其上的半導體晶粒110和半導體晶粒112、底部填充元件114以及密封層116。之後，可以使用例如拾取和放置工具(未顯示)從切割膠帶(未顯示)上取下各個封裝結構。
如第1D圖所示，根據一些實施例，將第1C圖中的所得封裝結構(以下也稱為半導體裝置)設置(例如，通過拾取和放置工具)於放置在另一載體基板200(類似於前述載體基板100)上的封裝基板120之上，其中中介層基板102的第二表面102B(例如，所示的下表面)面對封裝基板120的第一表面120A(例如，所示的上表面)。在移除載體基板200(如第1H圖中所示的後續階段)之後，封裝基板120用於提供封裝在封裝結構中的半導體裝置或組件與外部電子裝置之間的電連接，這將在後面進一步描述。
在一些實施例中，如第1D圖所示，在將中介層基板102堆疊在封裝基板120之上之後，它是通過覆晶接合方式接合到封裝基板120，例如，通過形成在中介層基板102的第二表面102B上的暴露的接觸墊(未顯示)上的導電元件121(例如，導電柱)與形成在封裝基板120的第一表面120A上的暴露的接觸墊(未顯示)上的導電結構122(例如微凸塊，各自包括金屬柱122A和在金屬柱122A之上的金屬蓋層122B)形成導電接點。中介層基板102與封裝基板120之間的接合可以是焊料接合或直接金屬對金屬(例如，銅對銅)接合。在一些實施例中，中介層基板102通過回焊製程(如前所述)接合到封裝基板120。導電元件121與導電結構122的材料和形成方法可以分別與第1B圖中所述的導電元件107與導電結構108的材料和形成方法相同或相似，故在此不再贅述。
導電接點(即，導電元件121與導電結構122)使中介層基板102(以及其上的裝置)與封裝基板120之間能夠電連接。在一些實施例中，如第1D圖所示，在封裝基板120之上形成底部填充元件118以圍繞和保護所述導電接點，並增強中介層基板102與封裝基板120之間的連接。底部填充元件118的材料和形成方法可以與第1B圖中所述的底部填充元件114的材料和形成方法相同或相似，故在此不再贅述。底部填充元件118存在但未在第2圖中示出。
如第1E圖所示，根據一些實施例，將環結構130安裝在封裝基板120上。可以使用例如拾取和放置工具將環結構130放置在封裝基板120之上。環結構130的剛性可大於封裝基板120的剛性，故而可配置作為強化環以壓迫(constrain)封裝基板120以減輕其翹曲及/或增強封裝基板120的堅固性。
取決於封裝基板120的形狀，環結構130在俯視圖(參見第2圖)中可具有基本上矩形或正方形的環形狀。在一些實施例中，環結構130沿著封裝基板120的外圍120C佈置，且環結構130的內緣與中介層基板102的外圍之間形成間隙。在一些實施例中，環結構130佈置成圍繞中介層基板102以及其上的半導體晶粒110和半導體晶粒112。環結構130基本上為平坦結構，且可具有面對封裝基板120的第一表面120A的底表面130A以及與底表面130A相對的頂表面130B。
環結構130的材料可包括金屬，例如銅、不鏽鋼、不鏽鋼/鎳等，但並不限於此。在一些實施例中，選擇環結構130的材料，使得環結構130的熱膨脹係數(coefficient of thermal expansion，CTE)與封裝基板120的熱膨脹係數相近，以減少兩者之間的熱膨脹係數不匹配(CTE mismatch)，從而減少由環結構130引起的封裝基板120上的應力(以及變形)。
在一些實施例中，環結構130使用不導電的黏合層132附接到封裝基板120的第一表面120A。黏合層132可為任何合適的黏合劑、環氧樹脂、晶粒附接膜(die attach film，DAF)等。根據一些實施例，在安裝環結構130之前，黏合層132可被施加到環結構130的底表面130A或者可被施加到封裝基板120的第一表面120A之上。
下面將結合第1F圖至第1G圖以及第3A圖至第3B圖描述封裝結構的熱管理特徵(thermal management feature)的安裝。第3A圖和第3B圖分別是根據一些實施例的半導體晶粒封裝的一部分(即，包括散熱蓋結構、散熱片和各個熱介面材料(TIM)層的熱管理特徵)的剖視圖和爆炸圖。
如第1F圖所示，根據一些實施例，蓋結構150安裝在環結構130上並在半導體晶粒110和半導體晶粒112之上延伸。可以使用例如拾取和放置工具將蓋結構150放置在環結構130與半導體晶粒110和半導體晶粒112之上。蓋結構150可具有高熱導率(Tk)，例如介於約200 W/m·K至約400 W/m·K或更高，故而可配置作為用以分散封裝結構中的裝置產生的熱量的散熱器。
取決於封裝基板120的形狀，蓋結構150可具有基本上矩形或正方形的形狀。在一些實施例中，蓋結構150是平面結構並具有彼此相對的表面150A和表面150B。(底)表面150A面對環結構130與半導體晶粒110和半導體晶粒112。在一些實施例中，蓋結構150還具有貫穿表面150A和表面150B的開口152。在安裝蓋結構150之後，開口152分別與第二半導體晶粒112對準，如第1F圖所示。開口152可以通過機械鑽孔(例如，雷射鑽孔)或其他合適的製程來形成。開口152暴露第二半導體晶粒112的功能將在後面描述。
蓋結構150可使用金屬、金屬合金等形成。舉例來說，蓋結構150的材料可包括金屬及/或金屬合金，例如鋁、銅、鎳、鈷等、或其組合。在一些實施例中，蓋結構150由與環結構130基本上相似的材料形成，但本揭露不以此為限。
在一些實施例中，如第1F圖所示，蓋結構150使用黏合層132’(類似於上述黏合層132)附接到環結構130的頂表面130B，並使用熱介面材料(TIM)層140附接到第一半導體晶粒110的頂表面110A。根據一些實施例，黏合層132’可沿著環結構130的頂表面130B佈置。根據一些實施例，在安裝蓋結構150之前，黏合層132’可被施加到環結構130的頂表面130B或者可被施加到蓋結構150的底表面150A之上，且熱介面材料層140可被施加到第一半導體晶粒110的頂表面110A或者可被施加到蓋結構150的底表面150A之上。
黏合層132’可具有比熱介面材料層140更好的黏合能力和更低的熱導率。舉例來說，黏合層132’可具有低於約0.5 W/m·K的熱導率，而熱介面材料層140可具有高於約50 W/m·K的熱導率。具有較高熱導率的熱介面材料層140有助於高功耗半導體晶粒110的散熱。在一些實施例中，熱介面材料層140可包括或由高導熱材料製成，例如金屬基材料或焊料基材料(包括銅、銀、銦膏等)。
根據一些實施例，如第1F圖和第3B圖所示，熱介面材料層140可為不連續的結構，且具有暴露第二半導體晶粒112的開口142。在一些實施例中，熱介面材料層140形成於半導體晶粒110和半導體晶粒112與密封層116之上(如第1F圖所示)，且開口142與個別的第二半導體晶粒112對準以暴露第二半導體晶粒112。在俯視圖中，每個開口142圍繞對應的第二半導體晶粒112。開口142的位置可以對應於蓋結構150的開口152的位置。在一些實施例中，取決於第二半導體晶粒112的形狀和對應的橫截面積，開口142與開口152可具有對應的橫截面形狀(例如，正方形或矩形)，如第1F圖和第3B圖所示，但本揭露不以此為限。
在一些替代實施例中，熱介面材料層140可為連續的結構(即，其中沒有形成開口)，且僅被分配在第一半導體晶粒110之上而不延伸到第二半導體晶粒112與密封層116之上。舉例來說，在第1F-1圖所示的一些實施例中，熱介面材料層140具有對應於第一半導體晶粒110的形狀和尺寸(即，橫截面積)，且當它被佈置在第一半導體晶粒110之上時不會覆蓋(即，延伸到)第二半導體晶粒112與密封層116。
儘管未顯示於第1F圖(或第1F-1圖)的橫截面中，應當理解，各個介面層可能存在於第一半導體晶粒110與熱介面材料層140之間、蓋結構150與熱介面材料層140之間、以及可能的熱介面材料層140上的塗層。舉例來說，參照第4圖，其是根據一些實施例的熱堆疊(thermal stack)的特寫剖視圖。如第4圖所示，在第一半導體晶粒110的背側(即，上表面110A)上額外形成有金屬化層115。在一些實施例中，(背側)金屬化層115是鎳-銅層，並可以使用例如物理氣相沉積(PVD)共沉積(co-deposited)在第一半導體晶粒110的背側上(此步驟在本領域中也稱為”背側金屬化(backside metallization，BSM)”製程)，儘管在不同的實施例中也可以使用其他合適的金屬材料和製程。
隨後，熱介面材料層140(在一些實施例中為銦-錫層或銦-錫-銅層)可以使用例如物理氣相沉積製程等施加在金屬化層115之上。本領域技術人員應可以理解，在不同實施例中，熱介面材料層140可以使用其他合適的金屬材料及/或可以進一步具有形成於其上的金屬塗層。通過(背側)金屬化層115(介於第一半導體晶粒110和熱介面材料層140之間並與之接觸)，熱介面材料層140與第一半導體晶粒110可建立冶金接合。舉例來說，上述組件的材料可以組合以形成具有金屬間結構的材料組合，即金屬間化合物(inter-metallic compound，IMC)層。這樣的金屬間結構具有高熱導率，因此有助於消散高功耗半導體晶粒110產生的熱量。
隨後，包括或由銅(儘管也可使用其他合適的金屬材料，如上所述)製成的蓋結構150可以裝配到熱介面材料層140上。需要說明的是，蓋結構150的底表面上也可以具有鍍層155，在一些實施例中鍍層155可以是鎳-銅層，但在不同的實施例中也可以使用其他合適的金屬材料。如此一來，蓋結構150與熱介面材料層140之間也可以形成金屬間結構，以幫助消散高功耗半導體晶粒110產生的熱量。
可以通過執行接合製程來實現第4圖中所示的形成的熱堆疊。這樣的接合製程可以在無氧環境(例如，氮氣(N 2)環境)中進行。接合製程可以在大約150攝氏溫度(℃)和210 ℃之間且持續幾分鐘到大約1小時的時間的條件下發生。
接著參照第1G圖，其示出根據一些實施例，散熱片160(有時也稱為散熱器)佈置在蓋結構150之上以提高散熱效果。可以使用例如拾取和放置工具將散熱片160放置在蓋結構150之上。散熱片160也具有高熱導率，例如介於約200 W/m·K至約400 W/m·K或更高，並可由與蓋結構150基本上相似的材料形成(但本揭露不以此為限)。在一些實施例中，散熱片160還包括形成於其頂部的冷卻結構，例如冷卻鰭片163(參見第3A圖至第3B圖)。
如第1A圖、第3A圖及第3B圖所示，根據一些實施例，散熱片160具有底表面160A以及從底表面160A延伸的多個突出部162(突出部162的數量可由第二半導體晶粒112的數量決定)。在被安裝於蓋結構150上之後，散熱片160的底表面160A位於蓋結構150的(頂)表面150B之上並面對該(頂)表面150B，且散熱片160的突出部162可以延伸到蓋結構150的開口152中(以及熱介面材料層140的開口142中，如果它們存在的話)。蓋結構150的開口152及/或熱介面材料層140的開口142配置為允許散熱片160的突出部162穿過。在一些實施例中，如第3B圖所示，突出部162的橫截面形狀(例如，正方形或矩形)對應於開口152及/或開口142的橫截面形狀(例如，正方形或矩形)，但本揭露不以此為限。
如第1G圖所示，根據一些實施例，散熱片160的主要部分(或基部)161的底表面160A使用熱介面材料層170附接到蓋結構150的頂表面150B。藉此，從第一半導體晶粒110產生的熱量可以通過由箭頭P1表示的熱路徑(從熱介面材料層140到蓋結構150、到熱介面材料層170、再到散熱片160)消散。
熱介面材料層170可具有良好的熱導率(Tk)，例如介於約3 W/m·K至約5 W/m·K。在一些實施例中，熱介面材料層170包括或由含有導熱填料的聚合物製成。適用的導熱填料可包括氧化鋁、氮化硼、氮化鋁、鋁、銅、銀等、或其組合。在一些實施例中，熱介面材料層170利用凝膠(gel)或薄膜(film)型聚合物熱介面材料。根據一些實施例，在安裝散熱片160之前，熱介面材料層170可被施加到散熱片160(主要部分)的底表面160A或者可被施加到蓋結構150的(頂)表面150B之上。
在一些實施例中，熱介面材料層170還具有開口172(參見第3B圖)，散熱片160的突出部162可通過開口172延伸到蓋結構150的開口152(參見第1F圖)中。開口172可以與蓋結構150的開口152(以及熱介面材料層140的開口142，如果它們存在的話)對準。在一些實施例中，如第3B圖所示，開口172的橫截面形狀(例如，正方形或矩形)對應於開口152(以及開口142，如果它們存在的話)的橫截面形狀(例如，正方形或矩形)，但本揭露不以此為限。
在安裝散熱片160之後，突出部162的底表面162與蓋結構150的底表面150A可基本上位於相同的高度，如第1G圖和第3A圖所示，但本揭露不以此為限。在一些替代實施例中，突出部162的底表面162也可以低於(即，延伸超過)蓋結構150的底表面150A，如第1H-1圖所示。因此，在各個實施例中，每個突出部162在垂直方向Z上的厚度T 1(即，從散熱片160的底表面160A到突出部162的底表面162A的距離)可以等於或大於熱介面材料層170與蓋結構150在垂直方向Z上的組合厚度T 2(即，從熱介面材料層170的頂表面170A到蓋結構150的底表面150A的距離)。
如第1G圖所示，每個突出部162的底表面162A使用熱介面材料層180附接到對應的第二半導體晶粒112的頂表面112A。藉此，從第二半導體晶粒112產生的熱量可以通過由箭頭P2表示的另一熱路徑(從熱介面材料層180到散熱片160)消散。由於熱路徑P2不通過多個介面(像是蓋結構150與熱介面材料層140和熱介面材料層170之間的介面)，從而降低了層與層之間的接觸熱阻。結果，第二半導體晶粒112的熱傳遞以及整個封裝結構的熱性能可以得到改善。
在一些實施例中，熱介面材料層180可具有良好的熱導率(Tk)，例如介於約3 W/m·K至約5 W/m·K，並可以使用與熱介面材料層170相同或相似的聚合物材料。在一些實施例中，熱介面材料層180利用凝膠或薄膜型聚合物熱介面材料。根據一些實施例，在安裝散熱片160之前，熱介面材料層180可被施加到對應的第二半導體晶粒112的頂表面112A或者可被施加到對應的突出部162的底表面162A之上。
應當理解，由於每個第二半導體晶粒112(低功耗晶粒)與第一半導體晶粒110(高功耗晶粒)相比產生相對較少的熱量，熱介面材料層180的熱導率低於熱介面材料層140(與第一半導體晶粒110接觸)的熱導率仍然可以有效地將第二半導體晶粒112產生的熱量消散。另外，使用聚合物熱介面材料(而不是金屬基或焊料基熱介面材料)的熱介面材料層180不僅可以減少熱介面材料層140(例如，較昂貴的焊料熱介面材料)的用量，還可以節省(即，省略)在第二半導體晶粒112上執行的背側金屬化(BSM)製程，從而降低成本。再者，由於聚合物熱介面材料(無論是凝膠或薄膜型聚合物熱介面材料)通常比金屬基或焊料基熱介面材料具有更好的黏合能力，因此它也可以降低熱循環過程中熱介面材料分層(例如，由基板翹曲引起)的風險。
在熱介面材料層140具有暴露第二半導體晶粒112的開口142的一些實施例中，熱介面材料層180位於開口142內並與第二半導體晶粒112接觸，如第1G圖和第3B圖所示。熱介面材料層140的開口142可圍繞熱介面材料層180。在一些實施例中，熱介面材料層180與熱介面材料層140間隔開(例如，參見第1G圖)以減少半導體晶粒110與半導體晶粒112之間的熱串擾(thermal crosstalk)。
在一些實施例中，如第1G圖和第1H-1圖所示，熱介面材料層180在垂直方向Z上的厚度T 4可以等於或小於熱介面材料層140在垂直方向Z上的厚度T 3。需要說明的是，由於熱介面材料層180具有相對較低的熱導率，因此它應該具有較小的厚度以增加熱傳遞。在一些實施例中，散熱片160的每個冷卻鰭片163的厚度T 5(參見第3B圖)是足夠大以增加散熱，例如，可以大於熱介面材料層170、蓋結構150與熱介面材料層140(或熱介面材料層180)的組合厚度(即，T 5＞T 2+T 4或 T 5＞T 4+T 3)。
在一些實施例中，每個熱介面材料層180的橫截面積對應於(例如，等於)散熱片160的對應的突出部162的底表面162A的橫截面積。舉例來說，熱介面材料層180可以基本上覆蓋對應的突出部162的整個底表面162A。此外，根據一些實施例，每個突出部162的底表面162A的橫截面積等於或大於對應的第二半導體晶粒112的上表面112A的橫截面積。舉例來說，每個第二半導體晶粒112的橫截面具有寬度W 1和長度L 1(參見第2圖)，而每個突出部162的底表面162A的橫截面具有寬度W 2和長度L 2(參見第3B圖)，其中寬度W 2可以等於或大於寬度W 1，且長度L 2可以等於或大於長度L 1。此(接觸面積大)有助於半導體晶粒112快速散熱。
可以對本揭露實施例進行許多變化及/或修改。舉例來說，儘管在上述實施例中，散熱片160的突出部162(以及熱介面材料層180)與第二半導體晶粒112是呈一對一的配置，但本揭露不以此為限。
第5A圖和第5B圖分別是根據一些其他實施例的另一半導體晶粒封裝的一部分(如上所述的熱管理特徵)的剖視圖和爆炸圖。在第5A圖至第5B圖的實施例中，散熱片160的每個突出部162(和每個熱介面材料層180)配置為對應於第一半導體晶粒110的一側上的兩個第二半導體晶粒112(參見第2圖)，並沿著一線性方向(例如，第2圖中所示的Y方向)佈置。每個突出部162(和每個熱介面材料層180)在Y方向上的長度可以等於或大於對應的兩個第二半導體晶粒112在Y方向上的組合長度，以提高散熱。此外，熱介面材料層170、蓋結構150與熱介面材料層140的開口的配置也相應地改變。
第6A圖和第6B圖分別是根據一些其他實施例的又另一半導體晶粒封裝的一部分(如上所述的熱管理特徵)的剖視圖和爆炸圖。在第6A圖至第6B圖的實施例中，散熱片160的每個突出部162(和每個熱介面材料層180)配置為對應於第一半導體晶粒110的一側上的四個第二半導體晶粒112(參見第2圖)，並沿著Y方向佈置。類似地，每個突出部162(和每個熱介面材料層180)在Y方向上的長度可以等於或大於對應的四個第二半導體晶粒112在Y方向上的組合長度，以提高散熱。此外，熱介面材料層170、蓋結構150與熱介面材料層140的開口的配置也相應地改變。
本領域普通技術人員將可理解，上述熱管理特徵的佈置示例是為了說明的目的而提供的，也可以使用合適的佈置。
接著參照第1H圖。如第1H圖所示，根據一些實施例，在安裝散熱片160之後，移除載體基板200(參見第1G圖)以暴露封裝基板120的第二表面120B(例如，所示的下表面)。然後，在原先被載體基板200覆蓋的第二表面120B之上形成導電凸塊190。每個導電凸塊190可電連接到封裝基板120的其中一個暴露的接觸墊(未顯示)。導電凸塊190使得所述封裝結構與外部電子裝置(例如印刷電路板，未顯示)之間能夠達成電連接。導電凸塊190可以是或者包括焊料凸塊(solder bumps)，例如含錫焊料凸塊。含錫焊料凸塊可以進一步包括銅、銀、金、鋁、鉛、一或多種其他合適的材料、或其組合。在一些實施例中，含錫焊料凸塊是不含鉛的。
在一些實施例中，在移除載體基板200之後，將焊球(或焊料元件)設置在第二表面120B的暴露的接觸墊上。然後，執行回焊製程以將焊球熔化並轉變成導電凸塊190。在一些其他實施例中，在設置焊球之前，在暴露的接觸墊之上形成凸塊下金屬化(under bump metallization，UBM)元件。在一些其他實施例中，焊料元件是被電鍍到暴露的接觸墊上。之後，使用回焊製程熔化焊料元件以形成導電凸塊190。
結果，完成形成如第1H圖所示的所得半導體晶粒封裝的所有製程。
第7圖是示出根據一些實施例的形成半導體晶粒封裝的製程流程700的簡化流程圖。為了說明，將與第1D圖至第1G圖所示的圖式一起來描述流程圖。在不同的實施例中，可以替換或消除一些所述的操作。或者，在不同的實施例中可以增加一些操作。
製程流程700包括操作701，其中將第一半導體晶粒(例如，高功耗晶粒)110與第二半導體晶粒(例如，低功耗晶粒)112接合到封裝基板120，如第1D圖所示。製程流程700也包括操作702，其中將環結構130安裝在封裝基板120上以圍繞第一半導體晶粒110和第二半導體晶粒112，如第1E圖所示。製程流程700也包括操作703，其中將蓋結構150安裝在環結構130上且位於第一半導體晶粒110和第二半導體晶粒112之上，如第1F圖所示。在一些替代實施例中，蓋結構150與環結構130為一體成型的結構(即，一體式結構)，且此一體式結構使用黏合層132以單個步驟附接到封裝基板120，如第1F-2圖所示。
操作703進一步包括使用第一熱介面材料(TIM)層140將蓋結構150附接到第一半導體晶粒110，第一熱介面材料層140介於蓋結構150的底表面150A與第一半導體晶粒110的上表面110A之間，如第1F圖(或第1F-1圖或第1F-2圖)所示。在一些實施例中，第一熱介面材料層140的材料包括金屬基材料或焊料基材料。在這種情況下，製程流程700可進一步包括(在第一半導體晶粒110的上表面(即，背側)110A上形成第一熱介面材料層140之前)在第一半導體晶粒110的上表面110A上提供金屬化層115(參見第4圖)的操作。(背側)金屬化層115用於幫助第一熱介面材料層140與第一半導體晶粒110建立冶金接合(通過如上所述的接合製程)，這有助於消散第一半導體晶粒110產生的熱量。
製程流程700還包括操作704，其中將散熱片160安裝在蓋結構150上，如第1G圖所示。在一些實施例中，散熱片160使用另一熱介面材料層170附接到蓋結構150的頂表面150B，熱介面材料層170可以是聚合物熱介面材料，並可具有低於第一熱介面材料層140的熱導率。在一些實施例中，散熱片160具有從其底表面160A延伸的突出部162，且在安裝散熱片160之後，突出部162可延伸到蓋結構150的開口152中。在一些實施例中，第一熱介面材料層140可具有開口142(參見第1F圖和第3B圖)及/或熱介面材料層170可具有開口172(參見第3B圖)以允許散熱片160的突出部162穿過。
另外，操作704進一步包括使用第二熱介面材料層180將散熱片160的突出部162附接到第二半導體晶粒112，第二熱介面材料層180介於突出部162的底表面162A與第二半導體晶粒112的上表面112A之間，如第1G圖所示。在一些實施例中，第二熱介面材料層180也可以是聚合物熱介面材料，並可具有低於第一熱介面材料層140的熱導率。第二熱介面材料層180可使用與熱介面材料層170相同或相似的材料。在一些實施例中，在安裝散熱片160(操作704)之間，將第二熱介面材料層180設置在突出部162的底表面162A上或者設置在第二半導體晶粒112的上表面112A上。在一些實施例中，第一熱介面材料層140和第二熱介面材料層180是以第二熱介面材料層180與第一熱介面材料層140間隔開的方式設置。
如上所述，根據本揭露一些實施例，提供一種半導體晶粒封裝及其形成方法。在所述封裝結構中，散熱片具有延伸到蓋結構的開口中的突出部，且散熱片突出部使用熱介面材料層附接到第二半導體晶粒(低功耗晶粒)。這有助於通過降低層與層之間的接觸熱阻來改善第二半導體晶粒的熱傳遞。在一些實施例中，與第二半導體晶粒接觸的熱介面材料層可使用聚合物熱介面材料代替昂貴的金屬基或焊料基熱介面材料，且在第二半導體晶粒上執行的背側金屬化(BSM)製程可以因此省略，從而降低了成本。另外，由於聚合物熱介面材料通常比金屬基或焊料基熱介面材料具有更好的黏合能力，因此它也降低了熱循環過程中熱介面材料分層的風險。結果，整體封裝的可靠度得到改善。
根據本揭露一些實施例，提供一種半導體晶粒封裝。所述半導體晶粒封裝包括封裝基板、半導體裝置、環結構、蓋結構、散熱片、第一熱介面材料層、以及第二熱介面材料層。封裝基板具有第一表面。半導體裝置設置於封裝基板的第一表面之上。環結構附接到封裝基板的第一表面並圍繞半導體裝置。蓋結構附接到環結構並設置於半導體裝置之上。蓋結構還具有暴露半導體裝置的第一部件的第一開口。散熱片設置於蓋結構之上並具有第一部分和第二部分。散熱片的第一部分附接到蓋結構的上表面。散熱片的第二部分延伸到蓋結構的第一開口中並附接到半導體裝置的第一部件的上表面。第一熱介面材料層介於蓋結構的底表面與半導體裝置的第二部件的上表面。第二熱介面材料層介於散熱片的第二部分的底表面與半導體裝置的第一部件的上表面之間。第一熱介面材料層的熱導率高於該第二熱介面材料層的熱導率。
在一些實施例中，第一熱介面材料層包括金屬基材料或焊料基材料。在一些實施例中，第二熱介面材料層包括含有導熱填料的聚合物。在一些實施例中，所述半導體晶粒封裝更包括金屬化層，介於半導體裝置的第二部件的上表面與第一熱介面材料層的底表面之間，並與半導體裝置的第二部件的上表面和第一熱介面材料層的底表面接觸，其中第一熱介面材料層通過金屬化層與半導體裝置的第二部件建立冶金接合。在一些實施例中，第二熱介面材料層與第一熱介面材料層間隔開。在一些實施例中，第一熱介面材料層設置於半導體裝置之上並具有暴露半導體裝置的第一部件的第二開口，且第一熱介面材料層的第二開口圍繞第二熱介面材料層。在一些實施例中，第二熱介面材料層在垂直方向上的厚度等於或小於第一熱介面材料層在垂直方向上的厚度。在一些實施例中，第二熱介面材料層的橫截面積對應於散熱片的第二部分的底表面的橫截面積，且散熱片的第二部分的底表面的橫截面積等於或大於半導體裝置的第一部件的上表面的橫截面積。在一些實施例中，所述半導體晶粒封裝更包括第三熱介面材料層，介於散熱片的第一部分的底表面與蓋結構的上表面之間，其中第三熱介面材料層具有第三開口，且散熱片的第二部分通過第三開口延伸到蓋結構的第一開口中。在一些實施例中，半導體裝置更具有沿著第一方向排列的複數個第一部件，其中蓋結構的第一開口沿著第一方向延伸並暴露所述第一部件，且其中散熱片的第二部分沿著第一方向延伸，並通過沿著第一方向延伸且跨越所述第一部件的第二熱介面材料層附接到所述第一部件的上表面。
根據本揭露另一些實施例，提供一種半導體晶粒封裝。所述半導體晶粒封裝包括封裝基板、第一半導體晶粒、第二半導體晶粒、環結構、蓋結構、散熱片、第一熱介面材料層、以及第二熱介面材料層。封裝基板具有第一表面。第一半導體晶粒和第二半導體晶粒設置於封裝基板的第一表面之上，且第一半導體晶粒的功耗大於第二半導體晶粒的功耗。環結構附接到封裝基板的第一表面並圍繞第一半導體晶粒與第二半導體晶粒。蓋結構附接到環結構並設置於第一半導體晶粒與第二半導體晶粒之上。蓋結構還具有暴露第二半導體晶粒的第一開口。散熱片設置於蓋結構之上。散熱片具有面對蓋結構的上表面的底表面，以及從底表面延伸到蓋結構的第一開口中的突出部。第一熱介面材料層介於蓋結構的底表面與第一半導體晶粒的上表面之間。第二熱介面材料層介於散熱片的突出部的底表面與第二半導體晶粒的上表面之間。第一熱介面材料層的熱導率高於該第二熱介面材料層的熱導率。
在一些實施例中，所述半導體晶粒封裝更包括金屬化層，介於第一半導體晶粒的上表面與第一熱介面材料層的底表面之間，並與第一半導體晶粒的上表面和第一熱介面材料層的底表面接觸，其中第一熱介面材料層包括金屬基材料或焊料基材料，並通過金屬化層與第一半導體晶粒建立冶金接合，且其中第二熱介面材料層包括含有導熱填料的聚合物。在一些實施例中，第一熱介面材料層具有暴露第二半導體晶粒的第二開口，且在第二半導體晶粒之上的第二熱介面材料層位於第一熱介面材料層的第二開口中。在一些實施例中，所述半導體晶粒封裝更包括第三熱介面材料層，介於散熱片的底表面與蓋結構的上表面之間，其中第三熱介面材料層具有第三開口，且散熱片的突出部通過第三開口延伸到蓋結構的第一開口中。在一些實施例中，散熱片的突出部在垂直方向上具有從散熱片的底表面至突出部的底表面的第一厚度，且第三熱介面材料層與蓋結構在垂直方向上具有從第三熱介面材料層的上表面至蓋結構的底表面的組合厚度，第一厚度等於或大於組合厚度。
根據本揭露又另一些實施例，提供一種形成半導體晶粒封裝的方法。所述方法包括將第一半導體晶粒和第二半導體晶粒接合到封裝基板的第一表面上。所述方法還包括將環結構安裝在封裝基板的第一表面上以圍繞第一半導體晶粒與第二半導體晶粒。所述方法還包括將蓋結構安裝在環結構上且位於第一半導體晶粒與第二半導體晶粒之上，其中蓋結構具有暴露第二半導體晶粒的第一開口。所述方法還包括使用第一熱介面材料層將蓋結構附接到第一半導體晶粒，第一熱介面材料層介於蓋結構的底表面與第一半導體晶粒的上表面之間。所述方法更包括將散熱片安裝在蓋結構上，其中散熱片具有第一部分和第二部分，第一部分位於蓋結構的上表面之上，且第二部分延伸到蓋結構的第一開口中。此外，所述方法包括使用第二熱介面材料層將散熱片的第二部分附接到第二半導體晶粒，第二熱介面材料層介於散熱片的第二部分的底表面與第二半導體晶粒的上表面之間，其中第一熱介面材料層的熱導率高於第二熱介面材料層的熱導率。
在一些實施例中，第一熱介面材料層包括金屬基材料或焊料基材料，且第二熱介面材料層包括含有導熱填料的聚合物，且其中所述形成半導體晶粒封裝的方法更包括在形成第一熱介面材料層於第一半導體晶粒的上表面上之前，提供金屬化層於第一半導體晶粒的上表面上，其中金屬化層用於幫助第一熱介面材料層與第一半導體晶粒建立冶金接合。在一些實施例中，在安裝散熱片之前，第二熱介面材料層形成於散熱片的第二部分的底表面上。在一些實施例中，所述形成半導體晶粒封裝的方法更包括提供第三熱介面材料層於散熱片的第一部分的底表面與蓋結構的上表面之間，其中第三熱介面材料層具有第二開口以允許散熱片的第二部分穿過。在一些實施例中，第一熱介面材料層和第二熱介面材料層是以第二熱介面材料層與第一熱介面材料層間隔開的方式設置。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
100:載體基板 102:中介層基板 102A:第一表面 102B:第二表面 104:絕緣層 106:導電特徵 107:導電元件 108:導電結構 108A:金屬柱 108B:金屬蓋層 110:(第一)半導體晶粒 110A:頂表面/上表面 112:(第二)半導體晶粒 112A:頂表面/上表面 114:底部填充元件 115:金屬化層 116:密封層 116A:頂表面 118:底部填充元件 120:封裝基板 120A:第一表面 120B:第二表面 120C:外圍 121:導電元件 122:導電結構 122A:金屬柱 122B:金屬蓋層 130:環結構 130A:底表面 130B:頂表面 132, 132’:黏合層 140:(第一)熱介面材料層 142:開口 150:蓋結構 150A:(底)表面 150B:(頂)表面 152:開口 155:鍍層 160:散熱片 160A:底表面 161:主要部分/基部 162:突出部 162A:底表面 163:冷卻鰭片 170:熱介面材料層 170A:頂表面 172:開口 180:(第二)熱介面材料層 190:導電凸塊 200:載體基板 700:製程流程 701, 702, 703, 704:操作 1101:半導體基板 1102:電子組件 1103:保護層 1121:邏輯晶粒 1122:記憶體晶粒 1123:保護層 C:切割槽 L 1, L 2:長度 T 1, T 3, T 4, T 5:厚度 T 2:組合厚度 P 1, P 2:箭頭/熱路徑 W 1, W 2:寬度
第1A圖至第1H圖是根據一些實施例的形成半導體晶粒封裝的製程的各個階段的剖視圖。 第1F-1圖是根據一些其他實施例的形成半導體晶粒封裝的製程的一階段的剖視圖，其中熱介面材料(thermal interface material，TIM)層140僅設置在第一半導體晶粒110上，且是其中未形成有開口的連續的結構。 第1F-2圖是根據一些其他實施例的形成半導體晶粒封裝的製程的一階段的剖視圖，其中蓋結構150與環結構130為一體的(one-piece)，且此一體式結構使用黏合層132以單個步驟附接到封裝基板120。 第1H-1圖是根據一些其他實施例的半導體晶粒封裝的剖視圖，其中熱介面材料層180的厚度小於熱介面材料層140的厚度。 第2圖是根據一些實施例的半導體晶粒封裝的一部分的示意性俯視圖，其中未示出蓋結構和散熱片。 第3A圖是根據一些實施例的半導體晶粒封裝的一部分的剖視圖。 第3B圖是根據一些實施例的半導體晶粒封裝的一部分的爆炸圖。 第4圖是根據一些實施例的熱堆疊的特寫剖視圖。 第5A圖是根據一些其他實施例的半導體晶粒封裝的一部分的剖視圖。 第5B圖是根據一些其他實施例的半導體晶粒封裝的一部分的爆炸圖。 第6A圖是根據一些其他實施例的半導體晶粒封裝的一部分的示意性剖視圖。 第6B圖是根據一些其他實施例的半導體晶粒封裝的一部分的爆炸圖。 第7圖是示出根據一些實施例的形成半導體晶粒封裝的方法的簡化流程圖。
102:中介層基板 102B:第二表面 104:絕緣層 106:導電特徵 107:導電元件 108:導電結構 110:(第一)半導體晶粒 110A:頂表面/上表面 112:(第二)半導體晶粒 112A:頂表面/上表面 114:底部填充元件 116:密封層 118:底部填充元件 120:封裝基板 120A:第一表面 120B:第二表面 120C:外圍 121:導電元件 122:導電結構 130:環結構 130A:底表面 130B:頂表面 132, 132’:黏合層 140:(第一)熱介面材料層 150:蓋結構 150A:(底)表面 150B:(頂)表面 160:散熱片 160A:底表面 162:突出部 162A:底表面 170:熱介面材料層 170A:頂表面 180:(第二)熱介面材料層 200:載體基板 T 1, T 3, T 4:厚度 T 2:組合厚度 P 1, P 2:箭頭/熱路徑

Claims (9)

  1. 一種半導體晶粒封裝，包括：一封裝基板，具有一第一表面；一半導體裝置，設置於該封裝基板的該第一表面之上；一環結構，附接到該封裝基板的該第一表面並圍繞該半導體裝置；一蓋結構，附接到該環結構並設置於該半導體裝置之上，其中該蓋結構具有暴露該半導體裝置的一第一部件的一第一開口；一散熱片，設置於該蓋結構之上並具有一第一部分和一第二部分，其中該第一部分附接到該蓋結構的一上表面，且該第二部分延伸到該蓋結構的該第一開口中並附接到該半導體裝置的該第一部件的一上表面；一第一熱介面材料層，介於該蓋結構的一底表面與該半導體裝置的一第二部件的一上表面之間；以及一第二熱介面材料層，介於該散熱片的該第二部分的一底表面與該半導體裝置的該第一部件的該上表面之間，其中該第一熱介面材料層的一熱導率高於該第二熱介面材料層的一熱導率，其中該第一熱介面材料層設置於該半導體裝置之上並具有暴露該半導體裝置的該第一部件的一第二開口，且該第一熱介面材料層的該第二開口圍繞該第二熱介面材料層。
  2. 如請求項1之半導體晶粒封裝，其中該第一熱介面材料層包括一金屬基材料或一焊料基材料，且該第二熱介面材料層包括一含有導熱填料的聚合物。
  3. 如請求項2之半導體晶粒封裝，更包括：一金屬化層，介於該半導體裝置的該第二部件的該上表面與該第一熱介面 材料層的一底表面之間，並與該半導體裝置的該第二部件的該上表面和該第一熱介面材料層的該底表面接觸，其中該第一熱介面材料層通過該金屬化層與該半導體裝置的該第二部件建立一冶金接合。
  4. 如請求項1之半導體晶粒封裝，其中該第二熱介面材料層與該第一熱介面材料層間隔開。
  5. 如請求項1之半導體晶粒封裝，其中該第二熱介面材料層在一垂直方向上的一厚度等於或小於該第一熱介面材料層在該垂直方向上的一厚度。
  6. 如請求項1之半導體晶粒封裝，更包括：一第三熱介面材料層，介於該散熱片的該第一部分的一底表面與該蓋結構的該上表面之間，其中該第三熱介面材料層具有一第三開口，且該散熱片的該第二部分通過該第三開口延伸到該蓋結構的該第一開口中。
  7. 如請求項1之半導體晶粒封裝，其中該半導體裝置更具有沿著一第一方向排列的複數個第一部件，其中該蓋結構的該第一開口沿著該第一方向延伸並暴露該些第一部件，且其中該散熱片的該第二部分沿著該第一方向延伸，並通過沿著該第一方向延伸且跨越該些第一部件的該第二熱介面材料層附接到該些第一部件的上表面。
  8. 一種半導體晶粒封裝，包括：一封裝基板，具有一第一表面； 一第一半導體晶粒和一第二半導體晶粒，設置於該封裝基板的該第一表面之上，其中該第一半導體晶粒的一功耗大於該第二半導體晶粒的一功耗；一環結構，附接到該封裝基板的該第一表面並圍繞該第一半導體晶粒與該第二半導體晶粒；一蓋結構，附接到該環結構並設置於該第一半導體晶粒與該第二半導體晶粒之上，其中該蓋結構具有暴露該第二半導體晶粒的一第一開口；一散熱片，設置於該蓋結構之上，其中該散熱片具有一底表面和一突出部，該底表面面對該蓋結構的一上表面，且該突出部從該底表面延伸到該蓋結構的該第一開口中；一第一熱介面材料層，介於該蓋結構的一底表面與該第一半導體晶粒的一上表面之間；以及一第二熱介面材料層，介於該散熱片的該突出部的一底表面與該第二半導體晶粒的一上表面之間，其中該第一熱介面材料層的一熱導率高於該第二熱介面材料層的一熱導率，其中該第一熱介面材料層設置於該第一半導體晶粒和該第二半導體晶粒之上並具有暴露該第二半導體晶粒的一第二開口，且該第一熱介面材料層的該第二開口圍繞該第二熱介面材料層。
  9. 一種形成半導體晶粒封裝的方法，包括：將一第一半導體晶粒和一第二半導體晶粒接合到一封裝基板的一第一表面上；將一環結構安裝在該封裝基板的該第一表面上以圍繞該第一半導體晶粒與該第二半導體晶粒；將一蓋結構安裝在該環結構上且位於該第一半導體晶粒與該第二半導體晶 粒之上，其中該蓋結構具有暴露該第二半導體晶粒的一第一開口；使用一第一熱介面材料層將該蓋結構附接到該第一半導體晶粒，該第一熱介面材料層介於該蓋結構的一底表面與該第一半導體晶粒的一上表面之間；將一散熱片安裝在該蓋結構上，其中該散熱片具有一第一部分和一第二部分，該第一部分位於該蓋結構的一上表面之上，且該第二部分延伸到該蓋結構的該第一開口中；以及使用一第二熱介面材料層將該散熱片的該第二部分附接到該第二半導體晶粒，該第二熱介面材料層介於該散熱片的該第二部分的一底表面與該第二半導體晶粒的一上表面之間，其中該第一熱介面材料層的一熱導率高於該第二熱介面材料層的一熱導率，其中該第一熱介面材料層設置於該第一半導體晶粒和該第二半導體晶粒之上並具有暴露該第二半導體晶粒的一第二開口，且該第一熱介面材料層的該第二開口圍繞該第二熱介面材料層。
TW110134156A 2021-04-14 2021-09-14 半導體晶粒封裝及其形成方法 TWI785799B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/230,112 US11532535B2 (en) 2021-04-14 2021-04-14 Semiconductor die package with thermal management features and method for forming the same
US17/230,112 2021-04-14

Publications (2)

Publication Number Publication Date
TW202240806A TW202240806A (zh) 2022-10-16
TWI785799B true TWI785799B (zh) 2022-12-01

Family

ID=82975747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134156A TWI785799B (zh) 2021-04-14 2021-09-14 半導體晶粒封裝及其形成方法

Country Status (3)

Country Link
US (2) US11532535B2 (zh)
CN (1) CN114975311A (zh)
TW (1) TWI785799B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220352051A1 (en) * 2021-04-28 2022-11-03 Nidec Corporation Heat dissipation member and cooling device
US11830785B2 (en) * 2021-10-06 2023-11-28 STATS ChipPAC Pte. Ltd. Package with windowed heat spreader

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200810031A (en) * 2006-06-07 2008-02-16 Advanced Micro Devices Inc Integrated circuit packaging
CN104716109A (zh) * 2013-12-11 2015-06-17 台湾积体电路制造股份有限公司 具有降低热串扰的热管理部件的封装件及其形成方法
CN110544687A (zh) * 2018-05-29 2019-12-06 台湾积体电路制造股份有限公司 半导体封装结构及用于形成半导体封装结构的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289401B2 (en) * 2019-05-15 2022-03-29 Powertech Technology Inc. Semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200810031A (en) * 2006-06-07 2008-02-16 Advanced Micro Devices Inc Integrated circuit packaging
CN104716109A (zh) * 2013-12-11 2015-06-17 台湾积体电路制造股份有限公司 具有降低热串扰的热管理部件的封装件及其形成方法
CN110544687A (zh) * 2018-05-29 2019-12-06 台湾积体电路制造股份有限公司 半导体封装结构及用于形成半导体封装结构的方法

Also Published As

Publication number Publication date
US12074083B2 (en) 2024-08-27
CN114975311A (zh) 2022-08-30
US20230100127A1 (en) 2023-03-30
US20220336318A1 (en) 2022-10-20
TW202240806A (zh) 2022-10-16
US11532535B2 (en) 2022-12-20

Similar Documents

Publication Publication Date Title
US11621205B2 (en) Underfill structure for semiconductor packages and methods of forming the same
US11289401B2 (en) Semiconductor package
US12074083B2 (en) Semiconductor die package with thermal management features
US20240243076A1 (en) Semiconductor device package with stress reduction design
TWI806163B (zh) 封裝結構、半導體裝置、及封裝結構的製造方法
US20230326881A1 (en) Semiconductor package with riveting structure between two rings and method for forming the same
TW202218069A (zh) 半導體封裝及製造半導體封裝的方法
US11978729B2 (en) Semiconductor device package having warpage control and method of forming the same
CN112310010A (zh) 半导体封装体及其制造方法
TWI796114B (zh) 半導體晶粒封裝及其形成方法
US11699668B2 (en) Semiconductor device package having warpage control and method of forming the same
US11742218B2 (en) Semiconductor device package having metal thermal interface material and method for forming the same
TWI799174B (zh) 半導體晶粒封裝及其形成方法
US20230062468A1 (en) Package structure and manufacturing method thereof
KR20240090048A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법