CN106653721A - 环绕密封环的凸点结构及形成方法 - Google Patents

环绕密封环的凸点结构及形成方法 Download PDF

Info

Publication number
CN106653721A
CN106653721A CN201611052564.5A CN201611052564A CN106653721A CN 106653721 A CN106653721 A CN 106653721A CN 201611052564 A CN201611052564 A CN 201611052564A CN 106653721 A CN106653721 A CN 106653721A
Authority
CN
China
Prior art keywords
sealing ring
salient point
layer
bump structure
convex point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611052564.5A
Other languages
English (en)
Inventor
马书英
于大全
王姣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201611052564.5A priority Critical patent/CN106653721A/zh
Publication of CN106653721A publication Critical patent/CN106653721A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/1369—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Abstract

本发明公开了一种环绕密封环的凸点结构及其形成方法，包括芯片，芯片具有第一表面和与其相对的第二表面，第一表面具有至少一电极区域，第一表面或第二表面设有至少一层金属层，金属层上设有一层防焊层，防焊层上开设有暴露该金属层的导电焊盘，导电焊盘上布置有聚合物粘合剂和凸点，该聚合物粘合剂在回流后形成具有3‑D聚合物网络结构的密封环，该密封环在防焊层上包裹凸点根基部。该密封环增强了凸点与导电焊盘之间的结合力，推力强度大大增加，具有良好的可重工性，优化了单个凸点的可靠性连接，还可减少制程工艺步骤，降低工艺成本，满足车载、安防等高可靠性产品要求。

Description

环绕密封环的凸点结构及形成方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种环绕密封环的凸点结构及形成方法。
背景技术
现有技术制造焊料凸点的方法中，最常见的是在导电焊盘位置印刷锡膏和植球的方法，在植球制程中先印刷助焊剂至导电焊盘，然后将已成形的焊球设置在助焊剂上，经过回流焊球与导电焊盘紧密结合实现电性连接，最后将助焊剂清除。这种方法的缺点是：
(1)凸点易产生树杈现象，导致两相邻独立凸点之间互连发生短路；焊接过程中需要使用助焊剂，焊接完后为了不影响凸点导电性，还需要进行清洗助焊剂，工艺复杂，成本较高；
(2)焊接过程中由于助焊剂活性不够，炉温曲线等问题易造成焊接空洞、虚焊和IMC(Intermetallic Compound)层过厚等问题。
(3)封装完成后的芯片与电路板、或下一级封装衬底焊接后需要使用底部填充胶，此外还容易出现焊点断裂和枕头现象，无法满足车载、安防等高可靠性产品要求；
因此，为改善以上所述技术问题，需要开发新的焊球形成方案，实现凸点与导电焊盘的有效连接，提高焊点可靠性。
发明内容
为了解决上述技术问题，本发明提出一种环绕密封环的凸点结构及形成方法，基本上避免了由现有技术的局限和缺点造成的一个或多个问题。
本发明的技术方案是这样实现的：
一种环绕密封环的凸点结构，包括一芯片，所述芯片具有第一表面和与其相对的第二表面，所述第一表面具有至少一电极区域，所述第一表面或所述第二表面设有至少一层金属层，所述金属层上设有一层防焊层，所述防焊层上开设有暴露该金属层的导电焊盘，所述导电焊盘上布置有聚合物粘合剂和凸点，所述聚合物粘合剂回流后在防焊层上形成包裹所述凸点根基部的密封环。
进一步的，所述聚合物粘合剂材料的黏度为60CP至40000CP。
进一步的，所述聚合物粘合剂是一种无铅的凸点粘合剂。
进一步的，所述凸点为实心焊球、空心焊球、塑料核焊球、铜核焊球中的一种。
进一步的，所述凸点通过金属层与电极区域电性连接。
进一步的，所述密封环是具有3-D聚合物网络结构的聚合物粘结层。
一种环绕密封环的凸点结构的形成方法，包括如下步骤：
(1)提供一具有若干芯片的晶圆，所述晶圆具有第一表面和与其相对的第二表面，所述第一表面具有若干独立的电极区域；
(2)在晶圆第一表面形成至少一层金属层；
(3)在金属层上形成一层防焊层，在所述防焊层上开设暴露金属层的导电焊盘；
(4)在晶圆第一表面通过钢网印刷或点胶机点胶在对应导电焊盘的位置设置聚合物粘合剂；
(5)将已成形的凸点印刷至导电焊盘处的聚合物粘合剂上；
(6)回流；
(7)将一整片晶圆切割成单颗芯片产品。
进一步的，所述聚合物粘合剂在回流过程中去除凸点或/和导电焊盘上的金属氧化层，起到助焊的作用。
进一步的，所述聚合物粘合剂在回流过程中形成具有3-D聚合物网络结构的密封环。
本发明的有益效果是：本发明提供一种环绕密封环的凸点结构及形成方法，采用了聚合物粘合剂代替普通助焊剂进行凸点的形成，此技术方案的优点:
(1)聚合物粘合剂回流之后，不影响凸点与外界的导电性，无需再进行其他类似清洗助焊剂的步骤。
(2)聚合物粘合剂的使用可以有效的减少焊接空洞、虚焊、IMC(IntermetallicCompound)生长过厚等现象。两相邻独立的凸点之间树杈现象明显改善，避免凸点互连致使芯片重新制作凸点或报废导致良率下降。
(3)3-D聚合物网络结构的密封环的形成，增强了凸点与导电焊盘之间的推力强度，在芯片、推力机及其参数等条件都相同的情况下，对凸点进行推力测试，引入聚合物粘合剂的晶圆相比具有普通助焊剂的晶圆，推力强度增加30％，从而满足车载、安防等高可靠性产品要求。
(4)封装完成后的芯片与电路板、或下一级封装衬底焊接后凸点断裂和枕头现象明显改善，凸点连续的将芯片与电路板、或下一级封装衬底有效连接在一起，无需另外再进行底填材料的填充，该聚合物粘合剂将助焊剂与底填材料的作用结合，可减少制程步骤，大幅度降低工艺成本。
(5)对于工艺参数，人为或设备因素造成的凸点超出规格的现象，例如凸点互连，凸点均一性差，凸点严重超出导电焊盘等异常现象需要重新制作凸点，即重工，此聚合物粘合剂可彻底的被清除，呈现干净的导电焊盘，方便第二次有效作业。
附图说明
图1为本发明实施例中晶圆示意图；
图2为本发明实施例中制作金属层的示意图；
图3本发明实施例中制作防焊层并形成导电焊盘的示意图；
图4本发明实施例中涂布聚合物粘合剂的示意图；
图5本发明实施例中形成环绕密封环的凸点结构示意图；
其中，附图中符号的简单说明如下：
100-晶圆，101-晶圆第一表面，102-晶圆第二表面，200-金属层，300-防焊层，400-导电焊盘，500-聚合物粘合剂，501-密封环，600-凸点。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。其中所说的结构或面的上面或上侧，包含中间还有其他层的情况。
参见图5，是本发明引入聚合物粘合剂后形成的凸点结构，包括一芯片100，所述芯片具有第一表面101和与其相对的第二表面102，所述第一表面具有至少一电极区域，所述电极区域未示出，所述第一表面或第二表面设有至少一层金属层200，所述金属层上设有一层防焊层300，所述防焊层上开设有暴露金属层的导电焊盘400，所述导电焊盘上布置有聚合物粘合剂500和凸点600，该聚合物粘合剂在回流后形成具有3-D聚合物网络结构的密封环，所述密封环在防焊层上包裹所述凸点根基部。
所述芯片可以是有源元件(active element)或无源元件(passive element)、数字电路或模拟电路等集成电路的电子元件(electronic components)、微机电系统(MicroElectro Mechanical Systems,MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(physical sensor)、表面声波元件、压力感测器(pressure sensors)，但不以此为限。
所述金属层200、金属层上防焊层300、防焊层内导电焊盘400、导电焊盘上聚合物粘合剂500和聚合物粘合剂上凸点600可以制作在芯片100具有电极区域的第一表面，也可以制作在背对第一表面的第二表面，电极区域未示出，所述金属层200与电极区域电性连接，所述凸点600通过金属层200与电极区域电性连接，其中，凸点600与电极区域的相对位置不受限制，可选的，凸点600制作在晶圆第一表面101时，凸点600形成在电极区域正上方或电极区域周围；凸点制作在晶圆第二表面102时，凸点背对电极区域倒置在晶圆第二表面102。
在本发明中，所述芯片内含一层或多层线路，所述线路为绝缘层或/和金属层，在本发明中未示出。
下面，对图5所示的一种环绕密封环的凸点结构的形成方法做详细描述：
参见图1，提供一具有若干芯片的晶圆100，所述晶圆具有第一表面101和与其相对的第二表面102,所述第一表面包括至少一电极区域；
参见图2，在晶圆第一表面101或第二表面102通过电镀制程、物理气相沉积制程或化学气相沉积制程形成至少一层金属层200，金属层200为钛、铜、镍、锡、靶、金中的一种的单层结构或前述中的多种组合成的多层结构。
参见图3，在金属层200上通过旋涂或喷涂的方式涂布一层防焊层300，并通过曝光显影的方式形成暴露金属层的导电焊盘400。在本实施例中，防焊层300可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、聚酰胺、苯环丁烯、聚对二甲苯)或其他适合的绝缘材料。
参见图4，在导电焊盘400上方通过钢网印刷或点胶机点胶布置聚合物粘合剂500，该聚合物粘合剂的黏度范围为60CP至40000CP，而且是一种无铅的凸点粘合剂，无毒性，对人体没有伤害。
参见图5，将已成形的凸点600印刷至导电焊盘上的聚合物粘合剂500上，所述凸点600可以是实心焊球、空心焊球、塑料核焊球、铜核焊球中的一种，接着，在回流焊炉中进行回流，在回流过程中，聚合物粘合剂500去除凸点或/和导电焊盘上的金属氧化层，达到助焊的作用，无需再额外涂布助焊剂，同时，聚合物粘合剂成型为3-D聚合物网络结构的密封环，由凸点根基部向凸点顶部蔓延，最终，回流完成后3-D聚合物网络结构在防焊层上形成包裹凸点根基部的密封环，最后将整个晶圆切割成单颗芯片。
在本实施方式中，通过调节所述聚合物粘合剂500的用量和回流曲线可以改变聚合物粘合剂覆盖的高度及宽度，所述聚合物粘合剂500回流成型的3-D聚合物网络结构包裹凸点根基部的高度为5至100微米，其高度低于最终形成在所述导电焊盘的凸点高度，覆盖在防焊层上的宽度为10至200微米。
若有其他结构可使聚合物粘合剂代替助焊剂和底填材料在防焊层上形成包裹住凸点根基部的密封环，也属于本发明的保护范围。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (9)

1.一种环绕密封环的凸点结构，其特征在于：包括一芯片，所述芯片具有第一表面和与其相对的第二表面，所述第一表面具有至少一电极区域，所述第一表面或所述第二表面设有至少一层金属层，所述金属层上设有一层防焊层，所述防焊层上开设有暴露该金属层的导电焊盘，所述导电焊盘上布置有聚合物粘合剂和凸点，所述聚合物粘合剂回流后在防焊层上形成包裹所述凸点根基部的密封环。
2.根据权利要求1所述的环绕密封环的凸点结构，其特征在于：所述聚合物粘合剂材料的黏度为60CP至40000CP。
3.根据权利要求1所述的环绕密封环的凸点结构，其特征在于：所述聚合物粘合剂是一种无铅的凸点粘合剂。
4.根据权利要求1所述的环绕密封环的凸点结构，其特征在于：所述凸点为实心焊球、空心焊球、塑料核焊球、铜核焊球中的一种。
5.根据权利要求1所述环绕密封环的凸点结构，其特征在于：所述凸点通过金属层与电极区域电性连接。
6.根据权利要求1所述环绕密封环的凸点结构，其特征在于：所述密封环是具有3-D聚合物网络结构的聚合物粘结层。
7.一种环绕密封环的凸点结构的形成方法，其特征在于，包括如下步骤：
(1)提供一具有若干芯片的晶圆，所述晶圆具有第一表面和与其相对的第二表面，所述第一表面具有若干独立的电极区域；
(2)在晶圆第一表面形成至少一层金属层；
(3)在金属层上形成一层防焊层，在所述防焊层上开设暴露金属层的导电焊盘；
(4)在晶圆第一表面通过钢网印刷或点胶机点胶在对应导电焊盘的位置设置聚合物粘合剂；
(5)将已成形的凸点印刷至导电焊盘处的聚合物粘合剂上；
(6)回流；
(7)将一整片晶圆切割成单颗芯片产品。
8.根据权利要求7所述的环绕密封环的凸点结构的形成方法，其特征在于：所述聚合物粘合剂在回流过程中去除凸点或/和导电焊盘上的金属氧化层，起到助焊的作用。
9.根据权利要求7所述的环绕密封环的凸点结构的形成方法，其特征在于：所述聚合物粘合剂在回流过程中形成具有3-D聚合物网络结构的密封环。
CN201611052564.5A 2016-11-25 2016-11-25 环绕密封环的凸点结构及形成方法 Pending CN106653721A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611052564.5A CN106653721A (zh) 2016-11-25 2016-11-25 环绕密封环的凸点结构及形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611052564.5A CN106653721A (zh) 2016-11-25 2016-11-25 环绕密封环的凸点结构及形成方法

Publications (1)

Publication Number Publication Date
CN106653721A true CN106653721A (zh) 2017-05-10

Family

ID=58812674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611052564.5A Pending CN106653721A (zh) 2016-11-25 2016-11-25 环绕密封环的凸点结构及形成方法

Country Status (1)

Country Link
CN (1) CN106653721A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040149479A1 (en) * 2002-08-08 2004-08-05 Tz-Cheng Chiu Polymer-embedded solder bumps for reliable plastic package attachment
CN101733585A (zh) * 2010-02-10 2010-06-16 北京海斯迪克新材料有限公司 晶圆级芯片封装凸点保护层的材料
US20110230043A1 (en) * 2010-03-17 2011-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Tape residue-free bump area after wafer back grinding
CN206259345U (zh) * 2016-11-25 2017-06-16 华天科技（昆山）电子有限公司 环绕密封环的凸点结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040149479A1 (en) * 2002-08-08 2004-08-05 Tz-Cheng Chiu Polymer-embedded solder bumps for reliable plastic package attachment
CN101733585A (zh) * 2010-02-10 2010-06-16 北京海斯迪克新材料有限公司 晶圆级芯片封装凸点保护层的材料
US20110230043A1 (en) * 2010-03-17 2011-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Tape residue-free bump area after wafer back grinding
CN206259345U (zh) * 2016-11-25 2017-06-16 华天科技（昆山）电子有限公司 环绕密封环的凸点结构

Similar Documents

Publication Publication Date Title
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
JP5068990B2 (ja) 電子部品内蔵基板
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
CN103403864B (zh) 具有凝聚端子的半导体封装体
CN103066051B (zh) 封装基板及其制作工艺、半导体元件封装结构及制作工艺
TW200525666A (en) Bump-on-lead flip chip interconnection
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
US7498199B2 (en) Method for fabricating semiconductor package
CN102088822A (zh) 具有焊点自保护功能的pcb基板及其焊盘制作工艺
TWI736072B (zh) 封裝結構與其形成方法
JP2003007902A (ja) 電子部品の実装基板及び実装構造
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
KR100857365B1 (ko) 반도체 장치의 범프 구조물
JP4051570B2 (ja) 半導体装置の製造方法
CN107564878B (zh) 凸点增强型封装结构
CN206259345U (zh) 环绕密封环的凸点结构
CN106898593B (zh) 半导体装置及其制造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP6495130B2 (ja) 半導体装置及びその製造方法
CN106653721A (zh) 环绕密封环的凸点结构及形成方法
US7494924B2 (en) Method for forming reinforced interconnects on a substrate
JP2007294560A (ja) 半導体装置およびその製造方法
US20090026633A1 (en) Flip chip package structure and method for manufacturing the same
TWI450348B (zh) 具有垂直外連導電接點之電子裝置及電子裝置的封裝方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170510