WO2017179704A1 - はんだバンプ形成方法 - Google Patents

はんだバンプ形成方法 Download PDF

Info

Publication number
WO2017179704A1
WO2017179704A1 PCT/JP2017/015290 JP2017015290W WO2017179704A1 WO 2017179704 A1 WO2017179704 A1 WO 2017179704A1 JP 2017015290 W JP2017015290 W JP 2017015290W WO 2017179704 A1 WO2017179704 A1 WO 2017179704A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern layer
solder
solder resist
layer
resist pattern
Prior art date
Application number
PCT/JP2017/015290
Other languages
English (en)
French (fr)
Inventor
浩規 宇野
石川　雅之
Original Assignee
三菱マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱マテリアル株式会社 filed Critical 三菱マテリアル株式会社
Publication of WO2017179704A1 publication Critical patent/WO2017179704A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Definitions

  • the present invention relates to a method for forming solder bumps used when an electronic component is connected to a substrate by flip chip mounting or the like.
  • the distance between bumps (hereinafter referred to as pitch) of solder bumps used for joining electronic components becomes narrower.
  • the conventional solder paste printing method using a stencil mask the solder paste printed at the time of printing is reduced.
  • the problem is that the shape is broken and the adjacent solder paste is connected, and when the stencil mask and the electronic board are separated, the solder paste does not come off from the stencil mask opening, resulting in the solder paste remaining in the stencil mask opening. This causes a problem of missing bumps in which no solder paste remains on the electronic substrate.
  • the size of the electronic board becomes larger and larger, but as the pitch becomes narrower, it becomes more difficult to mount the stencil mask at the desired position on the electronic board, and the solder paste Problems such as misalignment occurred when printing.
  • Patent Document 1 discloses that a solder resist layer (solder resist pattern layer) in which an opening is formed in an electrode portion is coated on the surface of a substrate without using a stencil mask.
  • the dam applies a film-like photoresist or a dry film resist to the substrate surface, or applies and cures a liquid photoresist using a spin coater or the like, and performs an exposure process and a development process through the photomask. Formed by.
  • the present invention has been made in view of such circumstances, and ensures the peeling of the dam resin pattern layer after forming the solder bumps by forming the dam resin pattern layer on the solder resist pattern layer.
  • the purpose is to prevent the generation of residues and to reduce the pitch of solder bumps.
  • the present inventor has a reactive substance remaining in the solder resist pattern layer.
  • the reactive substance reacts with the dam resin pattern layer, and the reactive substance remains. Since the surface of the resist pattern layer is rough, the adhesive strength between the solder resist pattern layer and the dam resin pattern layer is increased by heat when the solder paste is heated and melted, and the peelability of the dam resin pattern layer is deteriorated. I found out. Therefore, the inventors have reached the following solution based on the knowledge that the reactivity of the reactive substance present in the solder resist pattern layer should be removed before forming the dam resin pattern layer.
  • the solder bump forming method of the present invention includes a solder resist pattern layer forming step of forming a solder resist pattern layer having an opening on a surface of a substrate and an electrode portion exposed in the opening, and the solder resist pattern A heating step of heating at a temperature condition that can remove the reactivity of the reactive substance present in the layer, and the solder resist pattern layer after removing the reactivity of the reactive substance by heating A dam resin pattern layer forming step of forming a dam resin pattern layer having a hole exposing the opening, and soldering in the opening and the hole on the electrode from above the dam resin pattern layer Solder paste printing process for filling the paste, and solder bumps are formed on the electrode parts by heating and melting the solder paste. It has a heat treatment step of the peeling step of peeling the dam resin pattern layer from the solder resist pattern layer.
  • solder bump forming method by heating the solder resist pattern layer to remove the reactivity of the reactive substance, even if the reactive substance remains in the solder resist pattern layer, it is reactive by heating. Can be made into a stable solder resist pattern layer having no reactivity. Further, the surface roughness of the solder resist pattern layer is also reduced. Therefore, by forming the resin pattern layer for the dam after the step of removing the reactivity by this heating, there is no reaction between both layers even if it is heated thereafter, and the surface roughness of the solder resist pattern layer In combination with the small size, the resin pattern layer for dams can be easily peeled off, and the generation of residues can be reliably prevented.
  • the said heating process is good to heat the said soldering resist pattern layer on the conditions of 30 minutes or more and 2 hours or less at the temperature of 150 degreeC or more and 200 degrees C or less.
  • the arithmetic average roughness of the solder resist pattern layer may be 100 nm or less by the heating step.
  • the dam resin pattern layer forming step includes forming a photosensitive resin layer covering the solder resist pattern layer, and then forming a portion where a hole portion of the photosensitive resin layer is to be formed.
  • the photosensitive resin layer may be exposed by directly irradiating light without using a photomask as a reference, and the exposed photosensitive resin layer may be developed to form the dam resin pattern layer having the hole.
  • a light source a mercury lamp, a metal halide lamp, an LED, a laser, or the like is used.
  • the hole when forming a hole in the photosensitive resin layer formed on the surface of the solder resist pattern layer, the hole is generally formed using a photomask.
  • This hole formation using exposure and development using a photomask is an effective means when the pitch of the solder bumps is large, but when the pitch is as small as 120 ⁇ m or less, the hole portion of the resin pattern layer for dams.
  • the effect of displacement from the opening of the solder resist pattern layer is increased, and the amount of solder paste is reduced, so that the solder bumps are smaller than the desired size, or the resin pattern layer for dams (photosensitive resin layer)
  • the solder paste is not filled in the opening portion of the solder resist pattern layer, and a solder bump is not formed on the electrode.
  • the photosensitive resin layer is exposed by directly irradiating light without using a photomask on the photosensitive resin layer. Since the position of the exposure position is corrected based on the reference position, it is possible to accurately position the portion where the hole of the photosensitive resin layer is to be formed with respect to the opening of the solder resist pattern layer. It is possible to prevent the positional deviation between the opening and the hole of the photosensitive resin layer.
  • the solder resist pattern layer forming step is based on a portion where the opening of the solder resist layer is to be formed after the solder resist layer is formed in a laminated state on the surface of the substrate.
  • the solder resist layer may be exposed by directly irradiating light without using a photomask, and the solder resist pattern layer may be formed by developing the exposed solder resist layer.
  • the solder resist pattern layer is also formed by exposing the solder resist layer by directly irradiating light without using a photomask on the basis of the reference position of the substrate, thereby accurately positioning the opening with respect to the electrode portion of the substrate. Can do.
  • solder bump forming method of the present invention solder having a fine pitch suitable for high reliability is ensured by preventing the resin pattern layer for the dam provided on the solder resist pattern layer from being peeled to prevent generation of a residue.
  • a bump-formed substrate can be obtained.
  • FIG. 3C shows a solder bump to which the method of the present invention is applied.
  • the solder bump 3 is formed on the electrode portion (electrode pad) 2 of the substrate 1.
  • the substrate 1 is made of a resin insulating substrate or the like and has a circuit layer, an insulating layer, etc. formed on the surface.
  • the electrode portion 2 is laminated on the surface of the substrate 1, and this electrode portion. 2, a solder resist pattern layer 6 surrounding the periphery of the solder bump 3 by arranging the electrode portion 2 in the opening 5 is formed on the surface of the substrate 1 around the substrate 2.
  • the electrode part 2 is preferably made of copper, but the surface thereof may be subjected to tin plating, nickel / gold plating or the like.
  • the solder material for the solder bump 3 includes Sn—Ag alloy, Pb—Sn alloy, Sn—Bi alloy, Sn—Zn alloy, Sn—Sb alloy, Sn—Cu alloy, Sn—Ag—Cu alloy, etc.
  • An Sn-based alloy composed of Sn and an additive component is suitable.
  • tin (Sn) containing 3.0% by mass of silver (Ag) and 0.5% by mass of copper (Cu) is suitable.
  • FIG. 1 is a flowchart showing a process of forming solder bumps 3 on the electrode part 2 including a process of forming the electrode part 2 on the substrate 1, and a wiring process for forming a circuit layer on the substrate 1,
  • the resin pattern layer forming step for forming the dam, and the solder bump forming step for forming the solder bump 3 on the electrode portion 2 are roughly divided. Hereinafter, it demonstrates in order of this process.
  • the wiring process further includes a substrate pretreatment process, a dry film lamination process, an exposure / development process, and a copper plating process.
  • this wiring process is not shown for each process, it can be performed by a general manufacturing process as follows.
  • substrate pretreatment process A seed layer is formed on the substrate by electroless copper plating or the like.
  • Dry film lamination process A dry film layer, which is a photosensitive film, is laminated (laminated) on the surface of the seed layer of the substrate 1.
  • the pattern of the circuit layer is formed by exposing and developing the dry film layer. The exposure at this time is generally performed through a photomask, but may be performed by direct light irradiation without using a photomask described later.
  • Electrolytic copper plating is performed with the seed layer to form a copper plating film in the pattern of the circuit layer formed with the dry film layer. Thereafter, the dry film layer is removed, and the seed layer around the copper plating film is removed by etching, whereby a circuit layer made of the copper plating film is formed on the substrate.
  • the process by the semi-additive method was shown as this wiring process, the method by the subtractive method using the board
  • FIG. 2A shows a cross section of the substrate 1 in the electrode portion 2 of the circuit layer formed by this wiring process.
  • the solder resist pattern layer forming step further includes a solder resist laminating step, an exposure / development step, and a heating step.
  • solder resist lamination process As shown in FIG. 2B, a solder resist layer 6 ′ is laminated on the surface of the substrate 1 on which the circuit layer is formed so as to cover the entire surface of the substrate 1 including the circuit layer.
  • the solder resist has photosensitivity and has a property of being cured by heat, and an acrylic resin, an epoxy resin, or a photosensitive resin composition containing a filler and containing a filler is used.
  • a liquid solder resist may be applied to the surface of the substrate 1 and dried to form a solder resist layer.
  • the solder resist layer 6 ′ in a laminated state is exposed and developed on the substrate 1, thereby removing the opening formation planned portion. This exposure is performed by irradiating light as shown by an arrow in FIG. 2B to a portion of the solder resist layer 6 ′ excluding the opening formation scheduled portion.
  • a reference mark is formed on the substrate 1, and an opening formation scheduled portion corresponding to the position of the electrode portion 2 is determined while reading the reference mark, and a photomask is not used in a portion excluding the opening formation planned portion. Irradiate directly.
  • the reference mark can be formed in advance on the substrate 1 with a laser or the like.
  • the entire substrate 1 is contacted with a developing solution and developed, whereby FIG. As shown in (c), the solder resist pattern layer 6 in a state where the electrode part 2 is exposed to the opening part 5 is formed.
  • plasma treatment may be performed for the removal. This plasma treatment may be performed after the development process, or after the exposure process / development process after the heating process or after the dry film lamination process.
  • an aqueous sodium carbonate solution or the like can be used.
  • the solder resist pattern layer 6 in which the opening 5 is formed by the exposure / development process is heated to remove the reactivity of the reactive substance.
  • the solder resist layer 6 ′ is photocured by exposure, but a reactive substance is present, and the reactivity is removed by heating.
  • the heating condition is suitably a temperature of 150 ° C. or higher and 200 ° C. or lower and a temperature of 30 minutes or longer and 2 hours or shorter, for example 150 ° C. or 60 minutes.
  • the heating conditions are more preferably at a temperature of 150 ° C. or higher and 170 ° C. or lower and 40 minutes or longer and 80 minutes or shorter.
  • the substance having reactivity is a substance that reacts with a dam resin described later, and specifically includes a resin having a carboxyl group and an epoxy group.
  • the arithmetic average roughness of the solder resist pattern layer 6 can be reduced to 100 nm or less.
  • the arithmetic average roughness is more preferably 50 nm or less.
  • the arithmetic average roughness of the solder resist pattern layer 6 is measured by an atomic force microscope (SPA-400 manufactured by Seiko Instruments Inc.).
  • the surface of the electrode part 2 may be treated with a water-soluble preflux after the oxide film is removed by acid treatment in order to prevent oxidation of the surface of the electrode part 2 and improve solder wettability. good.
  • the resin pattern layer forming step for the dam further includes a dry film lamination step and an exposure / development step.
  • a dry film lamination process As shown in FIG. 2D, a dry film is laminated (laminated) on the solder resist pattern layer 6 to form a dry film layer (photosensitive resin layer) 11 ′.
  • a photosensitive resin composition containing a carboxyl group-containing acrylic resin, an acrylic monomer having an unsaturated bond, and a photopolymerization initiator is used.
  • a hole 12 is formed in the dry film layer 11 ′ in accordance with the opening 5 of the solder resist pattern layer 6.
  • the dam resin pattern layer 11 is formed by removing the hole formation scheduled portion of the dry film layer 11 ′ by exposure / development processing. This exposure is the same as the exposure / development process for the solder resist layer 6 ', and is performed by directly irradiating the hole formation planned site without using a photomask as shown by the arrow in FIG. Also in this case, a hole formation scheduled site corresponding to the position of the electrode part 2 (or the opening part 5) is determined while reading the reference mark formed on the substrate 1 and directly irradiated without using a photomask.
  • the plurality of holes 12 can be individually positioned and directly irradiated without using a photomask. After exposing the dry film layer 11 ′ by directly irradiating light without using a photomask to the portions other than all the hole formation planned portions, the entire substrate 1 is brought into contact with a developing solution and developed. As shown to (e), the resin pattern layer 11 for dams which has the hole part 12 connected to the opening part 5 of the soldering resist pattern layer 6 is formed.
  • the developer an aqueous sodium carbonate solution or the like can be used.
  • solder bump formation process further includes a solder paste printing process, a heat treatment process, a dry film peeling process, and a cleaning / drying process.
  • solder paste printing process As shown in FIG. 3A, a solder paste 15 is applied on the dam resin pattern layer 11 by screen printing using a squeegee 21, and solder is formed in the hole 12 and the opening 5 of the solder resist pattern layer 6. Fill with paste 15.
  • This solder paste 15 is a mixture of the above-mentioned solder material powder and flux, and the solder paste has an average particle size of 2 ⁇ m to 15 ⁇ m.
  • the flux contains a resin such as rosin, an activator, a thixotropic agent, and a solvent.
  • a halogen-free type, an active (RA) type, a weakly active (RMA) type, a water-soluble type, or the like may be used. it can.
  • the mixing ratio of the solder powder and the flux is set so that, for example, the flux is 30% by volume or more and 70% by volume or less, and the remainder is the solder powder.
  • Heat treatment process The solder paste 15 filled in the hole 12 of the dam resin pattern layer 11 and the opening 5 of the solder resist pattern layer 6 is melted by heating to form the solder bump 3.
  • heating is performed in a nitrogen atmosphere, a low oxygen atmosphere, or a reducing atmosphere at a temperature 10 ° C. to 40 ° C. higher than the melting point (liquidus temperature) of the solder used in the solder paste.
  • the molten solder forms spherical solder bumps 3 by surface tension on the electrode portion 2 as shown in FIG.
  • the dam resin pattern layer 11 formed on the surface of the substrate 1 is peeled off using a chemical solution.
  • a chemical solution an aqueous sodium hydroxide solution or the like is used.
  • the entire substrate 1 is washed to remove the flux residue 16 (see FIG. 3B) and the like, and then dried to dry the solder bumps 3 on the electrode portion 2 as shown in FIG. A substrate 1 on which is formed is obtained.
  • the solder resist pattern layer 6 formed by exposure / development in the solder resist pattern forming step is further heated by a heating step to remove the reactivity of the reactive substance, and is stable without any reactivity. It can be set as the soldering resist pattern layer 6. Further, the surface roughness of the solder resist pattern layer 6 is also reduced. Therefore, the solder resist pattern layer 6 and the dam resin pattern layer 11 do not react in the subsequent heat treatment process for the solder paste, and in combination with the small surface roughness of the solder resist pattern layer 6, the dam The resin pattern layer 11 can be easily peeled off, and the generation of residues can be reliably prevented.
  • a film-like solder resist is used, but a liquid solder resist may be used.
  • a dry film layer was formed on the solder resist pattern layer to form a dam resin pattern layer.
  • a liquid photosensitive resin similar to a liquid solder resist was used for photosensitivity. It is good also as forming the resin layer, and exposing and developing this as a resin pattern layer for dams.
  • solder resist and dry film of the embodiment are shown as a negative type, and in the case of the negative type, the exposed portion is dissolved and removed by development to form an opening and a hole, but a positive type It is also possible to use a solder resist or a dry film. In that case, in the case of the solder resist layer, the region of the opening formation planned site is exposed, and in the case of the dry film layer, the region of the hole forming planned site is exposed. To do. Then, the exposed opening formation scheduled portion or hole formation scheduled portion is removed by development.
  • a substrate was prepared, and an electrode portion (circuit layer) was formed on the substrate by the method described in the embodiment. Furthermore, solder bumps were formed according to the solder resist pattern layer forming step, the dam resin pattern layer forming step, and the solder bump forming step shown in the embodiment.
  • a solder paste having a mean particle diameter of 5 ⁇ m made of Sn-3.0 mass% Ag-0.5 mass% Cu as a solder powder was prepared with a flux ratio of 52.4 vol%, and a solder resist pattern layer (thickness) : 10 ⁇ m), the inner diameter of the opening of 40 ⁇ m and the inner diameter of the hole portion of the resin pattern layer for dam (thickness: 30 ⁇ m) was 50 ⁇ m, and a solder bump was formed by printing and melting the solder paste.
  • the solder resist a photosensitive resin composition containing an acrylic resin and an epoxy resin at the same time and containing a filler was used.
  • a photosensitive resin composition containing a carboxyl group-containing acrylic resin, an acrylic monomer having an unsaturated bond, and a photopolymerization initiator was used as the dam resin.
  • the exposure method was performed in two types, that is, direct exposure not using the photomask shown in the embodiment and exposure using a conventionally known photomask.
  • a laser was used as a light source during direct exposure without using a photomask.
  • the heating step in the solder resist pattern forming step is performed under various conditions as shown in Table 1, and the surface roughness of the solder resist pattern layer, the openings of the solder resist pattern layer, and the holes of the resin pattern layer for the dam Were evaluated for the positional deviation, the presence or absence of small bumps, and the peelability of the resin pattern layer for dams.
  • the surface roughness of the solder resist pattern layer the arithmetic average roughness (Ra) was measured by an atomic force microscope.
  • the positional deviation between the opening of the solder resist pattern layer and the hole of the resin pattern layer for the dam was measured with an optical microscope between the center of the opening and the center of the hole.
  • Presence / absence of small bumps was determined by measuring the height of solder bumps based on the surface of the solder resist pattern layer, and determining the presence or absence of small bumps having a height of 10 ⁇ m or less.
  • About the peelability of the resin pattern layer for dams it peeled by immersing the resin pattern layer for dams on a soldering resist pattern layer for 3 minutes in 5% sodium hydroxide aqueous solution heated at 60 degreeC. Thereafter, using an optical microscope, the residue of the dam resin present in the solder resist pattern layer was observed, and judged according to the following criteria. As specific criteria, 5000 solder bumps were observed, and the residue of the dam resin present around the solder bumps was observed.
  • the residue of the resin for the dam is 3 or less and those sizes are 40 ⁇ m or less. Except for the above case, the residue is 5 or less and the size is 100 ⁇ m or less. Anything other than was rejected.
  • the results are as shown in Table 1.

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

このはんだバンプ形成方法では、基板の表面に電極部が露出している開口部を有するソルダーレジストパターン層を形成する工程と、ソルダーレジストパターン層内に存在する反応性を有する物質の反応性を取り除かせる加熱工程と、前記ソルダーレジストパターン層の上に開口部を露出させる孔部を有するダム用樹脂パターン層を形成する工程と、電極部上の開口部及び孔部内にはんだペーストを充填するはんだペースト印刷工程と、はんだペーストを加熱溶融させて電極部上にはんだバンプを形成する熱処理工程と、ダム用樹脂パターン層の剥離工程とを有する。

Description

はんだバンプ形成方法
　本発明は、電子部品をフリップチップ実装等により基板に接続する際に用いられるはんだバンプを形成する方法に関する。
　本願は、２０１６年４月１５日に、日本に出願された特願２０１６－０８１８２８号に基づき優先権を主張し、その内容をここに援用する。
　電子部品の小サイズ化に伴い、電子部品接合用に用いられるはんだバンプのバンプ間距離（以下ピッチという）が狭くなり、従来のステンシルマスクを用いるはんだペースト印刷方法では印刷時に印刷されたはんだペーストの形状が崩れ、隣り合うはんだペーストが繋がってしまうブリッジとよばれる問題や、ステンシルマスクと電子基板が離れる際にステンシルマスク開口部からはんだペーストが抜けず、結果としてステンシルマスク開口部にはんだペーストが残り、電子基板にはんだペーストが残らないミッシングバンプという問題が発生する。
　また、生産性を上げるために、電子基板のサイズは益々大きくなるが、狭ピッチ化が進むに連れ、ステンシルマスクを電子基板の所望の位置に精度良く搭載することがより困難になり、はんだペーストを印刷した際に位置ズレが生じるなどの問題が発生していた。
　これらの課題を解決するために特許文献１には、ステンシルマスクを用いずに、基板の表面に、電極の部分に開口部を形成したソルダーレジスト層（ソルダーレジストパターン層）が被覆され、そのソルダーレジスト層の上に、開口部を囲むようにダムを形成し、このダムによって囲まれた開口部内の電極上にはんだペーストを充填し、充填したはんだペーストを加熱してはんだバンプを形成する方法が開示されている。この場合、ダムは、フィルム状のフォトレジスト、ドライフィルムレジストを基板表面に圧着させ、あるいは液状のフォトレジストをスピンコーターなどによって塗布して硬化させ、フォトマスクを介して露光処理及び現像処理を行なうことによって形成される。
特許第４２４９１６４号公報
　ところで、特許文献１開示の方法において、はんだバンプを形成した後にソルダーレジストのパターン層の上からダム（樹脂のパターン層）を剥離する必要があるが、ソルダーレジストのパターン層とダムのパターン層とを剥離する際の剥離性が悪く、結果としてダムの残渣が残ってしまう。
　この場合、チップ部品をソルダーレジストパターン層を持つ基板にはんだバンプを用いて接合し、その後チップ部品とソルダーレジストパターン層を持つ基板間にモールド樹脂を流し込み硬化させる。この時ソルダーレジスト表面にダムの残渣が存在するとモールド樹脂とソルダーレジスト表面の接合強度が低下し、信頼性を低下させてしまう問題があった。
　本発明は、このような事情に鑑みてなされたもので、ソルダーレジストパターン層の上にダム用樹脂パターン層を形成してはんだバンプを形成した後のダム用樹脂パターン層の剥離を確実にして残渣の発生を防止し、はんだバンプのピッチの微細化を図ることを目的とする。
　本発明者は、ソルダーレジストパターン層の上に形成したダム用樹脂パターン層を剥離する際の残渣の問題を鋭意研究した結果、ソルダーレジストパターン層中に反応性を有する物質が残っている状態で、ダム用樹脂パターン層を形成して、その後に加熱されると、その反応性を有する物質とダム用樹脂パターン層とが反応すること、及び、反応性を有する物質が残っている状態のソルダーレジストパターン層は表面が粗いことから、はんだペーストを加熱溶融するときの熱によってソルダーレジストパターン層とダム用樹脂パターン層との密着強度が増大し、ダム用樹脂パターン層の剥離性が悪くなっていることを見出した。
　そこで、ダム用樹脂パターン層を形成する前に、ソルダーレジストパターン層内に存在する反応性を有する物質の反応性を取り除けばよいとの知見の下、以下の解決手段に至った。
　本発明のはんだバンプ形成方法は、基板の表面に開口部を有し且つ電極部を前記開口部内に露出した状態としたソルダーレジストパターン層を形成するソルダーレジストパターン層形成工程と、前記ソルダーレジストパターン層内に存在する反応性を有する物質の反応性を取り除くことができる温度条件で加熱する加熱工程と、加熱により反応性を有する物質の反応性を取り除いた後の前記ソルダーレジストパターン層の上に前記開口部を露出させる孔部を有するダム用樹脂パターン層を形成するダム用樹脂パターン層形成工程と、前記ダム用樹脂パターン層の上から前記電極部上の前記開口部及び前記孔部内にはんだペーストを充填するはんだペースト印刷工程と、前記はんだペーストを加熱溶融させて前記電極部上にはんだバンプを形成する熱処理工程と、前記ソルダーレジストパターン層からダム用樹脂パターン層を剥離する剥離工程を有する。
　このはんだバンプ形成方法においては、ソルダーレジストパターン層を加熱して反応性を有する物質の反応性を取り除かせることにより、ソルダーレジストパターン層に反応性を有する物質が残っていた場合でも加熱により反応性を取り除いて、反応性のない安定なソルダーレジストパターン層とすることができる。また、ソルダーレジストパターン層の表面の粗さも小さくなる。したがって、この加熱により反応性を取り除く工程の後にダム用樹脂パターン層を形成することにより、その後に加熱されても、両層の間で反応することがなく、また、ソルダーレジストパターン層の表面粗さが小さいこととも相俟って、ダム用樹脂パターン層の剥離を容易にし、残渣の発生を確実に防止することができる。
　この場合、前記加熱工程（加熱重合工程）は、１５０℃以上２００℃以下の温度で３０分以上２時間以下の条件で前記ソルダーレジストパターン層を加熱するとよい。
　また、前記加熱工程により前記ソルダーレジストパターン層の算術平均粗さを１００ｎｍ以下にするとよい。
　本発明のはんだバンプ形成方法において、前記ダム用樹脂パターン層形成工程は、前記ソルダーレジストパターン層を覆う感光性樹脂層を形成した後、該感光性樹脂層の孔部を形成する予定の部位を基準としてフォトマスクを用いずに光を直接照射することにより前記感光性樹脂層を露光し、露光した感光性樹脂層を現像することにより前記孔部を有する前記ダム用樹脂パターン層を形成するとよい。なお光源としては、水銀ランプ、メタルハライドランプ、ＬＥＤ、レーザーなどが用いられる。
　従来の方法においては、ソルダーレジストパターン層の表面上に形成する感光性樹脂層に孔部を形成する際には一般にフォトマスクを使用して孔部を形成している。このフォトマスクによる露光、現像を用いた孔部形成は、はんだバンプのピッチが大きい場合は有効な手段であるが、ピッチが例えば１２０μｍ以下の小さいものにおいては、ダム用樹脂パターン層の孔部とソルダーレジストパターン層の開口部との位置ずれの影響が大きくなり、はんだペーストの充填量が少なくなることにより、はんだバンプが所望のサイズより小さくなる、もしくはダム用樹脂パターン層（感光性樹脂層）の孔部とソルダーレジストパターン層の開口部の位置が完全にずれた場合、はんだペーストがソルダーレジストパターン層の開口部に充填されず、はんだバンプが電極上に形成されないなどの現象が生じる。
　本発明の方法では、感光性樹脂層にフォトマスクを用いずに光を直接照射して感光性樹脂層を露光しており、フォトマスクを用いずに直接照射の際にはソルダーレジストパターン層の基準位置を基準として露光位置の位置補正を行うため、ソルダーレジストパターン層の開口部に対する感光性樹脂層の孔部を形成する予定の部位の位置決めを正確に行うことができ、ソルダーレジストパターン層の開口部と感光性樹脂層の孔部の位置ずれの発生を防止することができる。
　本発明のはんだバンプ形成方法において、前記ソルダーレジストパターン層形成工程は、前記基板の表面にソルダーレジスト層を積層状態に形成した後、該ソルダーレジスト層の前記開口部を形成する予定の部位を基準としてフォトマスクを用いずに光を直接照射することにより前記ソルダーレジスト層を露光し、露光したソルダーレジスト層を現像することにより前記ソルダーレジストパターン層を形成するとよい。
　ソルダーレジストパターン層も基板の基準位置を基準としてフォトマスクを用いずに光を直接照射しソルダーレジスト層を露光して形成することにより、開口部を基板の電極部に対して正確に位置決めすることができる。
　本発明のはんだバンプ形成方法によれば、ソルダーレジストパターン層の上に設けられるダム用樹脂パターン層の剥離を確実にして残渣の発生を防止し、高信頼性に適した微細なピッチを持つはんだバンプ形成基板を得ることが出来る。
本発明に係るはんだバンプ形成方法の実施形態を示すフローチャートである。 図１のはんだバンプ形成方法のうち、配線工程、ソルダーレジストパターン層形成工程、ダム用樹脂パターン層形成工程ごとの積層体の変化を示す断面図である。 図１のはんだバンプ形成方法のうち、はんだペースト印刷工程、熱処理工程における積層体の変化を示す断面図である。
　以下、本発明に係るはんだバンプ形成方法の実施形態について説明する。
　図３（ｃ）は本発明の方法が適用されるはんだバンプを示しており、基板１の電極部（電極パッド）２の上にはんだバンプ３が形成されている。
　基板１は、樹脂製絶縁基板等からなり、表面に回路層、絶縁層等が形成されたものであり、図３（ｃ）では、基板１の表面に電極部２が積層され、この電極部２の周囲の基板１の表面に、電極部２を開口部５内に配置してはんだバンプ３の周囲を囲むソルダーレジストパターン層６が形成されている。
　電極部２は銅を用いるのが好適であるが、その表面に錫めっきやニッケル/金めっきなどを施してもよい。また、はんだバンプ３となるはんだの材料としては、Ｓｎ－Ａｇ合金、Ｐｂ－Ｓｎ合金、Ｓｎ－Ｂｉ合金、Ｓｎ－Ｚｎ合金、Ｓｎ－Ｓｂ合金、Ｓｎ－Ｃｕ合金、Ｓｎ－Ａｇ－Ｃｕ合金等、Ｓｎと添加成分からなるＳｎ系合金が好適である。例えば、錫（Ｓｎ）に３．０質量％の銀（Ａｇ）、０．５質量％の銅（Ｃｕ）を含有したものが好適である。
　次に、基板１の上に形成した電極部２にはんだバンプ３を形成する方法について説明する。
　図１は、基板１の上に電極部２を形成する工程も含めて、その電極部２にはんだバンプ３を形成する工程を示すフローチャートであり、基板１に回路層を形成する配線工程、その回路層の電極部２に開口部５を有するソルダーレジストパターン層６を形成するソルダーレジストパターン層形成工程、ソルダーレジストパターン層６の開口部５に合せて孔部１２を有するダム用樹脂パターン層１１を形成するダム用樹脂パターン層形成工程、電極部２の上にはんだバンプ３を形成するはんだバンプ形成工程に大別される。以下、この工程順に説明する。
＜配線工程＞
　配線工程は、さらに、基板前処理工程、ドライフィルム積層工程、露光・現像工程、銅めっき工程を有している。この配線工程は、工程ごとの図示は省略するが、一般的な製造プロセスによって行うことができ、以下の通りである。
（基板前処理工程）
　基板に対して無電解銅めっき等によりシード層を形成する。
（ドライフィルム積層工程）
　基板１のシード層の表面に感光性フィルムであるドライフィルム層を積層（ラミネート）する。
（露光・現像工程）
　ドライフィルム層を露光して現像することにより、回路層のパターンを形成する。このときの露光は、一般にはフォトマスクを介して行うが、後述するフォトマスクを用いずに光の直接照射による露光としてもよい。
（銅めっき工程）
　シード層により電解銅めっきを施して、ドライフィルム層により形成されている回路層のパターンに銅めっき膜を形成する。その後、ドライフィルム層を除去するとともに、銅めっき膜の周囲のシード層をエッチングによって除去することにより、基板の上に銅めっき膜による回路層が形成される。
　なお、この配線工程として、セミアディティブ法による工程を示したが、本発明としては、銅箔を積層した基板を用いるサブトラクティブ法による方法を除外するものではない。
　図２（ａ）は、この配線工程によって形成された回路層の電極部２における基板１の断面を示している。
＜ソルダーレジストパターン層形成工程＞
　ソルダーレジストパターン層形成工程は、さらに、ソルダーレジスト積層工程、露光・現像工程、加熱工程を有している。
（ソルダーレジスト積層工程）
　回路層を形成した基板１の表面に、図２（ｂ）に示すように、回路層も含めて基板１の全面を覆うようにソルダーレジスト層６´を積層する。このソルダーレジストとしては、感光性を有するとともに熱によっても硬化する性質を有しており、アクリル系樹脂、エポキシ系樹脂またはこれらを同時に含み、且つフィラーを含む感光性樹脂組成物が用いられる。
　液状のソルダーレジストを基板１の表面に塗布・乾燥してソルダーレジスト層としてもよい。
（露光・現像工程）
　回路層の電極部２の上に開口部５を形成するために、基板１に積層状態のソルダーレジスト層６´を露光・現像することにより、開口部形成予定部位を除去する。この露光は、ソルダーレジスト層６´の開口部形成予定部位を除く部分に図２（ｂ）の矢印で示すように光を照射することにより行われる。この場合、基板１に基準マークを形成しておき、基準マークを読み取りながら電極部２の位置に対応した開口部形成予定部位を割り出して開口部形成予定部位を除く部分にフォトマスクを用いずに直接照射する。基準マークは、レーザ等により基板１に予め形成することができる。したがって、複数の開口部５に対して個別に位置決めしてフォトマスクを用いずに光を直接照射することができる。
　すべての開口部形成予定部位を除く部分にフォトマスクを用いずに光を直接照射してソルダーレジスト層６´を露光した後、基板１全体を現像液に接触させて現像することにより、図２（ｃ）に示すように、電極部２を開口部５に露出させた状態のソルダーレジストパターン層６が形成される。なお、現像工程後に開口部５にソルダーレジストが残っている場合は、その除去のためにプラズマ処理を行っても良い。このプラズマ処理は現像工程後、もしくは加熱工程後やドライフィルム積層工程の後の露光・現像工程後に行っても良い。
　現像液としては、炭酸ナトリウム水溶液等を用いることができる。
（加熱工程）
　露光・現像工程により開口部５を形成したソルダーレジストパターン層６を加熱して反応性を有する物質の反応性を取り除かせる。露光・現像工程においてソルダーレジスト層６´は露光により光硬化するが、反応性を有する物質が存在しており、これを加熱により反応性を取り除かせる。加熱の条件としては、１５０℃以上２００℃以下の温度で３０分以上２時間以下の条件が適当であり、例えば１５０℃６０分とされる。加熱の条件はより好ましくは１５０℃以上１７０℃以下の温度で４０分以上８０分以下である。
　反応性を有する物質とは、後述するダム用樹脂と反応する物質であり、具体的には、カルボキシル基及びエポキシ基を有する樹脂等があげられる。反応性を有する物質を加熱によって除去すると、ソルダーレジストパターン層６の算術平均粗さを１００ｎｍ以下にすることできる。算術平均粗さは、より好ましくは５０ｎｍ以下である。
　ソルダーレジストパターン層６の算術平均粗さは、原子間力顕微鏡（セイコーインスツルメンツ株式会社製ＳＰＡ－４００）によって測定される。
　なお、加熱工程後に電極部２の表面の酸化防止とそれによるはんだ濡れ性向上のために電極部２の表面を酸処理にて酸化膜を除去した後に水溶性プリフラックスなどで処理を行っても良い。
＜ダム用樹脂パターン層形成工程＞
　ダム用樹脂パターン層形成工程は、さらにドライフィルム積層工程、露光・現像工程を有している。
（ドライフィルム積層工程）
　図２（ｄ）に示すように、ソルダーレジストパターン層６の上に、ドライフィルムを積層（ラミネート）してドライフィルム層（感光性樹脂層）１１´を形成する。ドライフィルムとしては、カルボキシル基含有アクリル系樹脂、不飽和結合を有するアクリルモノマー、光重合開始剤を含有する感光性樹脂組成物が用いられる。
（露光・現像工程）
　ソルダーレジストパターン層６の開口部５に合せてドライフィルム層１１´に孔部１２を形成する。具体的には、露光・現像処理により、ドライフィルム層１１´の孔部形成予定部位を除去してダム用樹脂パターン層１１を形成する。
　この露光は、ソルダーレジスト層６´に対する露光・現像工程と同様であり、図２（ｄ）の矢印で示すように孔部形成予定部位にフォトマスクを用いずに直接照射することにより行われる。この場合も、基板１に形成されている基準マークを読み取りながら電極部２（又は開口部５）の位置に対応した孔部形成予定部位を割り出してフォトマスクを用いずに直接照射する。したがって、複数の孔部１２を個別に位置決めしてフォトマスクを用いずに直接照射することができる。
　すべての孔部形成予定部位を除く部分にフォトマスクを用いずに光を直接照射してドライフィルム層１１´を露光した後、基板１全体を現像液に接触させて現像することにより、図２（ｅ）に示すように、ソルダーレジストパターン層６の開口部５に連通する孔部１２を有するダム用樹脂パターン層１１が形成される。
　現像液としては、炭酸ナトリウム水溶液等を用いることができる。
＜はんだバンプ形成工程＞
　はんだバンプ形成工程は、さらに、はんだペースト印刷工程、熱処理工程、ドライフィルム剥離工程、洗浄・乾燥工程を有している。
（はんだペースト印刷工程）
　図３（ａ）に示すように、ダム用樹脂パターン層１１の上にスクリーン印刷によりスキージ２１を用いてはんだペースト１５を塗布して孔部１２及びソルダーレジストパターン層６の開口部５内にはんだペースト１５を充填する。このはんだペースト１５は、前述したはんだの材料の粉末とフラックスとを混合したものであり、はんだ粉末の平均粒径は２μｍ～１５μｍの中から適宜のものが選択される。フラックスとしては、ロジン等の樹脂分、活性剤、チクソ剤、溶剤を含有しており、ハロゲンフリータイプ、活性（ＲＡ）タイプ、弱活性（ＲＭＡ）タイプ、水溶性タイプ等のものを用いることができる。
　はんだ粉末とフラックスとの混合比率は、例えば、フラックスが３０体積％以上７０体積％以下、残部がはんだ粉末となるように設定される。
（熱処理工程）
　ダム用樹脂パターン層１１の孔部１２及びソルダーレジストパターン層６の開口部５内に充填されたはんだペースト１５を加熱することにより溶融してはんだバンプ３を形成する。この熱処理工程は、窒素雰囲気あるいは低酸素雰囲気または還元雰囲気中で、はんだペーストに用いられているはんだの融点（液相線温度）より１０℃～４０℃高い温度にて加熱する。
　この熱処理により、図３（ｂ）に示すように、溶融したはんだは電極部２上で表面張力によって球状のはんだバンプ３を形成する。
（ドライフィルム剥離工程）
　基板１の表面に形成されているダム用樹脂パターン層１１を薬液を使って剥離し除去する。薬液としては、水酸化ナトリウム水溶液などが用いられる。
（洗浄・乾燥工程）
　最後に基板１全体を洗浄してフラックス残渣１６（図３（ｂ）参照）等を除去した後、乾燥することにより、図３（ｃ）に示すように、電極部２の上にはんだバンプ３が形成された基板１が得られる。
　この一連の工程において、ソルダーレジストパターン形成工程で露光・現像により形成したソルダーレジストパターン層６をさらに加熱工程によって加熱することにより、反応性を有する物質の反応性を取り除き、反応性がなく安定なソルダーレジストパターン層６とすることができる。また、ソルダーレジストパターン層６の表面の粗さも小さくなる。したがって、その後のはんだペーストに対する熱処理工程で、ソルダーレジストパターン層６とダム用樹脂パターン層１１とが反応することはなく、ソルダーレジストパターン層６の表面粗さが小さいこととも相俟って、ダム用樹脂パターン層１１の剥離を容易にし、残渣の発生を確実に防止することができる。
　また、ソルダーレジスト層６´及びドライフィルム層１１´の露光・現像工程においては、これらの層をフォトマスクを用いずに直接露光しているので、開口部５や孔部１２を電極部２に対して正確に位置決めして形成することができる。
　これらの相乗効果により、フリップチップ実装における高信頼性を持ち、且つピッチの微細化（ファインピッチ化）を図ることができる。
　なお、本発明は上記実施形態に限定されることはなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
　実施形態ではフィルム状のソルダーレジストを用いているが、液状のソルダーレジストを用いてもよい。また、ソルダーレジストパターン層の上にドライフィルム層を形成して、ダム用樹脂パターン層を形成したが、このドライフィルムに代えて、液状のソルダーレジストと同様の液状の感光性樹脂を用いて感光性樹脂層を形成し、これを露光・現像してダム用樹脂パターン層としてもよい。
　また、実施形態のソルダーレジスト及びドライフィルムは、ネガ型のものとして示しており、ネガ型の場合は露光部分が現像によって溶解して除去され、開口部や孔部を形成するが、ポジ型のソルダーレジストやドライフィルムを用いることも可能であり、その場合には、ソルダーレジスト層の場合は開口部形成予定部位の領域を露光し、ドライフィルム層の場合は孔部形成予定部位の領域を露光する。そして、露光された開口部形成予定部位あるいは孔部形成予定部位を現像によって除去する。
　このネガ型のソルダーレジストやドライフィルムにおいて開口部形成予定部位あるいは孔部形成予定部位を露光する場合と、ポジ型のソルダーレジストやドライフィルムにおいて開口部形成予定部位の領域、あるいは孔部形成予定部位の領域を露光する場合とを含めて、本発明においては「開口部を形成する予定の部位を基準としてフォトマスクを用いずに直接照射する」あるいは「孔部を形成する予定の部位を基準としてフォトマスクを用いずに直接照射する」と表現した。
　基板を準備し、実施形態で示した方法で、基板に電極部（回路層）を形成した。更に、実施形態で示したソルダーレジストパターン層形成工程、ダム用樹脂パターン層形成工程、はんだバンプ形成工程に準じて、はんだバンプを形成した。
　はんだ粉末としてＳｎ－３．０質量％Ａｇ－０．５質量％Ｃｕからなる平均粒径５μｍのものを用い、フラックス比率を５２．４体積％としてはんだペーストを作製し、ソルダーレジストパターン層（厚み：１０μｍ）の開口部の内径を４０μｍ、その上のダム用樹脂パターン層（厚み：３０μｍ）の孔部の内径を５０μｍとして、はんだペーストを印刷して加熱溶融することによりはんだバンプを形成した。
　ソルダーレジストとしては、アクリル系樹脂、及びエポキシ系樹脂を同時に含み、且つフィラーを含む感光性樹脂組成物を用いた。ダム用樹脂としては、カルボキシル基含有アクリル系樹脂、不飽和結合を有するアクリルモノマー、光重合開始剤を含有する感光性樹脂組成物を用いた。
　また、その露光方法も、実施形態で示したフォトマスクを用いない直接露光と、従来公知のフォトマスクを用いる露光との二種類で行なった。なおフォトマスクを用いない直接露光時には光源としてレーザーを用いた。
　この場合、ソルダーレジストパターン形成工程における加熱工程を表１に示すように種々の条件で行ない、ソルダーレジストパターン層の表面粗さ、ソルダーレジストパターン層の開口部とダム用樹脂パターン層の孔部との位置ずれ、スモールバンプの有無、ダム用樹脂パターン層の剥離性について評価した。
　ソルダーレジストパターン層の表面粗さについては、原子間力顕微鏡によって算術平均粗さ（Ｒａ）を測定した。
　ソルダーレジストパターン層の開口部とダム用樹脂パターン層の孔部との位置ずれは、光学顕微鏡にて開口部の中心と孔部の中心とのずれを測定した。
　スモールバンプの有無は、ソルダーレジストパターン層の表面を基準にはんだバンプの高さを測定し、その高さが１０μｍ以下のものをスモールバンプとし、その有無を確認した。
　ダム用樹脂パターン層の剥離性については、ソルダーレジストパターン層上のダム用樹脂パターン層を６０℃に加熱した５％水酸化ナトリウム水溶液に３分浸漬することで剥離した。その後光学顕微鏡を用い、ソルダーレジストパターン層に存在するダム用樹脂の残渣を観察し、以下の基準により判断した。
　具体的な判断基準としては、はんだバンプ５０００個を観察し、そのはんだバンプ周囲に存在するダム用樹脂の残渣を観察した。この時、ダム用樹脂の残渣が３個以内でこれらのサイズが４０μｍ以下のものを合格、上記合格の場合を除いて、残渣が５個以内でこれらのサイズが１００μｍ以下のものを可、これら以外のものを不合格とした。
　結果は表１に示す通りである。
Figure JPOXMLDOC01-appb-T000001
　この表１の結果から、ソルダーレジストパターン層を加熱することにより、その表面粗さが小さくなり、ダム用樹脂パターン層を剥離したときの残渣も生じにくいことがわかる。試料３，４は、加熱されているものの、反応性を有する物質の反応性を取り除く温度条件に至っていないために、一部残渣が残ったものと考えられる。また試料６は加熱されていないために反応性を有する物質がそのまま残っており、また表面粗さも大きいため、残渣が残ったものと考えられる。
　また、フォトマスクを用いない直接露光方法とすることにより、ソルダーレジストパターン層の開口部とダム用樹脂パターン層の孔部との位置精度が良く、スモールバンプの発生もなかった。
１　基板
２　電極部
３　はんだバンプ
５　開口部
６　ソルダーレジストパターン層
６´　ソルダーレジスト層
１１　ダム用樹脂パターン層
１１´　ドライフィルム層（感光性樹脂層）
１２　孔部
１５　はんだペースト
１６　フラックス残渣

Claims (5)

  1. 　基板の表面に開口部を有し且つ電極部を前記開口部内に露出した状態としたソルダーレジストパターン層を形成するソルダーレジストパターン層形成工程と、
    　前記ソルダーレジストパターン層内に存在する反応性を有する物質の反応性を取り除くことができる温度条件で加熱する加熱工程と、
    　加熱により反応性を有する物質の反応性を取り除いた後の前記ソルダーレジストパターン層の上に前記開口部を露出させる孔部を有するダム用樹脂パターン層を形成するダム用樹脂パターン層形成工程と、
    　前記ダム用樹脂パターン層の上から前記電極部上の前記開口部及び前記孔部内にはんだペーストを充填するはんだペースト印刷工程と、
    　前記はんだペーストを加熱溶融させて前記電極部上にはんだバンプを形成する熱処理工程と、
    　前記ダム用樹脂パターン層の剥離工程とを有することを特徴とするはんだバンプ形成方法。
  2. 　前記加熱工程は、１５０℃以上２００℃以下の温度で３０分以上２時間以下の条件で前記ソルダーレジストパターン層を加熱することを特徴とする請求項１記載のはんだバンプ形成方法。
  3. 　前記加熱工程により前記ソルダーレジストパターン層の算術平均粗さを１００ｎｍ以下にすることを特徴とする請求項１又は２記載のはんだバンプ形成方法。
  4. 　前記ダム用樹脂パターン層形成工程は、前記ソルダーレジストパターン層を覆う感光性樹脂層を形成した後、該感光性樹脂層の孔部を形成する予定の部位を基準としてフォトマスクを用いずに直接照射することにより前記感光性樹脂層を露光し、露光した感光性樹脂層を現像することにより前記孔部を有する前記ダム用樹脂パターン層を形成することを特徴とする請求項１から３のいずれか一項記載のはんだバンプ形成方法。
  5. 　前記ソルダーレジストパターン層形成工程は、前記基板の表面にソルダーレジスト層を積層状態に形成した後、該ソルダーレジスト層の前記開口部を形成する予定の部位を基準としてフォトマスクを用いずに直接照射することにより前記ソルダーレジスト層を露光し、露光したソルダーレジスト層を現像することにより前記ソルダーレジストパターン層を形成することを特徴とする請求項４記載のはんだバンプ形成方法。
PCT/JP2017/015290 2016-04-15 2017-04-14 はんだバンプ形成方法 WO2017179704A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016081828 2016-04-15
JP2016-081828 2016-04-15

Publications (1)

Publication Number Publication Date
WO2017179704A1 true WO2017179704A1 (ja) 2017-10-19

Family

ID=60042182

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/015290 WO2017179704A1 (ja) 2016-04-15 2017-04-14 はんだバンプ形成方法

Country Status (3)

Country Link
JP (1) JP6274341B2 (ja)
TW (1) TW201834518A (ja)
WO (1) WO2017179704A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488495A (zh) * 2021-06-16 2021-10-08 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220266367A1 (en) 2019-07-26 2022-08-25 Origin Company, Limited Soldered product manufacturing device and method for manufacturing soldered product

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007044740A (ja) * 2005-08-11 2007-02-22 Harima Chem Inc はんだペースト組成物
JP2012074595A (ja) * 2010-09-29 2012-04-12 Toppan Printing Co Ltd 半導体パッケージの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007044740A (ja) * 2005-08-11 2007-02-22 Harima Chem Inc はんだペースト組成物
JP2012074595A (ja) * 2010-09-29 2012-04-12 Toppan Printing Co Ltd 半導体パッケージの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488495A (zh) * 2021-06-16 2021-10-08 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN113488495B (zh) * 2021-06-16 2022-09-09 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
TW201834518A (zh) 2018-09-16
JP2017195372A (ja) 2017-10-26
JP6274341B2 (ja) 2018-02-07

Similar Documents

Publication Publication Date Title
JP2008182279A (ja) ハンダバンプの形成方法および電子部品の製造方法
JP3556922B2 (ja) バンプ形成方法
JP2002141367A (ja) バンプ形成方法、電子部品、および半田ペースト
TW201513758A (zh) 配線基板的製造方法
JP6274341B2 (ja) はんだバンプ形成方法
KR100765146B1 (ko) 솔더 페이스트 및 이를 이용한 솔더 범프 형성방법
JP2018157051A (ja) バンプ付き配線基板の製造方法
JP2006210937A (ja) ハンダバンプの形成方法
JP4087876B2 (ja) ハンダバンプの形成方法
JP2007123558A (ja) はんだバンプ形成方法
JP2012074487A (ja) 半導体パッケージの製造方法
JP4181236B2 (ja) 凹版印刷方法、バンプ形成方法，配線パターンの形成方法，並びに，バンプおよび配線パターン形成方法
KR20150013035A (ko) 땜납 범프 형성용 수지 조성물, 땜납 범프 형성 방법, 및 땜납 범프를 구비한 부재
US20160081199A1 (en) Printed circuit board (pcb) and manufacturing method thereof
TWM590842U (zh) 具有抗雷射填縫層的電路結構
JP2005217054A (ja) レジスト付き配線基板及び電気装置並びにその製造方法
JP2713007B2 (ja) プリント配線板及びその製造方法
JP2006245190A (ja) 半田バンプの形成方法
JP2005333162A (ja) ハンダバンプの形成方法
JP2009111299A (ja) バンプ付き基板の製造方法
JP4502214B2 (ja) ハンダバンプの形成方法
KR20110029467A (ko) 솔더 범프 형성 방법
JP4367630B2 (ja) バンプ形成方法
JP2016157840A (ja) プリント配線板の製造方法
JP4685081B2 (ja) 電子部品製造方法

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17782517

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17782517

Country of ref document: EP

Kind code of ref document: A1