JP7313894B2 - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP7313894B2
JP7313894B2 JP2019085970A JP2019085970A JP7313894B2 JP 7313894 B2 JP7313894 B2 JP 7313894B2 JP 2019085970 A JP2019085970 A JP 2019085970A JP 2019085970 A JP2019085970 A JP 2019085970A JP 7313894 B2 JP7313894 B2 JP 7313894B2
Authority
JP
Japan
Prior art keywords
metal layer
opening
layer
wiring board
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019085970A
Other languages
English (en)
Other versions
JP2020181949A (ja
Inventor
輝 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2019085970A priority Critical patent/JP7313894B2/ja
Priority to US16/852,913 priority patent/US10964633B2/en
Publication of JP2020181949A publication Critical patent/JP2020181949A/ja
Priority to JP2023076685A priority patent/JP2023095979A/ja
Application granted granted Critical
Publication of JP7313894B2 publication Critical patent/JP7313894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線基板及び配線基板の製造方法に関する。
一般に、半導体チップが搭載される配線基板には、半導体チップとの接続端子としてバンプが形成されることがある。バンプは、配線基板の導体層に接続する金属の突起であり、導体層を被覆するソルダーレジスト層に設けられる開口部から外方へ突出する。このようなバンプは、例えば異なる２種類の金属のめっきによって形成される２層構造を採ることがある。
具体的には、ソルダーレジスト層に設けられる開口部及びその周囲において、例えば銅などの第１金属層のめっきが施され、第１金属層の上層に例えば錫又ははんだなどの第２金属層のめっきが施される。そして、リフロープロセスにより、第２金属層のみを溶融させて固化することにより、表面が球面状のバンプが形成される。すなわち、第１金属層よりも第２金属層の融点が低いため、適切なリフロー温度が設定されることにより、第１金属層を溶融させずに第２金属層のみを溶融させてバンプを形成することができる。
特開２００７－１０３８７８号公報 特開２０１７－１５２６４６号公報
ところで、配線基板と半導体チップは、複数のバンプを介して接続されることがある。すなわち、例えば電気信号の入出力のための接続端子と、電源電圧の印加のための接続端子とが、別々に設けられることがある。このような場合、接続端子としてのバンプの径は、すべて同一であるとは限らず、径が異なるバンプが設けられることがある。具体的には、例えば電気信号の入出力のためのバンプの径は比較的小径である一方、電源電圧の印加のためのバンプの径は比較的大径であるなどのように、小径と大径のバンプが混在する。
これらのバンプが上述した２層構造のめっきによって形成されると、小径のバンプよりも大径のバンプの方が高くなる。すなわち、第１金属層及び第２金属層のめっきの工程では、小径及び大径のバンプにおいて同一の厚さのめっきが施されるため、大径のバンプにおける第２金属層の体積の方が、小径のバンプにおける第２金属層の体積よりも大きい。そして、これらの第２金属層が溶融されて固化されると、表面が球面状となる。この状態では、大径のバンプの方が小径のバンプよりも高く突出する。
このように高さが異なるバンプが混在する場合には、配線基板と半導体チップの接続信頼性が低下するという問題がある。具体的には、高さが低い小径のバンプでは、バンプ頂部と半導体チップの電極とが十分に接触せずにオープン不良が発生することがある。また、高さが高い大径のバンプでは、半導体チップ搭載時にバンプ頂部が押圧されて横方向へ伸張し、近隣のバンプと接触するショート不良が発生することがある。
このような接続信頼性の低下は、配線基板に半導体チップが搭載される場合にのみ発生するものではなく、他の電子部品が複数のバンプを介して配線基板に搭載される場合にも同様に発生し得る。
開示の技術は、かかる点に鑑みてなされたものであって、電子部品との接続信頼性を向上することができる配線基板及び配線基板の製造方法を提供することを目的とする。
本願が開示する配線基板は、１つの態様において、配線層と、前記配線層を被覆するとともに、前記配線層まで貫通する第１開口部及び前記第１開口部よりも大径の第２開口部を備える絶縁層と、前記第１開口部及び前記第２開口部に形成され、前記第１開口部よりも前記第２開口部において深い凹部を有する第１金属層と、前記第１金属層に重ねて形成され、前記第２開口部において一部が前記第１金属層の凹部に格納される第２金属層とを有する。
本願が開示する配線基板及び配線基板の製造方法の１つの態様によれば、電子部品との接続信頼性を向上することができるという効果を奏する。
図１は、一実施の形態にかかる配線基板の構成を示す図である。 図２は、一実施の形態に係る半導体パッケージの製造方法を示すフロー図である。 図３は、コア基板形成の具体例を示す図である。 図４は、ビルドアップの具体例を示す図である。 図５は、ソルダーレジスト層形成の具体例を示す図である。 図６は、端子形成の具体例を示す図である。 図７は、半導体チップ搭載の具体例を示す図である。 図８は、端子形成工程を示すフロー図である。 図９は、ソルダーレジスト層の開口部を示す図である。 図１０は、シード層形成を説明する図である。 図１１は、パターニングを説明する図である。 図１２は、第１金属層形成を説明する図である。 図１３は、第２金属層形成を説明する図である。 図１４は、ラミネートを説明する図である。 図１５は、研磨を説明する図である。 図１６は、レジスト剥離を説明する図である。 図１７は、リフローを説明する図である。
以下、本願が開示する配線基板及び配線基板の製造方法の実施の形態について、図面を参照して詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
図１は、一実施の形態に係る配線基板１００の構成を示す図である。図１においては、配線基板１００の断面を模式的に示している。図１に示す配線基板１００は、例えば半導体チップを搭載する半導体パッケージの基板として利用することが可能である。
配線基板１００は、積層構造となっており、コア基板１１０、多層配線構造１２０及びソルダーレジスト層１３０、１４０を有する。以下においては、図１に示すように、ソルダーレジスト層１４０が最下層であり、ソルダーレジスト層１３０が最上層であるものとして説明するが、配線基板１００は、例えば上下反転して用いられても良く、任意の姿勢で用いられて良い。
コア基板１１０は、板状の絶縁体である基材１１１の両面に、めっきにより配線層１１３が形成されたものである。両面の配線層１１３は、必要に応じてビア１１２によって接続される。
多層配線構造１２０は、絶縁性の絶縁層１２１と導電性の配線層１２２とを備える層が積層されたものである。図１においては、コア基板１１０の上方の多層配線構造１２０内に２層が積層され、コア基板１１０の下方の多層配線構造１２０内に２層が積層されているが、積層される層の数は１層又は３層以上であっても良い。
ソルダーレジスト層１３０は、多層配線構造１２０の表面の配線層１２２を被覆し、配線を保護する層である。ソルダーレジスト層１３０は、例えばアクリル樹脂及びポリイミド樹脂等の絶縁性の感光性樹脂からなる層であり、絶縁層の１つである。なお、ソルダーレジスト層１３０は、例えばエポキシ樹脂等の絶縁性の非感光性樹脂を用いて形成されても良い。
配線基板１００のソルダーレジスト層１３０側は、例えば半導体チップなどの電子部品が搭載される面である。半導体チップが搭載される位置においては、ソルダーレジスト層１３０に開口部１３１、１３２が穿設される。すなわち、半導体チップの電極と多層配線構造１２０の配線層１２２とを接続するために、ソルダーレジスト層１３０に開口部１３１、１３２が設けられる。開口部１３１、１３２の径は異なっており、開口部１３１よりも開口部１３２の方が大径である。ソルダーレジスト層１３０が感光性樹脂を用いて形成される場合には、露光・現像により開口部１３１、１３２を形成することが可能である。また、ソルダーレジスト層１３０が非感光性樹脂を用いて形成される場合には、レーザ加工により開口部１３１、１３２を形成することが可能である。
開口部１３１、１３２には、多層配線構造１２０の配線層１２２と半導体チップの電極とを接続する接続端子であるバンプ１５０、１６０が形成される。開口部１３１、１３２の径が異なるため、バンプ１５０、１６０の径も異なる。すなわち、小径の開口部１３１には小径のバンプ１５０が形成され、大径の開口部１３２には大径のバンプ１６０が形成される。
バンプ１５０、１６０は、異なる２種類の金属の２層構造となっている。具体的には、バンプ１５０は、例えば銅などの第１金属層１５１と錫などの第２金属層１５２とを有し、第１金属層１５１と第２金属層１５２の接合面には、例えばニッケルの層が介在する。小径のバンプ１５０においては、第１金属層１５１の上面が平坦であり、この平坦な上面から第２金属層１５２が球面状に上方へ突出している。一方、バンプ１６０も、例えば銅などの第１金属層１６１と錫などの第２金属層１６２とを有し、第１金属層１６１と第２金属層１６２の接合面には、例えばニッケルの層が介在する。大径のバンプ１６０においては、第１金属層１６１の上面の中央に凹部が形成され、第１金属層１６１の上面の中央が周囲よりも低くなっており、この上面から第２金属層１６２が球面状に上方へ突出している。
バンプ１５０よりもバンプ１６０の方が大径であるため、第２金属層１５２よりも第２金属層１６２の方が体積が大きいが、第２金属層１６２の一部が第１金属層１６１に形成された凹部に格納される。このため、第２金属層１６２の頂部のソルダーレジスト層１３０の表面からの高さが低くなる。さらに、第１金属層１６１の上面の凹部周囲の高さは、第１金属層１５１の上面の高さよりも低い。換言すれば、第２金属層１６２の下面が第２金属層１５２の下面よりも低い位置にある。このため、第２金属層１５２に比べて体積が大きい第２金属層１６２が大きく上方へ突出しても、バンプ１５０の頂部とバンプ１６０の頂部との高さが等しくなる。そして、例えば半導体チップがバンプ１５０、１６０の上方に搭載される場合、バンプ１５０、１６０の頂部と半導体チップの電極とが確実に接触し、接続信頼性を向上することができる。
ソルダーレジスト層１４０は、ソルダーレジスト層１３０と同様に、多層配線構造１２０の表面の配線層１２２を被覆し、配線を保護する層である。ソルダーレジスト層１４０は、例えばアクリル樹脂及びポリイミド樹脂等の絶縁性の感光性樹脂からなる層であり、絶縁層の１つである。なお、ソルダーレジスト層１４０は、例えばエポキシ樹脂等の絶縁性の非感光性樹脂を用いて形成されても良い。
配線基板１００のソルダーレジスト層１４０側は、外部の部品や機器などに接続される面である。外部の部品や機器と電気的に接続する外部接続端子が形成される位置においては、ソルダーレジスト層１４０に開口部１４１が穿設され、開口部１４１から多層配線構造１２０の配線層１２２が露出する。開口部１４１には、例えばはんだボールなどの外部接続端子が形成される。ソルダーレジスト層１４０が感光性樹脂を用いて形成される場合には、露光・現像により開口部１４１を形成することが可能である。また、ソルダーレジスト層１４０が非感光性樹脂を用いて形成される場合には、レーザ加工により開口部１４１を形成することが可能である。
次いで、上記のように構成された配線基板１００を有する半導体パッケージの製造方法について、具体的に例を挙げながら、図２のフロー図を参照して説明する。
まず、配線基板１００の支持部材となるコア基板１１０が形成される（ステップＳ１０１）。具体的には、例えば図３に示すように、板状の絶縁体である基材１１１に、基材１１１を貫通するビア１１２が形成されるとともに、基材１１１の両面に例えば銅などの金属の配線層１１３が例えば銅箔又は銅めっきにより形成される。基材１１１の両面の配線層１１３は、必要に応じて、例えば銅などの金属のめっきによって形成されたビア１１２によって接続されている。基材１１１としては、例えばガラス織布等の補強材にエポキシ樹脂等の絶縁樹脂を含浸させたものを用いることが可能である。補強材としては、ガラス織布の他にも、ガラス不織布、アラミド織布又はアラミド不織布などを用いることができる。また、絶縁樹脂としては、エポキシ樹脂の他にも、ポリイミド樹脂又はシアネート樹脂などを用いることができる。
そして、コア基板１１０の上面及び下面にビルドアップ法によって多層配線構造１２０が形成される（ステップＳ１０２）。具体的には、例えば図４に示すように、コア基板１１０の上面及び下面に絶縁層１２１が形成され、絶縁層１２１の表面に配線層１２２が形成される。絶縁層１２１は、例えばエポキシ樹脂又はポリイミド樹脂等の絶縁樹脂を用いて形成される。また、配線層１２２は、例えば銅などの金属のめっきによって形成される。
コア基板１１０の配線層１１３と配線層１２２との間、又は隣接する層の配線層１２２の間は、必要に応じて、例えば銅などの金属のめっきによって形成されたビア１２３によって接続される。絶縁層１２１及び配線層１２２は、コア基板１１０の上面及び下面にそれぞれ複数積層されても良い。
多層配線構造１２０が形成されると、多層配線構造１２０の表面の配線層１２２がソルダーレジスト層１３０、１４０によって被覆される（ステップＳ１０３）。例えば、コア基板１１０の上面に積層された多層配線構造１２０の表面の配線層１２２がソルダーレジスト層１３０によって被覆され、コア基板１１０の下面に積層された多層配線構造１２０の表面の配線層１２２がソルダーレジスト層１４０によって被覆される。
そして、例えば図５に示すように、半導体チップが搭載される側のソルダーレジスト層１３０には、半導体チップとの接続端子が設けられる位置に開口部１３１、１３２が穿設される。このとき、例えば半導体チップの電極の種類によって接続端子の大きさが異なるため、開口部１３１の径と開口部１３２の径とは異なる。すなわち、例えば電気信号の入出力のための接続端子が形成される開口部１３１は比較的小径であるのに対し、電源電圧の印加のための接続端子が形成される開口部１３２は比較的大径である。開口部１３１、１３２の底には、多層配線構造１２０の表面の配線層１２２が露出する。
一方、外部の部品や機器と接続される側のソルダーレジスト層１４０には、外部接続端子が設けられる位置に開口部１４１が穿設される。開口部１４１の底には、多層配線構造１２０の表面の配線層１２２が露出する。ソルダーレジスト層１３０、１４０として感光性樹脂が用いられる場合には、露光・現像によって開口部１３１、１３２、１４１を形成することが可能である。また、ソルダーレジスト層１３０、１４０として非感光性樹脂が用いられる場合には、レーザ加工によって開口部１３１、１３２、１４１を形成することが可能である。
そして、ソルダーレジスト層１３０の開口部１３１、１３２に、半導体チップを接続するための接続端子が形成される（ステップＳ１０４）。すなわち、例えば図６に示すように、開口部１３１には小径のバンプ１５０が形成され、開口部１３２には大径のバンプ１６０が形成される。バンプ１５０、１６０は、いずれも２層構造であり、第１金属層１５１、１６１に重なる第２金属層１５２、１６２が球面状に上方へ突出している。第１金属層１５１、１６１及び第２金属層１５２、１６２は、いずれもめっきによって形成される。
第１金属層１５１は、開口部１３１及びその周囲に例えば銅めっきを施すことによって形成され、開口部１３１内を充填するとともに開口部１３１よりも上方に平坦な上面を形成する。すなわち、第１金属層１５１の上面は、ソルダーレジスト層１３０の上面よりも配線層１２２から遠くに位置する平坦な面である。そして、第１金属層１５１の平坦な上面に、例えばニッケル層を介して錫めっきを施すことによって、第２金属層１５２が形成される。第２金属層１５２は、リフロープロセスを経ることにより溶融されて固化し、上方へ球面状に突出する。
一方、第１金属層１６１は、開口部１３２及びその周囲に例えば銅めっきを施すことによって形成され、中央に凹部を有する上面を形成する。第１金属層１６１の上面は、凹部の周囲においては、ソルダーレジスト層１３０の上面よりも配線層１２２から遠くに形成される。開口部１３１、１３２の銅めっきは同時に行われるが、めっきに用いられる硫酸銅めっき液の組成及び電解銅めっき条件を調整することにより、小径の開口部１３１と大径の開口部１３２とでは、異なる形状の第１金属層１５１、１６１が形成される。すなわち、第１金属層１５１の上面が平坦であるのに対し、第１金属層１６１の上面は凹部を有する。そして、第１金属層１６１の凹部を有する上面に、例えばニッケル層を介して錫めっきを施すことによって、第２金属層１６２が形成される。第２金属層１６２は、リフロープロセスを経ることにより溶融されて固化し、上方へ球面状に突出する。
第２金属層１６２の一部が第１金属層１６１の凹部に格納されるため、開口部１３２よりも上方の平坦な面上に第２金属層１６２が形成される場合と比べて、第２金属層１６２の頂部の高さは低くなる。さらに、第１金属層１６１の凹部の周囲の高さは、第１金属層１５１の上面の高さよりも低い。このため、第１金属層１５１の上面と同じ高さの面上に第２金属層１６２が形成される場合と比べて、第２金属層１６２の頂部の高さは低くなる。以上から、小径のバンプ１５０の第２金属層１５２よりも大径のバンプ１６０の第２金属層１６２の方が体積が大きくても、ソルダーレジスト層１３０の表面からバンプ１５０、１６０の頂部までの高さは等しくなる。なお、バンプ１５０、１６０の形成工程に関しては、後に詳述する。
ソルダーレジスト層１３０側にバンプ１５０、１６０が形成されると、ソルダーレジスト層１４０側には、外部接続端子が形成される（ステップＳ１０５）。そして、ソルダーレジスト層１３０側には半導体チップが搭載され（ステップＳ１０６）、バンプ１５０、１６０と半導体チップの電極とが接続される。具体的には、例えば図７に示すように、ソルダーレジスト層１４０の開口部１４１にはんだボール１７０などの外部接続端子が形成される。また、半導体チップ２００がバンプ１５０、１６０の上方に搭載され、半導体チップ２００の電極２１０がバンプ１５０に接合されるとともに、電極２２０がバンプ１６０に接合される。このとき、半導体チップ２００の電極２１０、２２０に設けられたバンプ２１０ａ、２２０ａとバンプ１５０、１６０とがリフローにより溶融及び固化される。このため、電極２１０、２２０とバンプ１５０、１６０との接合部においては、バンプ２１０ａ、２２０ａとバンプ１５０、１６０とが相互に混じり合って溶融・固化されている。
そして、電極２１０、２２０とバンプ１５０、１６０との接合部は、アンダーフィル樹脂２３０によって封止され、配線基板１００に半導体チップ２００が実装された半導体パッケージとなる。なお、上述した外部接続端子を形成する工程と半導体チップを搭載する工程とは順序が逆であっても良い。すなわち、配線基板１００に半導体チップ２００が搭載された後に、ソルダーレジスト層１４０の開口部１４１にはんだボール１７０などの外部接続端子が形成されても良い。
次に、半導体チップ２００との接続端子となるバンプ１５０、１６０の形成工程について、より具体的に図８に示すフロー図を参照しながら説明する。
コア基板１１０の上面に多層配線構造１２０が積層されると、多層配線構造１２０の配線層１２２がソルダーレジスト層１３０によって被覆される。ソルダーレジスト層１３０には、例えば図９に示すように、開口部１３１、１３２が穿設される。開口部１３１よりも開口部１３２が大径であり、各開口部１３１、１３２の底には、配線層１２２が露出する。開口部１３１の開口径は例えば２０～３０μｍ程度であり、深さは１３～２３μｍ程度である。また、開口部１３２の開口径は例えば３０～４０μｍ程度であり、深さは開口部１３１と同じく１３～２３μｍ程度である。
この状態において、ソルダーレジスト層１３０の表面にシード層が形成される（ステップＳ２０１）。すなわち、例えば図１０に示すように、例えば無電解銅めっき又は銅のスパッタリングなどにより、ソルダーレジスト層１３０の表面と開口部１３１、１３２において露出する配線層１２２との全面にシード層３０１が形成される。シード層３０１の厚さは例えば０．４０～０．６０μｍ程度であり、例えば浴温３４±２℃で１５分の無電解銅めっきを施すことによって形成することが可能である。
そして、配線基板１００の表面に回路パターンを形成するパターニングが行われる（ステップＳ２０２）。具体的には、例えば図１１に示すように、ドライフィルムレジスト３０２が配線基板１００の表面に貼付された後に回路パターンの露光・現像が行われ、開口部１３１、１３２を含む配線部分からドライフィルムレジストが除去される。開口部１３１の周囲におけるドライフィルムレジスト３０２の開口径は例えば２７～４７μｍ程度であり、開口部１３２の周囲におけるドライフィルムレジスト３０２の開口径は例えば６０～８０μｍ程度である。また、ドライフィルムレジスト３０２の厚さは、例えば３０～４０μｍ程度である。
そして、例えば銅めっきが施されることにより、開口部１３１、１３２に第１金属層１５１、１６１が形成される（ステップＳ２０３）。このとき、銅めっきに用いられる硫酸銅めっき液の組成は、例えば以下のようなものである。
硫酸銅： １００～２００ｇ／Ｌ
硫酸： １００～２００ｇ／Ｌ
塩化物イオン： １～２０ｐｐｍ
ポリマー（抑制剤）： １～１０ｍＬ／Ｌ
ブライトナー（促進剤）： １．０～５．０ｍＬ／Ｌ
レベラー： ０．１～３．０ｍＬ／Ｌ
なお、ポリマー（抑制剤）としては、例えばポリエチレングリコール（ポリエーテル化合物）等の非イオン界面活性剤を用いることができ、ブライトナー（促進剤）としては、例えばビス（３－スルホポロビル）ジスルフィド等の有機硫黄系化合物を用いることができる。また、レベラーとしては、例えば四級アミン化合物を用いることができる。
上記のような組成の硫酸銅めっき液によって、例えば電流密度を０．１～１．０ＡＳＤ（Ａ／ｄｍ2）、めっき時間を４０～８０分とする電解銅めっき条件で銅めっきが施される。これにより、例えば図１２に示すように、小径の開口部１３１においては上面が平坦な第１金属層１５１が形成され、大径の開口部１３２においては中央に凹部１６１ａを有する第１金属層１６１が形成される。第１金属層１６１の凹部１６１ａの底面は曲面状であり、最深部はソルダーレジスト層１３０の上面よりも下方に位置する。換言すれば、凹部１６１ａは、ソルダーレジスト層１３０の表面よりも配線層１２２に近づく底面を有する。
また、ソルダーレジスト層１３０の上面から第１金属層１５１の上面までの第１金属層１５１の厚さａは例えば５～１５μｍ程度であるのに対し、ソルダーレジスト層１３０の上面から第１金属層１６１の上面までの第１金属層１６１の厚さｂは例えば３～１２μｍ程度であり、第１金属層１５１に比べて第１金属層１６１が薄くなる。このように大径の開口部１３２において、第１金属層１５１よりも薄く凹部１６１ａを有する第１金属層１６１が形成される理由は以下のようなものである。
すなわち、めっき析出作用を抑制するポリマーは、開口部１３１、１３２の周囲と比較して、開口部１３１、１３２内に吸着し難い。一方、めっき析出作用を促進するブライトナーは、開口部１３１、１３２の周囲と開口部１３１、１３２内とに均一に吸着する。この結果、開口部１３１、１３２の周囲と比較して、開口部１３１、１３２内でのめっき析出量が増加し、例えば開口部１３１においては、開口部１３１内を充填する第１金属層１５１が形成される。また、開口部１３２においても、開口部１３２周囲と比較して、開口部１３２内のめっき析出量が多く、開口部１３２周囲よりも開口部１３２内において厚い第１金属層１６１が形成される。
ところで、開口部１３１が小径であり、開口部１３２が大径であることから、ポリマーの吸着量は開口部１３１内よりも開口部１３２内で多くなる。このため、開口部１３１よりも開口部１３２においてめっき析出作用が強く抑制され、第１金属層１６１が第１金属層１５１よりも薄くなる。同時に、開口部１３１よりも開口部１３２の中央付近においてめっき析出作用が強く抑制されることから、第１金属層１５１の上面は平坦になるのに対し、第１金属層１６１の中央には凹部１６１ａが形成される。なお、第１金属層１５１の上面は必ずしも平坦でなくても良く、第１金属層１５１の中央にも凹部が形成されて良いが、この凹部は凹部１６１ａよりも浅い。これは、開口部の径が大きいほどめっき析出作用が強く抑制され、中央に形成される凹部が深くなるためである。
また、開口部１３２周囲の第１金属層１６１の厚さは、開口部１３１周囲の第１金属層１５１の厚さより薄くなる。したがって、ソルダーレジスト層１３０の表面から第１金属層１６１の上面までの高さは、ソルダーレジスト層１３０の表面から第１金属層１５１の上面までの高さよりも低くなる。これは、第２金属層１５２が形成される面よりも、第２金属層１６２が形成される面の方が低い位置にあることを意味する。
銅めっきによる第１金属層１５１、１６１が形成された後、例えば錫めっきが施されることにより、開口部１３１、１３２に第２金属層１５２、１６２が形成される（ステップＳ２０４）。このとき、例えば図１３に示すように、第１金属層１５１、１６１と第２金属層１５２、１６２との間にニッケル層３０３、３０４を介在させても良い。ニッケル層３０３、３０４は、第１金属層１５１、１６１の表面に沿って均一の厚さに形成される。ニッケル層３０３、３０４を介在させることにより、第１金属層１５１、１６１の銅が第２金属層１５２、１６２の錫へ溶出したり拡散したりすることを防止することができる。ニッケル層３０３、３０４の厚さは例えば１～５μｍ程度であり、例えば電流密度を１．０ＡＳＤ、めっき時間を１７．２分とする電解ニッケルめっき条件を適用したニッケルめっきを施すことにより形成可能である。なお、第１金属層１５１、１６１の銅の溶出及び拡散を防止するためには、第２金属層１５２、１６２の金属よりも融点が高いニッケル以外の金属の層を第１金属層１５１、１６１と第２金属層１５２、１６２との間に介在させても良い。
第２金属層１５２、１６２の形成では、開口部１３１、１３２において均一の厚さのめっきが施される。このため、第２金属層１５２の上面は、第１金属層１５１の上面と同様に平坦であり、第２金属層１６２の上面は、第１金属層１６１の上面と同様に、凹部１６２ａを有する。第２金属層１５２、１６２の厚さは例えば１０～２０μｍ程度であり、例えば電流密度を１．５ＡＳＤ、めっき時間を２３．３分とする電解錫めっき条件を適用した錫めっきを施すことにより形成可能である。第２金属層１５２、１６２は、錫以外にも、例えば錫－銀系合金、錫－銀－銅系合金及び錫－ビスマス系合金等の各種はんだ金属を用いて形成されても良い。第２金属層１５２、１６２の厚さは均一であるが、開口部１３１よりも開口部１３２の方が大径であるため、第２金属層１５２よりも第２金属層１６２の方が体積が大きい。
第２金属層１５２、１６２が形成された後、例えば図１４に示すように、全体の表面がドライフィルムレジストなどの水溶性レジスト３０５によってラミネートされる（ステップＳ２０５）。この水溶性レジスト３０５は、第２金属層１６２の凹部１６２ａにも充填され、凹部１６２ａの周囲の金属（例えば錫）が凹部１６２ａへ流れ込んで凹部１６２ａが変形することを防止する。
そして、水溶性レジスト３０５の上面から全体が研磨され（ステップＳ２０６）、例えば図１５に示すように、第２金属層１５２が露出するとともに、凹部１６２ａの周囲で第２金属層１６２が露出する。凹部１６２ａには、水溶性レジスト３０５が充填されており、凹部１６２ａの形状が維持される。研磨の工程では、第２金属層１５２、１６２も研磨されるが、残留する第２金属層１５２、１６２の体積が適切な大きさとなる時点で研磨が完了する。例えばドライフィルムレジスト３０２の高さが１０～１５μｍ程度低くなるまで、第２金属層１５２、１６２、ドライフィルムレジスト３０２及び水溶性レジスト３０５が研磨される。
そして、ドライフィルムレジスト３０２及び水溶性レジスト３０５が剥離される（ステップＳ２０７）。剥離には、例えば苛性ソーダやアミン系のアルカリ剥離液が用いられる。また、フラッシュエッチングが行われ、めっきが施されていない部分のシード層３０１が除去される。これにより、例えば図１６に示すように、開口部１３１においては、シード層３０１、第１金属層１５１、ニッケル層３０３及び第２金属層１５２が積層され、ソルダーレジスト層１３０の表面から突出する導体部が形成される。また、開口部１３２においては、シード層３０１、第１金属層１６１、ニッケル層３０４及び第２金属層１６２が積層され、ソルダーレジスト層１３０の表面から突出する導体部が形成される。開口部１３２の第２金属層１６２の中央には、凹部１６２ａが残存する。
この状態で、第２金属層１５２、１６２を溶融するリフロー温度によるリフローが実行される（ステップＳ２０８）。すなわち、高温で第２金属層１５２、１６２を溶融させた後、冷却することにより第２金属層１５２、１６２を固化させる。このとき、第１金属層１５１、１６１を形成する金属（例えば銅）の融点が第２金属層１５２、１６２を形成する金属（例えば錫）の融点よりも高いため、第１金属層１５１、１６１は溶融せずに第２金属層１５２、１６２のみが溶融及び固化する。
これにより、例えば図１７に示すように、第２金属層１５２、１６２の上面が球面状に突出し、バンプ１５０、１６０が形成される。ここで、第１金属層１６１に形成された凹部１６１ａに第２金属層１６２の一部が格納されるとともに、第１金属層１５１の上面よりも第１金属層１６１の上面が低い位置にある。このため、第２金属層１５２よりも第２金属層１６２の体積が大きくても、第２金属層１５２、１６２の頂部が同じ高さになる。すなわち、ソルダーレジスト層１３０の表面からバンプ１５０、１６０の頂部までが、例えば２５～３５μｍの範囲の高さで等しくなる。この結果、半導体チップ２００を搭載する際に、バンプ１５０、１６０と半導体チップ２００の電極２１０、２２０とを確実に接触させてオープン不良を回避することができる。また、バンプ１５０、１６０のいずれか一方の頂部のみが半導体チップ２００によって過剰に押圧されて横方向へ伸張することがなく、隣接するバンプが互いに接触するショート不良を回避することができる。
以上のように、本実施の形態によれば、配線基板のソルダーレジスト層の開口部に、めっきによって２層構造のバンプを形成する際、めっき液の組成及び電解めっき条件を調整して、開口部の径が大きいほど第１金属層の中央に深い凹部が形成されるようにする。また、開口部周囲のソルダーレジスト層表面において、開口部の径が大きいほど第１金属層が薄くなるようにする。これにより、第１金属層に重なる第２金属層を溶融させて固化した場合、大径の開口部においては、第２金属層の一部が第１金属層の凹部に格納されるとともに、ソルダーレジスト層表面からの高さが低い位置に第２金属層が形成される。結果として、複数の開口部の径が異なり第２金属層の体積が異なっていても、ソルダーレジスト層表面から各開口部に形成されるバンプの頂部までの高さを等しくすることができ、配線基板のバンプに接続して搭載される電子部品との接続信頼性を向上することができる。
１００ 配線基板
１１０ コア基板
１１１ 基材
１１２ ビア
１１３、１２２ 配線層
１２０ 多層配線構造
１２１ 絶縁層
１３０、１４０ ソルダーレジスト層
１３１、１３２、１４１ 開口部
１５０、１６０ バンプ
１５１、１６１ 第１金属層
１５２、１６２ 第２金属層
１６１ａ、１６２ａ 凹部
１７０ はんだボール

Claims (14)

  1. 配線層と、
    前記配線層を被覆するとともに、前記配線層まで貫通する第１開口部及び前記第１開口部よりも大径の第２開口部を備える絶縁層と、
    前記第１開口部及び前記第２開口部に形成され、前記第１開口部よりも前記第２開口部において深い凹部を有する第１金属層と、
    前記第１金属層に重ねて形成され、前記第２開口部において一部が前記第１金属層の凹部に格納される第２金属層と、
    前記第１金属層と前記第２金属層との間に介在し、前記第２金属層よりも融点が高い第３金属層と
    を有し、
    前記第１金属層の凹部は、
    前記第２開口部において前記絶縁層の表面よりも前記配線層に近づく底面を有し、
    前記底面の最深部は、前記絶縁層の表面よりも下方に位置することを特徴とする配線基板。
  2. 前記第１金属層は、
    前記第１開口部よりも前記第２開口部において、前記絶縁層からの高さが低いことを特徴とする請求項１記載の配線基板。
  3. 前記第２金属層は、
    前記第１金属層から遠い側の面が球面状に突出することを特徴とする請求項１記載の配線基板。
  4. 前記第１金属層は、
    前記絶縁層の表面よりも前記配線層から遠くに位置する面を有することを特徴とする請求項１記載の配線基板。
  5. 前記第１金属層は、
    前記第１開口部において平坦な面を介して前記第２金属層と重なることを特徴とする請求項１記載の配線基板。
  6. 前記第１金属層は、
    前記第２金属層を形成する金属よりも融点が高い金属から形成されることを特徴とする請求項１記載の配線基板。
  7. 前記第１金属層は、
    前記第１開口部及び前記第１開口部周囲の前記絶縁層の上面に形成された第１部分と、
    前記第２開口部及び前記第２開口部周囲の前記絶縁層の上面に形成された第２部分と
    を含み、
    前記第１開口部周囲の前記絶縁層の上面における前記第１部分の厚さが、前記第２開口部周囲の前記絶縁層の上面における前記第２部分の厚さよりも厚い
    ことを特徴とする請求項１記載の配線基板。
  8. 前記第１開口部における前記第１金属層、前記第２金属層及び前記第３金属層によって第１接続端子が形成され、
    前記第２開口部における前記第１金属層、前記第２金属層及び前記第３金属層によって第２接続端子が形成され、
    前記第１接続端子よりも前記第２接続端子が大径である
    ことを特徴とする請求項１記載の配線基板。
  9. 前記第１開口部の径よりも前記第１接続端子の径が大きく、
    前記第２開口部の径よりも前記第２接続端子の径が大きい
    ことを特徴とする請求項８記載の配線基板。
  10. 配線層を形成し、
    前記配線層を被覆するとともに、前記配線層まで貫通する第１開口部及び前記第１開口部よりも大径の第２開口部を備える絶縁層を形成し、
    めっきにより、前記第１開口部及び前記第２開口部に、前記第１開口部よりも前記第２開口部において深い凹部を有する第１金属層を形成し、
    めっきにより、前記第１金属層に重ねて第２金属層を形成し、
    前記第２金属層を溶融した後に固化する
    工程を有し、
    前記第２金属層を形成する工程において、前記第１金属層と前記第２金属層との間に、前記第２金属層よりも融点が高い第３金属層を介在させ、
    前記第１金属層の凹部は、
    前記第２開口部において前記絶縁層の表面よりも前記配線層に近づく底面を有し、
    前記底面の最深部は、前記絶縁層の表面よりも下方に位置することを特徴とする配線基板の製造方法。
  11. 前記第１金属層の凹部に重なることによって前記第２金属層に形成される凹部にレジストを充填し、
    前記レジストとともに前記第２金属層を研磨し、
    研磨後に残存する前記レジストを剥離する
    工程をさらに有することを特徴とする請求項１０記載の配線基板の製造方法。
  12. 前記第１金属層は、
    前記第１開口部及び前記第１開口部周囲の前記絶縁層の上面に形成された第１部分と、
    前記第２開口部及び前記第２開口部周囲の前記絶縁層の上面に形成された第２部分と
    を含み、
    前記第１開口部周囲の前記絶縁層の上面における前記第１部分の厚さが、前記第２開口部周囲の前記絶縁層の上面における前記第２部分の厚さよりも厚い
    ことを特徴とする請求項１０記載の配線基板の製造方法。
  13. 前記第２金属層を溶融した後に固化する工程において、前記第１開口部における前記第１金属層、前記第２金属層及び前記第３金属層によって第１接続端子を形成するとともに、前記第２開口部における前記第１金属層、前記第２金属層及び前記第３金属層によって第２接続端子を形成し、
    前記第１接続端子よりも前記第２接続端子が大径である
    ことを特徴とする請求項１０記載の配線基板の製造方法。
  14. 前記第１開口部の径よりも前記第１接続端子の径が大きく、
    前記第２開口部の径よりも前記第２接続端子の径が大きい
    ことを特徴とする請求項１３記載の配線基板の製造方法。
JP2019085970A 2019-04-26 2019-04-26 配線基板及び配線基板の製造方法 Active JP7313894B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019085970A JP7313894B2 (ja) 2019-04-26 2019-04-26 配線基板及び配線基板の製造方法
US16/852,913 US10964633B2 (en) 2019-04-26 2020-04-20 Wiring substrate
JP2023076685A JP2023095979A (ja) 2019-04-26 2023-05-08 配線基板及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019085970A JP7313894B2 (ja) 2019-04-26 2019-04-26 配線基板及び配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023076685A Division JP2023095979A (ja) 2019-04-26 2023-05-08 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020181949A JP2020181949A (ja) 2020-11-05
JP7313894B2 true JP7313894B2 (ja) 2023-07-25

Family

ID=72917289

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019085970A Active JP7313894B2 (ja) 2019-04-26 2019-04-26 配線基板及び配線基板の製造方法
JP2023076685A Pending JP2023095979A (ja) 2019-04-26 2023-05-08 配線基板及び配線基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023076685A Pending JP2023095979A (ja) 2019-04-26 2023-05-08 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US10964633B2 (ja)
JP (2) JP7313894B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021022685A (ja) * 2019-07-30 2021-02-18 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP7279624B2 (ja) * 2019-11-27 2023-05-23 株式会社ソシオネクスト 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120858A (ja) 2004-10-21 2006-05-11 Hitachi Cable Ltd 半導体装置用両面配線テープキャリアおよびその製造方法
JP2017152646A (ja) 2016-02-26 2017-08-31 富士通株式会社 電子部品、電子装置及び電子機器
JP2019009409A (ja) 2017-06-28 2019-01-17 株式会社村田製作所 半導体チップ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292684B (en) * 2006-02-09 2008-01-11 Phoenix Prec Technology Corp Method for fabricating circuit board with conductive structure
US20130118794A1 (en) * 2011-11-15 2013-05-16 Bo-Yu Tseng Package Substrate Structure
JP6593119B2 (ja) * 2015-11-13 2019-10-23 富士通株式会社 電極構造、接合方法及び半導体装置
JP2017103878A (ja) 2015-11-30 2017-06-08 京セラ株式会社 太陽光発電システム及び太陽光発電システムを搭載した車両
JP6593208B2 (ja) * 2016-02-03 2019-10-23 富士通株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120858A (ja) 2004-10-21 2006-05-11 Hitachi Cable Ltd 半導体装置用両面配線テープキャリアおよびその製造方法
JP2017152646A (ja) 2016-02-26 2017-08-31 富士通株式会社 電子部品、電子装置及び電子機器
JP2019009409A (ja) 2017-06-28 2019-01-17 株式会社村田製作所 半導体チップ

Also Published As

Publication number Publication date
JP2020181949A (ja) 2020-11-05
US10964633B2 (en) 2021-03-30
US20200343169A1 (en) 2020-10-29
JP2023095979A (ja) 2023-07-06

Similar Documents

Publication Publication Date Title
US8299368B2 (en) Interconnection element for electric circuits
US20120313240A1 (en) Semiconductor package and fabrication method thereof
US9179552B2 (en) Wiring board
JP2023095979A (ja) 配線基板及び配線基板の製造方法
US9748192B2 (en) Printed circuit board having a post bump
US9699905B2 (en) Wiring board
JP7032212B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
US20120043371A1 (en) Wiring substrate manufacturing method
US8322596B2 (en) Wiring substrate manufacturing method
TWI427720B (zh) 焊料凸塊形成方法
US11171081B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
TWI771573B (zh) 配線基板、半導體裝置及配線基板的製造方法
KR101278426B1 (ko) 반도체 패키지 기판의 제조방법
JP2010098021A (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法
JP2023152527A (ja) 配線基板及び配線基板の製造方法
JP2020061449A (ja) 配線基板及びその製造方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
KR101222820B1 (ko) 반도체 패키지 및 그 제조방법
US20230411264A1 (en) Laminated wiring board
JP2022189275A (ja) 端子構造、配線基板及び端子構造の製造方法
JP2023063917A (ja) 配線基板及び機能デバイス
JP2023164038A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20110073312A (ko) 접적 회로 구성요소를 표면 탑재하는 방법 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230508

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230712

R150 Certificate of patent or registration of utility model

Ref document number: 7313894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150