KR100796206B1 - 프로브 카드의 범프 형성 방법 - Google Patents

프로브 카드의 범프 형성 방법 Download PDF

Info

Publication number
KR100796206B1
KR100796206B1 KR1020070014484A KR20070014484A KR100796206B1 KR 100796206 B1 KR100796206 B1 KR 100796206B1 KR 1020070014484 A KR1020070014484 A KR 1020070014484A KR 20070014484 A KR20070014484 A KR 20070014484A KR 100796206 B1 KR100796206 B1 KR 100796206B1
Authority
KR
South Korea
Prior art keywords
bump
mask layer
layer pattern
substrate
area
Prior art date
Application number
KR1020070014484A
Other languages
English (en)
Inventor
김봉환
김종복
Original Assignee
주식회사 유니테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니테스트 filed Critical 주식회사 유니테스트
Priority to KR1020070014484A priority Critical patent/KR100796206B1/ko
Priority to US11/760,004 priority patent/US7685704B2/en
Application granted granted Critical
Publication of KR100796206B1 publication Critical patent/KR100796206B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 희생 기판을 몰드로 사용하여 탄성과 내구성이 강한 높은 종횡비를 가지는 프로브 카드의 범프를 형성하는 방법에 관한 것이다. 본 발명에 따른 프로브 카드의 범프 형성 방법은 (a) 희생 기판의 제1 면의 제1 범프 예정 영역의 적어도 일부를 노출시키는 제1 마스크층 패턴 및 상기 제1 범프 예정 영역에 대응하는 희생 기판의 제2 면의 제2 범프 예정 영역의 적어도 일부를 노출시키는 제2 마스크층 패턴을 각각 상기 제1 면 및 제2 면 상부에 형성하는 단계; (b) 상기 노출된 제1 범프 예정 영역 및 제2 범프 예정 영역의 희생 기판을 제거하여 서로 연결된 제1 범프 영역 및 제2 범프 영역을 형성하는 단계; (c) 상기 제1 마스크층 패턴 및 제2 마스크층 패턴을 제거하는 단계; (d) 상기 희생 기판의 제1 면 및 제2 면 중 어느 하나에 절연 기판을 접합하는 단계; (e) 상기 제1 범프 영역 및 제2 범프 영역을 매립하는 범프를 형성하는 단계; 및 (f) 상기 희생 기판을 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

프로브 카드의 범프 형성 방법{METHOD FOR MANUFACTURING BUMP OF PROBE CARD}
도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 프로브 카드의 범프 형성 방법을 도시한 단면도.
도 2a 및 도 2b는 도 1a의 평면도.
도 3a 내지 도 3f는 본 발명의 제2 실시예에 따른 프로브 카드의 범프 형성 방법을 도시한 단면도.
도 4a 내지 도 4f는 본 발명의 제3 실시예에 따른 프로브 카드의 범프 형성 방법을 도시한 단면도.
본 발명은 프로브 카드의 범프 형성 방법에 관한 것으로, 특히 희생 기판을 몰드로 사용하여 탄성과 내구성이 강하고 고속으로 동작하는 소자의 테스트에 적합한 높은 종횡비를 가지는 프로브 카드의 범프를 형성하는 방법에 관한 것이다.
웨이퍼 레벨 테스트를 수행하기 위해서 프로브 카드가 사용된다. 프로브 카드 상에는 복수개의 캔틸레버 구조물이 형성되는데, 캔틸레버 구조물은 범프, 캔틸 레버 빔, 프로브 팁으로 구성된다. 캔틸레버 빔은 캔틸레버 구조물의 몸통 부분으로서 탄성을 제공하며, 프로브 팁은 웨이퍼 상의 패드에 접촉하는 부분이다. 범프는 캔틸레버 빔의 받침대 부분으로서 캔틸레버 빔을 지지하여 캔틸레버 빔의 프로브 팁이 부착된 부분이 탄성 접촉을 하는 것을 가능하게 한다.
반도체 소자의 집적도가 높아질수록 캔틸레버 구조물의 밀도도 높아지고 있다. 다양한 소자를 테스트하기 위해서 다양한 높이의 범프를 필요로 하는데, 높은 종횡비의 범프는 고속으로 동작하는 소자에 필수적인 칩 커패시터를 범프 가까이에 부착하는 것을 가능하게 하지만, 높은 종횡비의 범프는 형성하기 어려운 상황이다.
이를 극복하기 위하여, 출원인에 의해 2006년 08월 23일에 대한민국 특허출원 제2006-0079873호로 출원된 "프로브 카드의 범프 형성 방법"은 실리콘 기판을 몰드로 사용하여 높은 종횡비를 가지는 범프를 형성하는 방법을 개시한 바 있다.
프로브 카드의 내구성을 결정하는 요인 중에 하나로 캔틸레버 구조물의 탄성이 있다. 캔틸레버 구조물의 탄성은 프로브 빔의 탄성과 범프의 탄성 등에 의해 결정되는데, 범프의 탄성을 향상시키는 것은 용이하지 않으며, 특히 탄성과 강성을 동시에 만족하는 범프를 형성하는 것은 더욱 어렵다는 문제가 있다.
본 발명은 희생 기판을 몰드로 사용하여 탄성과 내구성이 강하고 고속으로 동작하는 소자의 테스트에 적합한 높은 종횡비를 가지는 Π 형상 또는 ⅠⅠ 형상의 프로브 카드의 범프를 형성하는 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 프로브 카드의 범프 형성 방법은 (a) 희생 기판의 제1 면의 제1 범프 예정 영역의 적어도 일부를 노출시키는 제1 마스크층 패턴 및 상기 제1 범프 예정 영역에 대응하는 희생 기판의 제2 면의 제2 범프 예정 영역의 적어도 일부를 노출시키는 제2 마스크층 패턴을 각각 상기 제1 면 및 제2 면 상부에 형성하는 단계; (b) 상기 노출된 제1 범프 예정 영역 및 제2 범프 예정 영역의 희생 기판을 제거하여 서로 연결된 제1 범프 영역 및 제2 범프 영역을 형성하는 단계; (c) 상기 제1 마스크층 패턴 및 제2 마스크층 패턴을 제거하는 단계; (d) 상기 희생 기판의 제1 면 및 제2 면 중 어느 하나에 절연 기판을 접합하는 단계; (e) 상기 제1 범프 영역 및 제2 범프 영역을 매립하는 범프를 형성하는 단계; 및 (f) 상기 희생 기판을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 제1 마스크층 패턴은 상기 제1 범프 예정 영역의 일부를 노출시키도록 상기 제1 범프 예정 영역의 일측에서 타측까지 연장되는 제1 마스크부를 포함하며, 상기 제2 마스크층 패턴은 상기 제2 범프 예정 영역의 일부를 노출시키도록 상기 제2 범프 예정 영역의 일측에서 타측까지 연장되는 제2 마스크부를 포함할 수 있다.
상기 제1 마스크층 패턴은 상기 제1 범프 예정 영역의 일부를 노출시키도록 상기 제1 범프 예정 영역의 일측에서 타측까지 연장되는 제1 마스크부를 포함하며, 상기 제2 마스크층 패턴은 상기 제2 범프 예정 영역의 전부를 노출시키며, 상기 절연 기판은 상기 희생 기판의 제2 면에 접합될 수 있다.
상기 제1 마스크층 패턴은 상기 제1 범프 예정 영역의 전부를 노출시키며, 상기 제2 마스크층 패턴은 상기 제2 범프 예정 영역의 일부를 노출시키도록 상기 제2 범프 예정 영역의 일측에서 타측까지 연장되는 제2 마스크부를 포함하며, 상기 절연 기판은 상기 희생 기판의 제2 면에 접합될 수 있다.
상기 (c) 단계를 수행한 후에 상기 희생 기판의 표면에 산화막을 형성하는 단계를 더 포함할 수 있다.
상기 희생 기판과 절연 기판의 계면에 접착층을 형성하는 단계를 더 포함할 수 있다.
상기 절연 기판은 세라믹 기판 및 글래스 기판, 절연 실리콘 기판 중 어느 하나인 것이 바람직하다.
상기 제1 마스크층 패턴 및 제2 마스크층 패턴은 TEOS층을 각각 포함하는 것이 바람직하다.
상기 희생 기판은 실리콘 기판을 포함하는 것이 바람직하다.
이하에서는, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 프로브 카드의 범프 형성 방법을 도시한 단면도이다,
도 1a를 참조하면, 희생 기판(100)의 제1 면(100a) 및 제2 면(100b) 상에 제1 마스크층(미도시) 및 제2 마스크층(미도시)을 형성한다. 상기 제1 마스크층 및 제2 마스크층은 포토레지스트 또는 TEOS층으로 형성하는 것이 바람직하다.
다음에는, 상기 제1 마스크층 및 제2 마스크층을 선택적으로 식각하여 제1 마스크층 패턴(110) 및 제2 마스크층 패턴(120)을 각각 형성한다. 제1 마스크층 패턴(110)은 희생 기판(100)의 제1 면(100a)의 제1 범프 예정 영역(130a)을 노출시킨다. 또한, 제2 마스크층 패턴(120)은 제1 범프 예정 영역(130a)에 대응하는 희생 기판(100)의 제2 면(100b)의 제2 범프 예정 영역(140a)의 적어도 일부를 노출시킨다.
도 2a는 도 1a의 평면도로서, 제1 면(100a) 방향에서 바라본 도면이다. 도 1a 및 도 2a에 도시된 바와 같이, 제1 마스크층 패턴(110)은 제1 범프 예정 영역(130a) 전체를 노출시킨다. 또한, 도 2b는 도 1a의 평면도로서, 제2 면(100b) 방향에서 바라본 도면이다. 도 1a 및 도 2b에 도시된 바와 같이, 제2 마스크층 패턴(120)은 제2 범프 예정 영역(140a) 일부를 노출시킨다. 여기서, 제2 마스크층 패턴(120)은 제2 범프 예정 영역(140a)의 일측에서 타측까지 연장되는 제2 마스크부(120a)를 포함한다. 제2 마스크부(120a)는 희생 기판(100) 식각시 마스크로 기능한다.
도 1b를 참조하면, 제1 마스크층 패턴(110) 및 제2 마스크층 패턴(120)을 마스크로 노출된 제1 범프 예정 영역(130a) 및 제2 범프 예정 영역(140a)의 희생 기판(100)을 식각하여 서로 연결된 제1 범프 영역(130b) 및 제2 범프 영역(140b)을 형성한다.
상기 식각 공정은 제1 범프 예정 영역(130a)의 희생 기판(100)을 일정 깊이 식각하여 제1 범프 영역(130b)을 형성하고 제1 범프 영역(130b)이 노출될 때까지 제2 범프 예정 영역(140a)의 희생 기판(100)을 일정 깊이 식각하여 제1 범프 영 역(130b)과 연결된 제2 범프 영역(140b)이 형성되도록 수행된다.
다음에는, 제1 마스크층 패턴(110) 및 제2 마스크층 패턴(120)을 제거한다.
도 1c를 참조하면, 희생 기판(100)의 표면에 절연막(150)을 형성한다. 절연막(150)은 질화막 또는 산화막인 것이 바람직하다.
도 1d를 참조하면, 희생 기판(100)의 제2 면(100b)에 접착층(160)을 형성한다. 다음에는, 희생 기판(100)의 제2 면(100b)에 절연 기판(170)을 접합한다. 절연 기판(170)은 세라믹 기판 또는 글래스 기판인 것이 바람직하다.
도 1e를 참조하면, 제1 범프 영역(130b) 및 제2 범프 영역(140b)을 매립하여 범프(180)를 형성한다. 범프(180)는 금속 등의 도전 물질로 형성하는 것이 바람직하다.
도 1f를 참조하면, 희생 기판(100)을 제거하여 캔틸레버 구조물의 범프(180)를 완성한다.
도시되지는 않았으나, 범프(180) 상부에 캔틸레버 빔을 부착하여 프로브의 캔틸레버 구조물을 형성할 수 있다.
도 3a 내지 도 3f는 본 발명의 제2 실시예에 따른 프로브 카드의 범프 형성 방법을 도시한 단면도이다.
도 3a를 참조하면, 희생 기판(100)의 제1 면(100a) 및 제2 면(100b) 상에 제1 마스크층(미도시) 및 제2 마스크층(미도시)을 형성한다. 상기 제1 마스크층 및 제2 마스크층은 TEOS층으로 형성하는 것이 바람직하다.
다음에는, 상기 제1 마스크층 및 제2 마스크층을 선택적으로 식각하여 제1 마스크층 패턴(110) 및 제2 마스크층 패턴(120)을 각각 형성한다. 제1 마스크층 패턴(110)은 희생 기판(100)의 제1 면(100a)의 제1 범프 예정 영역(130a)의 적어도 일부를 노출시킨다. 또한, 제2 마스크층 패턴(120)은 제1 범프 예정 영역(130a)에 대응하는 희생 기판(100)의 제2 면(100b)의 제2 범프 예정 영역(140a)을 노출시킨다.
도 2a 및 도 2b에 도시된 제1 마스크층 패턴(110) 및 제2 마스크층 패턴(120)과 유사하게, 제1 마스크층 패턴(110)은 제1 범프 예정 영역(130a)의 일측에서 타측까지 연장되는 제1 마스크부(110a)를 포함한다. 제1 마스크부(110a)는 희생 기판(100) 식각시 마스크로 기능한다.
도 3b를 참조하면, 제1 마스크층 패턴(110) 및 제2 마스크층 패턴(120)을 마스크로 노출된 제1 범프 예정 영역(130a) 및 제2 범프 예정 영역(140a)의 희생 기판(100)을 식각하여 서로 연결된 제1 범프 영역(130b) 및 제2 범프 영역(140b)을 형성한다.
상기 식각 공정은 제1 범프 예정 영역(130a)의 희생 기판(100)을 일정 깊이 식각하여 제1 범프 영역(130b)을 형성하고 제1 범프 영역(130b)이 노출될 때까지 제2 범프 예정 영역(140a)의 희생 기판(100)을 일정 깊이 식각하여 제1 범프 영역(130b)과 연결된 제2 범프 영역(140b)이 형성되도록 수행된다.
다음에는, 제1 마스크층 패턴(110) 및 제2 마스크층 패턴(120)을 제거한다.
도 3c를 참조하면, 희생 기판(100)의 표면에 산화막(150)을 형성한다.
도 3d를 참조하면, 희생 기판(100)의 제2 면(100b)에 접착층(160)을 형성한 다. 다음에는, 희생 기판(100)의 제2 면(100b)에 절연 기판(170)을 접합한다. 절연 기판(170)은 세라믹 기판 또는 글래스 기판인 것이 바람직하다.
도 3d에 도시된 접합 공정을 도 1d에 도시된 접합 공정과 비교하면, 절연 기판(170)이 접합되는 면이 서로 반대면이다. 즉, 도 1d에 도시된 접합 공정은 제1 면(100a)에 절연 기판(170)이 접합되는 반면, 도 3d에 도시된 접합 공정은 도 1d의 제2 면(100b)에 해당하는 제1 면(100a)에 절연 기판(170)이 접합된다.
도 3e를 참조하면, 제1 범프 영역(130b) 및 제2 범프 영역(140b)을 매립하여 범프(180)를 형성한다. 범프(180)는 금속 등의 도전 물질로 형성하는 것이 바람직하다.
도 3f를 참조하면, 희생 기판(100)을 제거하여 캔틸레버 구조물의 범프(180)를 완성한다.
도시되지는 않았으나, 범프(180) 상부에 캔틸레버 빔을 부착하여 프로브의 캔틸레버 구조물을 형성할 수 있다.
도 4a 내지 도 4f는 본 발명의 제2 실시예에 따른 프로브 카드의 범프 형성 방법을 도시한 단면도이다.
도 4a를 참조하면, 희생 기판(100)의 제1 면(100a) 및 제2 면(100b) 상에 제1 마스크층(미도시) 및 제2 마스크층(미도시)을 형성한다. 상기 제1 마스크층 및 제2 마스크층은 TEOS층으로 형성하는 것이 바람직하다.
다음에는, 상기 제1 마스크층 및 제2 마스크층을 선택적으로 식각하여 제1 마스크층 패턴(110) 및 제2 마스크층 패턴(120)을 각각 형성한다. 제1 마스크층 패 턴(110)은 희생 기판(100)의 제1 면(100a)의 제1 범프 예정 영역(130a)의 적어도 일부를 노출시킨다. 또한, 제2 마스크층 패턴(120)은 제1 범프 예정 영역(130a)에 대응하는 희생 기판(100)의 제2 면(100b)의 제2 범프 예정 영역(140a)의 적어도 일부를 노출시킨다.
도 2b에 도시된 바와 같이, 제1 마스크층 패턴(110)은 제1 범프 예정 영역(130a)의 일측에서 타측까지 연장되는 제1 마스크부(110a)를 포함하며, 제2 마스크층 패턴(120)은 제2 범프 예정 영역(140a)의 일측에서 타측까지 연장되는 제2 마스크부(120a)를 포함한다. 제1 마스크부(110a) 및 제2 마스크부(120a)는 희생 기판(100) 식각시 마스크로 기능한다.
도 4b를 참조하면, 제1 마스크층 패턴(110) 및 제2 마스크층 패턴(120)을 마스크로 노출된 제1 범프 예정 영역(130a) 및 제2 범프 예정 영역(140a)의 희생 기판(100)을 식각하여 서로 연결된 제1 범프 영역(130b) 및 제2 범프 영역(140b)을 형성한다.
상기 식각 공정은 제1 범프 예정 영역(130a)의 희생 기판(100)을 일정 깊이 식각하여 제1 범프 영역(130b)을 형성하고 제1 범프 영역(130b)이 노출될 때까지 제2 범프 예정 영역(140a)의 희생 기판(100)을 일정 깊이 식각하여 제1 범프 영역(130b)과 연결된 제2 범프 영역(140b)이 형성되도록 수행된다.
다음에는, 제1 마스크층 패턴(110) 및 제2 마스크층 패턴(120)을 제거한다.
도 4c를 참조하면, 희생 기판(100)의 표면에 산화막(150)을 형성한다.
도 4d를 참조하면, 희생 기판(100)의 제2 면(100b)에 접착층(160)을 형성한 다. 다음에는, 희생 기판(100)의 제2 면(100b)에 절연 기판(170)을 접합한다. 절연 기판(170)은 세라믹 기판 또는 글래스 기판인 것이 바람직하다.
도 4e를 참조하면, 제1 범프 영역(130b) 및 제2 범프 영역(140b)을 매립하여 범프(180)를 형성한다. 범프(180)는 금속 등의 도전 물질로 형성하는 것이 바람직하다.
도 4f를 참조하면, 희생 기판(100)을 제거하여 캔틸레버 구조물의 범프(180)를 완성한다.
도시되지는 않았으나, 범프(180) 상부에 캔틸레버 빔을 부착하여 프로브의 캔틸레버 구조물을 형성할 수 있다.
본 발명에 따른 프로브 카드의 범프 형성 방법은 희생 기판을 몰드로 사용하여 탄성과 내구성이 강하며, 고속으로 동작하는 소자의 테스트에 적합한 높은 종횡비를 가지는 Π 형상 또는 ⅠⅠ 형상의 프로브 카드의 범프를 제공하는 우수한 효과가 있다.

Claims (9)

  1. (a) 희생 기판의 제1 면의 제1 범프 예정 영역의 적어도 일부를 노출시키는 제1 마스크층 패턴 및 상기 제1 범프 예정 영역에 대응하는 희생 기판의 제2 면의 제2 범프 예정 영역의 적어도 일부를 노출시키는 제2 마스크층 패턴을 각각 상기 제1 면 및 제2 면 상부에 형성하는 단계;
    (b) 상기 노출된 제1 범프 예정 영역 및 제2 범프 예정 영역의 희생 기판을 제거하여 서로 연결된 제1 범프 영역 및 제2 범프 영역을 형성하는 단계;
    (c) 상기 제1 마스크층 패턴 및 제2 마스크층 패턴을 제거하는 단계;
    (d) 상기 희생 기판의 제1 면 및 제2 면 중 어느 하나에 절연 기판을 접합하는 단계;
    (e) 상기 제1 범프 영역 및 제2 범프 영역을 매립하는 범프를 형성하는 단계; 및
    (f) 상기 희생 기판을 제거하는 단계
    를 포함하는 것을 특징으로 하는 프로브 카드의 범프 형성 방법.
  2. 제1항에 있어서,
    상기 제1 마스크층 패턴은 상기 제1 범프 예정 영역의 일부를 노출시키도록 상기 제1 범프 예정 영역의 일측에서 타측까지 연장되는 제1 마스크부
    를 포함하며,
    상기 제2 마스크층 패턴은 상기 제2 범프 예정 영역의 일부를 노출시키도록 상기 제2 범프 예정 영역의 일측에서 타측까지 연장되는 제2 마스크부
    를 포함하는 것을 특징으로 하는 프로브 카드의 범프 형성 방법.
  3. 제1항에 있어서,
    상기 제1 마스크층 패턴은 상기 제1 범프 예정 영역의 일부를 노출시키도록 상기 제1 범프 예정 영역의 일측에서 타측까지 연장되는 제1 마스크부를 포함하며,
    상기 제2 마스크층 패턴은 상기 제2 범프 예정 영역의 전부를 노출시키며,
    상기 절연 기판은 상기 희생 기판의 제2 면에 접합되는 것을 특징으로 하는 프로브 카드의 범프 형성 방법.
  4. 제1항에 있어서,
    상기 제1 마스크층 패턴은 상기 제1 범프 예정 영역의 전부를 노출시키며,
    상기 제2 마스크층 패턴은 상기 제2 범프 예정 영역의 일부를 노출시키도록 상기 제2 범프 예정 영역의 일측에서 타측까지 연장되는 제2 마스크부
    를 포함하며,
    상기 절연 기판은 상기 희생 기판의 제2 면에 접합되는 것을 특징으로 하는 프로브 카드의 범프 형성 방법.
  5. 제1항에 있어서,
    상기 (c) 단계를 수행한 후에 상기 희생 기판의 표면에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프로브 카드의 범프 형성 방법.
  6. 제1항에 있어서,
    상기 희생 기판과 절연 기판의 계면에 접착층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프로브 카드의 범프 형성 방법.
  7. 제1항에 있어서,
    상기 절연 기판은 세라믹 기판, 글래스 기판 및 절연 실리콘 기판 중 어느 하나인 것을 특징으로 하는 프로브 카드의 범프 형성 방법.
  8. 제1항에 있어서,
    상기 제1 마스크층 패턴 및 제2 마스크층 패턴은 감광막 및 TEOS층 중 어느 하나를 각각 포함하는 것을 특징으로 하는 프로브 카드의 범프 형성 방법.
  9. 제1항에 있어서,
    상기 희생 기판은 실리콘 기판 및 글래스 기판 중 어느 하나를 포함하는 것을 특징으로 하는 프로브 카드의 범프 형성 방법.
KR1020070014484A 2007-02-12 2007-02-12 프로브 카드의 범프 형성 방법 KR100796206B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070014484A KR100796206B1 (ko) 2007-02-12 2007-02-12 프로브 카드의 범프 형성 방법
US11/760,004 US7685704B2 (en) 2007-02-12 2007-06-08 Method for manufacturing bump of probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014484A KR100796206B1 (ko) 2007-02-12 2007-02-12 프로브 카드의 범프 형성 방법

Publications (1)

Publication Number Publication Date
KR100796206B1 true KR100796206B1 (ko) 2008-01-24

Family

ID=39218602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014484A KR100796206B1 (ko) 2007-02-12 2007-02-12 프로브 카드의 범프 형성 방법

Country Status (2)

Country Link
US (1) US7685704B2 (ko)
KR (1) KR100796206B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235003A (ja) * 1992-02-26 1993-09-10 Fujitsu Ltd 半田バンプ形成方法およびそのためのマスク
JPH11283984A (ja) 1998-03-31 1999-10-15 Kawasaki Steel Corp 半導体装置および半導体装置の製造方法
KR20020011286A (ko) * 2000-08-01 2002-02-08 이재혁 반도체 프로브 장치 및 이를 이용한 반도체 프로브 칩과그의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747358A (en) * 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235003A (ja) * 1992-02-26 1993-09-10 Fujitsu Ltd 半田バンプ形成方法およびそのためのマスク
JPH11283984A (ja) 1998-03-31 1999-10-15 Kawasaki Steel Corp 半導体装置および半導体装置の製造方法
KR20020011286A (ko) * 2000-08-01 2002-02-08 이재혁 반도체 프로브 장치 및 이를 이용한 반도체 프로브 칩과그의 제조방법

Also Published As

Publication number Publication date
US7685704B2 (en) 2010-03-30
US20080189942A1 (en) 2008-08-14

Similar Documents

Publication Publication Date Title
US7692434B2 (en) Probe and method for fabricating the same
KR100749735B1 (ko) 캔틸레버형 프로브 제조 방법 및 이를 이용한 프로브 카드제조 방법
JP2009503537A (ja) カンチレバー型プローブ及びその製造方法
JP2008513801A (ja) 垂直型電気的接触体の製造方法及びこれによる垂直型電気的接触体
JP2020536382A (ja) チップ中間体、その製造システム、半導体チップを作成する方法、およびそのテスト方法
KR100796206B1 (ko) 프로브 카드의 범프 형성 방법
KR100703043B1 (ko) 검사용 프로브 기판 및 그 제조 방법
KR100736678B1 (ko) 프로브 구조물 제조 방법
KR20090030543A (ko) 프로브 핀 및 이를 제조하는 방법
KR100796204B1 (ko) 프로브 카드의 캔틸레버 구조물 제조 방법
JP4954492B2 (ja) プローブおよびその製造方法
KR100733815B1 (ko) 프로브 구조물 제조 방법
KR100796207B1 (ko) 프로브 카드의 프로브 구조물 제조 방법
KR100627977B1 (ko) 수직형 프로브 제조방법
KR100891346B1 (ko) 프로브 카드 및 그 제조방법
KR100743978B1 (ko) 프로브 카드용 접촉 소자 및 그 제조 방법
KR101322264B1 (ko) 프로브 카드용 전기접촉소자 제조 방법
JP2001021587A (ja) 検査プローブとその製造方法
KR100928901B1 (ko) 프로브 카드 제조 방법
KR100752953B1 (ko) 프로브 카드의 범프 형성 방법
KR100703042B1 (ko) 검사용 프로브 기판 및 그 제조 방법
KR100977207B1 (ko) 프로브 및 프로브 카드의 제조 방법
KR100480590B1 (ko) 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법
KR100697785B1 (ko) 웨이퍼 접합 기술을 이용한 프로브 구조물 제조 방법
KR101329546B1 (ko) 상하 방향으로 형성된 연결부를 가지는 프로브핀 제조방법 및 이에 의해 형성된 프로브핀, 그리고 이를 포함하는 프로브카드

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140113

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee