JP2005026020A - カードエッジ接続構造 - Google Patents

カードエッジ接続構造 Download PDF

Info

Publication number
JP2005026020A
JP2005026020A JP2003188816A JP2003188816A JP2005026020A JP 2005026020 A JP2005026020 A JP 2005026020A JP 2003188816 A JP2003188816 A JP 2003188816A JP 2003188816 A JP2003188816 A JP 2003188816A JP 2005026020 A JP2005026020 A JP 2005026020A
Authority
JP
Japan
Prior art keywords
pad
substrate
connection
card edge
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003188816A
Other languages
English (en)
Inventor
Hiroyuki Fujimi
浩之 藤見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2003188816A priority Critical patent/JP2005026020A/ja
Publication of JP2005026020A publication Critical patent/JP2005026020A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】カードエッジ接続部において複数の高速信号を伝送する場合、基板上の接続パッドにおけるクロストークの影響を考慮して、信号間ピッチを大きく取らなければならなかった。また伝送速度の高速化に制限があった。
【解決手段】基板1をコネクタ6の開口部にスライドさせて挿入する。端子5は弾性を有しており、また基板1を挟み込む部分端子5の開口間隔は、パッドを含めた基板厚よりも小さいため、一定の圧力をもって接触しパッド3とコネクタ端子の電気的導通が可能となる。パッド3を介して差動の高速信号を伝送した場合に、パッド3から電磁界が発生して隣接するパッド4に干渉することでクロストークが発生する。高速信号配線の電磁界分布は、誘電体中の方が大気中と比較して損失が大きく、電磁界の強い範囲を小さくすることができる。段差構造を採ることにより隣接する高速信号間に基材である誘電体が介在してクロストークが抑制される。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、薄板状のプリント基板とソケットの接続構造に関し、特にプリント基板上の接続用パッドとソケット端子部との接触をもって導通させるカードエッジ型の接続構造に関する。
【0002】
【従来の技術】
従来、この種のカードエッジ型の接続構造においては、プリント基板、あるいはICカードのような、縁辺付近に接続用の電極パッドが形成された薄板状の電子部品を、これに対応する端子を有するソケットに挿入することによって電気的な接続が実現されていた。特に、多数の信号を高速で伝送させるための高密度化と、より小さい構成を実現するための省スペース化という、相反する条件の両立が求められる昨今のプリント基板における接続構造は、同じ設置面積でより多くの信号線を接触させることのできるような構造であることが望ましい。
【0003】
例えば、特開平5−74526号公報「プリント基板とコネクタおよびその接続方法」に記載された技術には、この命題に対する一つの答えとなる接続構造が開示されている。以下、この接続構造の先行技術について、図12を参照してポイントを簡単に説明する。
【0004】
電子回路を構成するプリント基板101の辺縁部分に設けられた電子部実装エリア102と、カードエッジコネクタ104との電気信号を送受するための階段状構造のコネクタ接触端子103によりカードエッジ型接続構造が構成されている。カードエッジコネクタ104にプリント基板101が挿入された際、コネクタ接触端子103を介して高速信号を導通するため、マザー基板(図示せず)にハンダ付けされた接触電極105を有している。プリント基板101のコネクタ接触端子103は各面に3段の階段構造となっており、これに対応するカードエッジコネクタ104の接触電極105も各側壁に3段の階段構造に形成されている。このような構成を採ることにより、プリント基板及びコネクタの電極間隔を狭めずに単位面積あたりの電極数を増やすことを可能としている。
【0005】
【発明が解決しようとする課題】
しかしながら、プリント基板上のソケット端子接続用パッドは、ソケット並びに基板の寸法公差と、ソケットと基板の取付け公差を考慮し、端子幅に対してやや幅広となるよう形成されている。これは上述した先行技術においても免れ得ない構造上の問題であり、このことが「パッド同士の間隔(ピッチ)が狭くなることによるクロストークの増大」という現象を生じた。このため、特に多数の信号を高速で伝送することが求められるプリント基板において、ソケット端子接続用パッド上で信号が劣化するという課題を招いていた。
【0006】
逆にクロストークの影響を回避するためには、接続用パッドのピッチを広くとらなければならず、カードエッジ構造の大型化に繋がるというジレンマに陥っていた。
【0007】
本発明は、このような課題を解消し、クロストークの増大を抑えて接続用パッドの狭ピッチ化を図り、多数の信号を高速で伝送可能な小型高密度のカードエッジ接続構造の提供を目的とする。
【0008】
【課題を解決するための手段】
以上の課題を鑑み、本発明のカードエッジ接続構造は、コネクタの接続端子と接触することで高速信号を導通する複数の接続パッドが、基板辺縁付近に穿設されかつ該基板辺側の一端が開放された切溝内に並列して形成され、かつ前記並列形成された接続パッド間に一定の法則で凸状の段部を差し挟み、該段部の上にグランド電位の接続パッドを形成してなることを特徴とする。
【0009】
また、本カードエッジ接続構造の第二構成例としては、上述の構成に加えて、前記段部の上に形成されたグランド電位のコネクタ端子接続パッドの直下に、前記基板内層に形成されるグランド層と接続するスルーホールを備えたことを特徴とする。
【0010】
さらに、本カードエッジ接続構造の第三構成例としては、上述の構成に加えて、前記グランド電位のコネクタ端子接続パッドおよび前記凸上の段部の周囲をメタライズ加工したことを特徴とする。
【0011】
また、本発明のカードエッジ接続構造の第四構成例としては、前記基板縁辺付近に複数の高速信号コネクタ端子接続パッドと、該複数の高速信号コネクタ端子の間に一定の法則で差し挟まれたグランド電位のコネクタ端子接続パッドを並列形成し、前記グランド電位接続パッドの導体厚を前記高速信号接続パッドの導体厚に対して厚く形成したことを特徴とする。
【0012】
さらに、本発明のカードエッジ接続構造の第五構成例としては、第四構成例に加えて、前記高速信号接続パッドの導体厚に対して厚く形成されたグランド電位のコネクタ端子接続パッドの直下に、前記基板内層に形成されるグランド層と接続するスルーホールを備えたことを特徴とする。
【0013】
【特許文献1】
特開平5−74526号公報
【0014】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照して詳細に説明する。
【0015】
図1は本発明のカードエッジ型接続構造におけるプリント基板の斜視図である。接続パッド3および接続パッド4はそれぞれ高速差動信号のペア信号であり、接続パッド2はGNDである。高周波信号の接続パッド3および4は、GNDパッド2が形成されている表面層に対して段差を持たせるように基板内に埋設されており、アイソレーションが必要なペア間信号である接続パッド3および4との間にはGNDパッド2が設けられている。図1は高速の差動信号に対する構造を示しているが、差動信号でない場合は、高速信号用の接続パッドとGND用の接続パッド2が交互に並ぶような形で設けられなければならない。
【0016】
次にこの接続構造の製造方法について説明する。多層基板を使用し、接続パッド3および4を他の内層配線形成時と同時にエッチング等で形成し、積層工程で多層基板化する。接続パッドの内層位置は任意に設定することができる。その後機械加工あるいは化学エッチング等の方法により段差加工を行い、接続パッド3および4を表面に露出させる。機械加工的に内層配線を露出させる際には、加工刃先と露出パッドの導通状態を検出することによって深さ方向の加工位置を制御する。エッチングの際には、マスキングとエッチング時間を制御することによって基板を任意の形状に加工する。最後に表面処理として、接続パッド2および3とGNDパッド4に対して同時にニッケル下地の金メッキを施す。金メッキは薄付け無電解金メッキもしくは厚付けの電解金メッキにより行われる。
【0017】
図2はカードエッジ部の端面図である。電解メッキを選択した場合、メッキの際だけは対象パッドを同一電位に保つ必要があるため、仮接続の配線8を基板側に引き出し、メッキ完了後に基板端部の点線部分を斜めに切断する。この斜め切断によってメッキ後不要となる仮接続の配線8の排除と、基板をソケットに挿入する際のガイドの効果がもたらされる。基板端部の斜めカットについてはガイド形状の効果を得るために無電解メッキの場合においても実施する。基板に用いる配線材料は銅導体であり、その厚みは一般的に流通している材料である18μmあるいは35μm厚のものを使用する。
【0018】
露出させる内層については露出工程での薄膜化を考慮し、信頼性から厚めの膜厚を選択することが望ましい。基板1の誘電体材料についてもガラスエポキシ、ポリイミド、BTレジンなどの一般的な基材を使用する。層間厚みおよび基板材料厚みについても特別な制約はなく、流通面から入手が容易な材料での構成が可能である。ただし基板厚みについてはソケット側の端子間距離と連動させる必要がある。ソケット側の対応基板厚を無用に増加させないためには、基板厚は1.6mm、1.0mm、0.8mm程度に集約させることが望ましい。ハンダレジストについては、接続パッド間には不要であるため、接続パッド列の手前まで行う。
【0019】
図3はコネクタに基板を実装した側面図である。コネクタ端子5は基板の段差に一致するようにコネクタ6内に収容する。コネクタ端子5と接続パッド3および4までの距離が同じであることから、コネクタ端子5の接触圧は一定に保たれている。ソケット6はポリエステルなどのプラスチック材料で形成し、コネクタ端子5については銅合金などのニッケル下地の金メッキ処理を施す。
【0020】
図4はコネクタおよび基板の正面図である。基板1は表面に高速の差動信号を配置し、裏面には電源線など低速信号を配置しており、基板表面のみ段差構造となっているが、この段差構造を基板両面に配置することについても問題なく可能である。
【0021】
続いて本発明の動作について説明する。
【0022】
図3に示すように、基板1をコネクタ6の開口部にスライドさせて挿入する。コネクタ端子5は弾性を有しており、また基板1を挟み込む箇所の端子5の開口間隔は、各接続パッド2,3あるいは4を含めた基板厚よりも小さいため、一定の圧力をもって接触し基板上の各接続パッド2,3あるいは4とコネクタ端子の電気的導通が可能となる。
【0023】
図8は本発明の構造における電磁界分布を示す図である。接続パッド3を介して差動の高速信号を伝送した場合に、接続パッド3から発生する電磁界の分布を示している。高速信号伝送時には、電磁界分布が隣接する接続パッド4に干渉することでクロストークが発生する。高速信号配線の電磁界分布は、誘電体中の方が大気中と比較して損失が大きく、分布を集約できることから、電磁界の強い範囲を小さくすることができる。よって本発明の構造のごとく、段差構造によって隣接する高速信号間に基材である誘電体が介在させることでクロストークが抑制される。
【0024】
本発明の構造により、同一ピッチ及びパッドサイズのカードエッジコネクタ構造と比較して、どの程度高速配線間のクロストークが減少するかにつき検証を行った。検証には電磁界解析シミュレータを使用し、モデリングを行って結果を比較した。シミュレーション条件は、パターン幅0.8mm、パターン長5.0mm、パターン間0.2mm、基板段差0.4mm、比誘電率0.47、誘電正接0.02として解析を行っている。
【0025】
このクロストークのシミュレーション結果を図9、図10に示す。図9は本発明の高速信号パッドを埋設させた場合で、図10は従来の同一平面状に接続パッドを配置した場合の結果である。従来構造の場合、クロストークのピークは8GHz付近で−28dB、本発明構造の場合だと7GHz付近で−31dBのピークを迎え、改善の効果を確認できた。
【0026】
次に、本発明の第2の実施形態について図面を参照して説明する。
図7は高速信号のコネクタ端子接続パッド間に設けるGNDの接続パッド2の直下にスルーホール7を設けた点が特徴である。こうすることによって、高速信号の接続パッド間に誘電体とGND電位のシールド板が介在することになる。本構造によって基板内部を通過する電磁界の影響を抑え、クロストークを抑圧することができる。
【0027】
従来構造である接続パッドを基板平面状に配列した場合において、GNDパッドにスルーホール7を設けた場合と比較すると、高速信号の接続パッド間には、高速信号の接続パッド上面側に誘電体及びGNDスルーホール7を介在することとなり、クロストーク抑圧の効果がより顕著となる。第1の実施形態と同じ条件で行ったクロストークのシミュレーションによる検証結果を図11に示す。クロストークのピークは7GHz付近で−42dBとなり、第1の実施形態から更にクロストーク抑圧の効果が向上した。
【0028】
続いて本発明の第3の実施形態につき図面を参照して説明する。図8に示すように、本実施形態では高速信号の接続パッド間に設けるGNDの接続パッドの導体厚を高速信号の接続パッドの導体厚から相対的に厚くする構造を採っている。導体厚は銅配線の厚みによって制御する。厚みはスルーホール7のメッキ時に部分的に厚付けする、またはエッチングもしくは機械加工によって変更する。下地ニッケルおよび金メッキのメッキ工程は、他の接続パッドと一括して行う。この構造によって、基板表面側を伝搬する電磁界の影響について、GND電位の金属材料によるシールド効果でクロストークの影響を抑圧することが可能となる。
【0029】
さらに続いて、本発明の第4の実施形態につき図面を参照して説明する。図9に示すように、GND接続パッド2と導通したメタライズ9を基板凸部の周囲に施した構造である。GND電位の金属材料が高速信号の接続パッド間に介在するため、シールド効果によってクロストークを抑圧することができる。
【0030】
【発明の効果】
以上説明してきたとおり、本発明のカードエッジ接続構造においては、接続パッド間に誘電体を介在させることにより電磁界分布の広がりを抑圧し、隣接する高速信号接続パッドへの影響を緩和することができ、高速信号間に対するクロストークの影響を抑圧できるという効果を奏する。ひいてはコネクタ端子接続パッドのピッチをさらに小さくし、コネクタ接合の小型高密度化を実現するという効果も奏する。
【図面の簡単な説明】
【図1】本発明のカードエッジ型接続構造の実施形態におけるプリント基板の外観斜視図である。
【図2】カードエッジ部の基板端面を示す図である。
【図3】コネクタに基板を実装したときの接続部を示す断面図である。
【図4】コネクタおよび基板の正面図である。
【図5】本発明におけるカードエッジ接続構造の第二の実施形態を示す正面図である。
【図6】本発明におけるカードエッジ接続構造の第三の実施形態を示す正面図である。
【図7】本発明におけるカードエッジ接続構造の第四の実施形態を示す正面図である。
【図8】電磁界分布を示すイメージである。
【図9】第一の実施形態におけるシミュレーション条件の結果得られた、クロストークのピークを示すグラフである。
【図10】従来構成におけるシミュレーション条件の結果得られた、クロストークのピークを示すグラフである。
【図11】第二の実施形態におけるシミュレーション条件の結果得られた、クロストークのピークを示すグラフである。
【図12】従来のカードエッジ構造の一例を示す外観斜視図である。
【符号の説明】
1 基板
2 コネクタ接続パッド(GND)
3 コネクタ接続パッド(高速信号)
4 コネクタ接続パッド(高速信号)
5 コネクタ端子
6 コネクタ
7 GNDスルーホール
8 メッキ用仮接続線
9 メタライズ

Claims (5)

  1. コネクタの接続端子と接触することで高速信号を導通する複数の接続パッドが、基板辺縁付近に穿設されかつ該基板辺側の一端が開放された切溝内に並列して形成され、かつ前記並列形成された接続パッド間に一定の法則で凸状の段部を差し挟み、該段部の上にグランド電位の接続パッドを形成してなることを特徴とするカードエッジ接続構造。
  2. 前記段部の上に形成されたグランド電位のコネクタ端子接続パッドの直下に、前記基板内層に形成されるグランド層と接続するスルーホールを備えたことを特徴とする、請求項1記載のカードエッジ構造。
  3. 前記グランド電位のコネクタ端子接続パッドおよび前記凸上の段部の周囲をメタライズ加工したことを特徴とする、請求項1または請求項2記載のカードエッジ構造。
  4. 前記基板縁辺付近に複数の高速信号コネクタ端子接続パッドと、該複数の高速信号コネクタ端子の間に一定の法則で差し挟まれたグランド電位のコネクタ端子接続パッドを並列形成し、前記グランド電位接続パッドの導体厚を前記高速信号接続パッドの導体厚に対して厚く形成したことを特徴とするカードエッジ接続構造。
  5. 前記高速信号接続パッドの導体厚に対して厚く形成されたグランド電位のコネクタ端子接続パッドの直下に、前記基板内層に形成されるグランド層と接続するスルーホールを備えたことを特徴とする、請求項4記載のカードエッジ構造。
JP2003188816A 2003-06-30 2003-06-30 カードエッジ接続構造 Withdrawn JP2005026020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003188816A JP2005026020A (ja) 2003-06-30 2003-06-30 カードエッジ接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003188816A JP2005026020A (ja) 2003-06-30 2003-06-30 カードエッジ接続構造

Publications (1)

Publication Number Publication Date
JP2005026020A true JP2005026020A (ja) 2005-01-27

Family

ID=34187228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003188816A Withdrawn JP2005026020A (ja) 2003-06-30 2003-06-30 カードエッジ接続構造

Country Status (1)

Country Link
JP (1) JP2005026020A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177045A (ja) * 2007-01-18 2008-07-31 Fujitsu Component Ltd 平衡伝送用コネクタ及び平衡伝送用ケーブルアッセンブリ
US7638715B2 (en) 2005-07-22 2009-12-29 Fujitsu Component Limited Printed circuit board and manufacturing method therefor
US9433094B2 (en) 2012-12-18 2016-08-30 Nec Corporation Electronic substrate and structure for connector connection thereof
JPWO2020179436A1 (ja) * 2019-03-07 2020-09-10

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638715B2 (en) 2005-07-22 2009-12-29 Fujitsu Component Limited Printed circuit board and manufacturing method therefor
US8288661B2 (en) 2005-07-22 2012-10-16 Fujitsu Component Limited Printed circuit board and manufacturing method therefor
JP2008177045A (ja) * 2007-01-18 2008-07-31 Fujitsu Component Ltd 平衡伝送用コネクタ及び平衡伝送用ケーブルアッセンブリ
US9433094B2 (en) 2012-12-18 2016-08-30 Nec Corporation Electronic substrate and structure for connector connection thereof
JPWO2020179436A1 (ja) * 2019-03-07 2020-09-10
WO2020179436A1 (ja) * 2019-03-07 2020-09-10 日本圧着端子製造株式会社 コネクタ
JP7312414B2 (ja) 2019-03-07 2023-07-21 日本圧着端子製造株式会社 コネクタ
US11769958B2 (en) 2019-03-07 2023-09-26 J.S.T. Mfg. Co., Ltd. Connector for connection to a sheet-like electrically conductive member provided with a plurality of electrically conductive portions that are arranged at different height positions in the thickness direction of the electrically conductive member

Similar Documents

Publication Publication Date Title
CN101416567B (zh) 中继基板、其制造方法及使用其的立体电路装置
JP5930069B2 (ja) 電子基板及びそのコネクタ接続構造
US20120187550A1 (en) Interconnection structure, apparatus therewith, circuit structure therewith
JP2003272774A (ja) Fpcケーブル用コネクタ
KR20060086296A (ko) 접전 단자를 갖는 프린트 기판, 전자 기기 및 그 제조 방법
JPH1154944A (ja) 回路基板
CN113543463A (zh) 一种具有三维线路的高密度印制电路板及其制备方法
JP2005026020A (ja) カードエッジ接続構造
US7405364B2 (en) Decoupled signal-power substrate architecture
WO2008010445A1 (fr) Carte à circuit imprimé multicouche
KR100674305B1 (ko) 인쇄회로기판 및 그 제조방법
CN112533349B (zh) 电路板及其制作方法
JP2013115110A (ja) 段差構造のプリント配線板
JP2004228344A (ja) 多層fpc
CN115133369A (zh) 一种电子组件和电子设备
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법
JP2784523B2 (ja) 電子部品搭載用基板
CN213847133U (zh) 一种降低厚度的多层电路板结构
JP5185184B2 (ja) フレキシブルプリント基板およびその製造方法
JP2001053507A (ja) 配線基板とその製造方法
JP2004040032A (ja) 配線基板及び配線基板の製造方法
JP4147436B2 (ja) ヒートシンクを挟んだ基板の接続方法と装置
JP2661570B2 (ja) 高周波装置
JP4496721B2 (ja) 高速信号回路基板およびその信号伝送特性の改善方法。
JP2908918B2 (ja) 厚膜薄膜混成多層回路基板

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050401

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050414

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905