JP2001053507A - 配線基板とその製造方法 - Google Patents

配線基板とその製造方法

Info

Publication number
JP2001053507A
JP2001053507A JP11229169A JP22916999A JP2001053507A JP 2001053507 A JP2001053507 A JP 2001053507A JP 11229169 A JP11229169 A JP 11229169A JP 22916999 A JP22916999 A JP 22916999A JP 2001053507 A JP2001053507 A JP 2001053507A
Authority
JP
Japan
Prior art keywords
wiring
signal
wiring board
core material
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11229169A
Other languages
English (en)
Inventor
Shoichi Chikamichi
昌一 近道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11229169A priority Critical patent/JP2001053507A/ja
Publication of JP2001053507A publication Critical patent/JP2001053507A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 配線基板上の信号配線の一部に、幅が細い部
分がある場合にも、信号配線の特性インピーダンスを整
合させることができる配線基板とその製造方法を提供
し、かつこれによりLSIからの信号を引出す際に、層
数を増やすことなくまたは少ない層数で信号を引出すこ
とができる配線基板とその製造方法を提供する。 【解決手段】 本発明の配線基板は、信号配線10と導
体部20の間に絶縁部30を挟む、ストリップライン及
びマイクロストリップラインを構成する配線基板におい
て、信号配線の幅に応じて、信号配線10に対向する導
体部20の絶縁部30側に対し凸部21を設けて、絶縁
部30の厚さを調節することにより、信号配線10の特
性インピーダンスを整合させることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ストリップライン
及びマイクロストリップラインを構成する配線基板とそ
の製造方法に関し、特に信号配線において特性インピー
ダンスが整合し品質良く信号伝送を行う配線基板とその
製造方法に関する。
【0002】
【従来の技術】LSI間の信号伝送においては、歪みの
ない信号波形を伝送し品質の良い信号伝送を行うため
に、特性インピーダンスを整合することが重要である。
【0003】そのためには、LSIパッケージを使わな
いベアチップ実装が有効である。
【0004】LSIのベアチップ実装は、LSIの信号
/電源/グランド端子をLSIの片面に面状に配置し、
これをプリント配線基板などの配線基板に対し半田ボー
ルにより接続する。
【0005】また、ストリップライン及びマイクロスト
リップラインを構成する配線基板において、信号配線の
特性インダクタンスは、特開平09−223851に開
示された従来技術で説明されたように、信号配線の幅と
絶縁部の厚さとの比の値により定まる。このため信号配
線の幅を細くした場合に、外部との特性インダクタンス
を整合させるためには、絶縁部の厚さを薄くすることが
必要になる。
【0006】
【発明が解決しようとする課題】上述したように従来の
配線基板では、LSIの端子との接続等においてはLS
Iの端子間隔が非常に狭いため、LSI端子間に配線可
能な信号配線はせいぜい1層あたり1本であり、LSI
の中央部から信号配線を引出すためには層数を増やすこ
とが必要であった。
【0007】この回避策として、LSI近辺のみの信号
配線を細くすることが考えられるが、絶縁部の厚さが同
じ場合、特性インピーダンスが細くしない部分より高く
なるため、特性インピーダンスが不整合し信号波形の反
射が生じるという問題がある。
【0008】また、信号配線を細くした場合には、これ
に合わせて絶縁部を薄くし特性インピーダンスを整合さ
せることも考えられるが、部分的に絶縁部を薄くするこ
とは困難である。
【0009】また、基板全体で信号配線を細くすること
で、絶縁部の厚さは一定のまま特性インピーダンスを整
合させることも考えられるが、信号配線が細い状態で比
較的長い距離(LSI間など)を信号伝送すると、直流
抵抗により信号波形が減衰し、信号振幅が出ないなどの
問題があるため、この方法は得策とは言えない。
【0010】また、特開平09−223851に開示さ
れた従来技術では、信号配線を細くした部分の基板の反
対側を削ることで、信号配線を細くした部分の基板を薄
くし、その後で、基板の信号配線の反対側に対し金属メ
ッキを行うことで導体部を作成している。
【0011】しかし、この基板を削ることによる絶縁部
を薄くする方法は、基板の強度を弱くする危険性があ
る。
【0012】本発明の第1の目的は、上記従来技術の欠
点を解決し、配線基板上の信号配線の一部に幅が細い部
分がある場合にも、信号配線の特性インピーダンスを整
合させることができる配線基板とその製造方法を提供す
ることにある。
【0013】本発明の第2の目的は、LSIやLSIパ
ッケージ、LSIソケット、コネクタ等からの信号を引
出す際に、引出す部分のみの信号配線の幅を細くし、か
つ特性インピーダンスを整合させることにより、層数を
増やすことなくまたは少ない層数で信号を引出すことが
できる配線基板とその製造方法を提供することにある。
【0014】本発明の第3の目的は、LSIパッドから
信号を引出す幅の細い信号配線を極力短くし、かつ特性
インピーダンスを整合させることにより、信号波形の歪
みや減衰の少ない品質の良い信号伝送をする配線基板と
その製造方法を提供することにある。
【0015】なお、この手法は、LSIのベアチップ実
装のみに適用されるものではなく、LSIパッケージや
LSIソケット、コネクタからの信号配線の引出しにも
適用可能である。
【0016】
【課題を解決するための手段】上記目的を達成するため
本発明の配線基板は、信号配線と導体部の間に絶縁部を
挟む、ストリップライン及びマイクロストリップライン
を構成する配線基板において、前記信号配線の幅に応じ
て、前記信号配線に対向する前記導体部の前記絶縁部側
に対し凸部を設けて、前記絶縁部の厚さを調節すること
により、前記信号配線の特性インピーダンスを整合させ
ることを特徴とする。
【0017】請求項2の本発明の配線基板は、ストリッ
プライン構造を繰返し多層構造とすることを特徴とす
る。
【0018】請求項3の本発明の配線基板は、LSIの
端子からの配線の引出しにおいて、前記配線基板上の前
記信号配線は、前記LSIの端子のごく近くの部分のみ
幅を細くすることにより直流抵抗による信号波形への影
響を少なくし、この前記信号配線の幅を細くした部分に
は前記凸部を設けることにより特性インピーダンスを整
合させることを特徴とする。
【0019】請求項4の本発明の配線基板は、前記LS
Iをベアチップ実装することを特徴とする。
【0020】請求項5の本発明の配線基板の製造方法
は、片面に導体部を持つコア材に対し、前記導体部の側
に感光性レジストを塗布し、信号配線の幅に応じて前記
絶縁部の厚さを調節することにより、前記信号配線の特
性インピーダンスを整合させる凸部を、前記導体部に設
けるために、凸部を設ける個所の配線が描かれたフォト
マスクを用いて、前記感光性レジストを露光し、前記感
光性レジストから、前記凸部の配線となる部分を除去
し、前記コア材にメッキを行うことにより、前記導体部
上に前記凸部を形成し、残る全ての感光性レジストを除
去することを特徴とする。
【0021】請求項6の本発明の配線基板の製造方法
は、片面に導体部を持つコア材に対し、信号配線の幅に
応じて前記絶縁部の厚さを調節することにより、前記信
号配線の特性インピーダンスを整合させる凸部を、前記
導体部に設けるために、前記導体部に凸部を設ける個所
の配線が描かれたステンシル・スクリーンを貼付け、レ
ジストを、前記コア材の前記ステンシル・スクリーン上
から転写し、前記レジストの直接前記コア材に接着した
部分を残し、前記ステンシル・スクリーンを、前記ステ
ンシル・スクリーン上の前記レジストと共にコア材から
外し、前記コア材にメッキを行うことにより、前記導体
部上に前記凸部を形成し、残る全てのレジストを除去す
ることを特徴とする。
【0022】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0023】図1は、本発明の第1の実施の形態による
配線基板の断面図であり、(a)は、信号配線10の透
視図を示し、(b)は信号配線10と同一方向のA−
A’の断面図を示し、(c)は信号配線10と直交方向
のB−B’の断面図を示し、(d)は信号配線10と直
交方向のC−C’の断面図を示す。
【0024】図1を参照すると、信号配線10の幅がB
−B’よりもC−C’の側は細くなっている。ここで、
特性インピーダンスを整合させるため、細いC−C’の
側の信号配線10と対向する導体部20に凸部21を設
けることにより、絶縁部30の厚さを薄くすることでB
−B’部とC−C’部の特性インピーダンスを等しくさ
せている。ここで、導体部20は電源層導体あるいはグ
ランド層導体から成り、絶縁部30はプリプレグ等から
成る。
【0025】次に、本発明の第1の実施の形態による配
線基板をドライフィルム法で形成する処理を図面を参照
して詳細に説明する。図2は、本発明の第1の実施の形
態による配線基板の、凸部21をドライフィルム法で形
成する処理の各過程における配線基板の断面図である。
図3は、本発明の第1の実施の形態による配線基板の、
凸部21をドライフィルム法で形成する処理を説明する
ためのフローチャートである。
【0026】まず、コア材40の片面に感光性レジスト
50を塗布する(ステップ301)。ここで、コア材4
0はガラス布基材エポキシ樹脂銅張積層版等から成る。
【0027】次に、所望の凸部21の配線が描かれたフ
ォトマスクを使って、感光性レジスト50を露光し、現
像し、凸部21の配線となる部分の不要な感光性レジス
ト50を除去する(ステップ302)。
【0028】そして、メッキを行い凸部21を形成し
(ステップ303)、最後に、感光性レジスト50を除
去する(ステップ304)。
【0029】こうして、導体部20に凸部21を形成す
ることが可能となる。
【0030】ここでは、プリント配線基板を想定して片
面基板のコア材40を用いたが、両面基板に対しても同
様の製造プロセスで製造が可能である。
【0031】また、このドライフィルム法により凸部2
1を形成する方法は、プリント基板のみではなくセラミ
ック配線基板等の他の配線基板にも適用が可能である。
【0032】次に、本発明の第1の実施の形態による配
線基板をスクリーン印刷法で形成する処理を図面を参照
して詳細に説明する。図4は、本発明の第1の実施の形
態による配線基板の、凸部21をスクリーン印刷法で形
成する処理の各過程における配線基板の断面図である。
図5は、本発明の第1の実施の形態による配線基板の、
凸部21をスクリーン印刷法で形成する処理を説明する
ためのフローチャートである。なお、製造する配線基板
の各部の材質は前記ドライフィルム法による配線基板と
同じである。
【0033】まず、所望の凸部21の配線が描かれたス
テンシル・スクリーン60をコア材40の片面に具備す
る(ステップ501)。
【0034】次に、スキージ70を使ってレジストをコ
ア材40の片面に転写する(ステップ502)。
【0035】そして、ステンシル・スクリーン60をコ
ア材40の片面から外し、メッキを行い凸部21を形成
する(ステップ503)。
【0036】最後に、レジスト50を除去する(ステッ
プ504)。
【0037】こうして、導体部20に凸部21を形成す
ることが可能となる。
【0038】ここでは、プリント配線基板を想定して片
面基板のコア材40を用いたが、両面基板でも同様の製
造プロセスで製造可能である。
【0039】図6は、本発明の第1の実施の形態による
配線基板の一実施例の断面図である。
【0040】図6に示される本発明の第1の実施の形態
による配線基板を適応した具体的な一実施例において
は、特性インピーダンスは”50Ω”を目標にしてお
り、各部寸法は株式会社アプライド・シミュレーション
・テクノロジ社製ApsimRLGCにて計算した値で
ある。
【0041】次に、本発明を多層構造の配線基板に適応
した第2の実施の形態について図面を参照して詳細に説
明する。図7は、本発明の第2の実施の形態による配線
基板の断面図であり、導体部20を2層、信号配線10
を2層に適用した例を示している。
【0042】配線基板を更に高多層化する場合は、図7
に示されるストリップライン構造を繰返すことにより実
現可能である。
【0043】図8は、本発明の第2の実施の形態による
配線基板を、LSIの信号引出し配線に適用した一実施
例の断面図である図8を参照すると、本実施例の配線基
板は、4列のLSIパッド80を持ち、かつ配線幅Wの
信号配線10ではLSIパッドピッチ間に1本しか配す
ることしかできない。この場合に、LSIの信号引出し
配線の配線幅を配線幅Wの半分にすることと、B−B’
断面のような断面構造をとることにより、LSIパッド
ピッチ間に引出し配線を2本配することができ、信号層
を2層のまま増やすことなく信号を引出すことが可能と
なる。
【0044】以上好ましい実施の形態及び実施例をあげ
て本発明を説明したが、本発明は必ずしも上記実施の形
態及び実施例に限定されるものではなく、その技術的思
想の範囲内において様々に変形して実施することができ
る。
【0045】
【発明の効果】以上説明したように本発明の配線基板と
その製造方法によれば、以下のような効果が達成され
る。
【0046】配線基板上の信号配線の一部に、幅が細い
部分がある場合にも、信号配線の特性インピーダンスを
整合させることができる。これは、信号配線と対向する
電源層導体あるいはグランド層導体に対し凸部を設ける
ことにより、信号配線が細い部分のみに対し絶縁部の厚
さを薄くしたためである。
【0047】LSIやLSIパッケージ、LSIソケッ
ト、コネクタ等からの信号を引出す際に、引出す信号配
線の幅を細くしても特性インピーダンスを整合させるこ
とが可能となるため、層数を増やすことなくまたは少な
い層数で信号を引出すことができる。
【0048】LSIパッドから信号を引出す幅の細い信
号配線を極力短くし、かつ特性インピーダンスを整合さ
せることが可能となるため、信号波形の歪みや減衰を少
なくすることができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態による配線基板の
断面図である。
【図2】 本発明の第1の実施の形態による配線基板
の、凸部をドライフィルム法で形成する処理の各過程に
おける配線基板の断面図である。
【図3】 本発明の第1の実施の形態による配線基板
の、凸部をドライフィルム法で形成する処理を説明する
ためのフローチャートである。
【図4】 本発明の第1の実施の形態による配線基板
の、凸部をスクリーン印刷法で形成する処理の各過程に
おける配線基板の断面図である。
【図5】 本発明の第1の実施の形態による配線基板
の、凸部をスクリーン印刷法で形成する処理を説明する
ためのフローチャートである。
【図6】 本発明の第1の実施の形態による配線基板
の、一実施例の断面図である。
【図7】 本発明の第2の実施の形態による配線基板の
断面図である。
【図8】 本発明の第2の実施の形態による配線基板
を、LSIの信号引出し配線に適用した一実施例の断面
図である。
【符号の説明】
10 信号配線 20 導体部 21 凸部 30 絶縁部 40 コア材 50 感光性レジスト 60 ステンシル・スクリーン 70 スキージ 80 LSIパッド

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 信号配線と導体部の間に絶縁部を挟む、
    ストリップライン及びマイクロストリップラインを構成
    する配線基板において、 前記信号配線の幅に応じて、前記信号配線に対向する前
    記導体部の前記絶縁部側に対し凸部を設けて、前記絶縁
    部の厚さを調節することにより、前記信号配線の特性イ
    ンピーダンスを整合させることを特徴とする配線基板。
  2. 【請求項2】 ストリップライン構造を繰返し多層構造
    とすることを特徴とする請求項1に記載の配線基板。
  3. 【請求項3】 LSIの端子からの配線の引出しにおい
    て、 前記配線基板上の前記信号配線は、 前記LSIの端子のごく近くの部分のみ幅を細くするこ
    とにより直流抵抗による信号波形への影響を少なくし、 この前記信号配線の幅を細くした部分には前記凸部を設
    けることにより特性インピーダンスを整合させることを
    特徴とする請求項1又は請求項2に記載の配線基板。
  4. 【請求項4】 前記LSIをベアチップ実装することを
    特徴とする請求項3に記載の配線基板。
  5. 【請求項5】 片面に導体部を持つコア材に対し、前記
    導体部の側に感光性レジストを塗布し、 信号配線の幅に応じて前記絶縁部の厚さを調節すること
    により、前記信号配線の特性インピーダンスを整合させ
    る凸部を、前記導体部に設けるために、凸部を設ける個
    所の配線が描かれたフォトマスクを用いて、前記感光性
    レジストを露光し、 前記感光性レジストから、前記凸部の配線となる部分を
    除去し、 前記コア材にメッキを行うことにより、前記導体部上に
    前記凸部を形成し、 残る全ての感光性レジストを除去することを特徴とする
    配線基板の製造方法。
  6. 【請求項6】 片面に導体部を持つコア材に対し、信号
    配線の幅に応じて前記絶縁部の厚さを調節することによ
    り、前記信号配線の特性インピーダンスを整合させる凸
    部を、前記導体部に設けるために、前記導体部に凸部を
    設ける個所の配線が描かれたステンシル・スクリーンを
    貼付け、 レジストを、前記コア材の前記ステンシル・スクリーン
    上から転写し、 前記レジストの直接前記コア材に接着した部分を残し、
    前記ステンシル・スクリーンを、前記ステンシル・スク
    リーン上の前記レジストと共にコア材から外し、 前記コア材にメッキを行うことにより、前記導体部上に
    前記凸部を形成し、 残る全てのレジストを除去することを特徴とする配線基
    板の製造方法。
JP11229169A 1999-08-13 1999-08-13 配線基板とその製造方法 Pending JP2001053507A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11229169A JP2001053507A (ja) 1999-08-13 1999-08-13 配線基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11229169A JP2001053507A (ja) 1999-08-13 1999-08-13 配線基板とその製造方法

Publications (1)

Publication Number Publication Date
JP2001053507A true JP2001053507A (ja) 2001-02-23

Family

ID=16887878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11229169A Pending JP2001053507A (ja) 1999-08-13 1999-08-13 配線基板とその製造方法

Country Status (1)

Country Link
JP (1) JP2001053507A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072774B2 (en) 2007-03-27 2011-12-06 Nec Corporation Substrate including wiring for transmitting signal, apparatus and system including the substrate
US8294531B2 (en) 2008-04-14 2012-10-23 Panasonic Corporation Microstrip line provided with conductor section having groove formed to sterically intersect strip conductor
JP2016100600A (ja) * 2014-11-26 2016-05-30 インテル コーポレイション 電子パッケージ用の電気インターコネクト
CN106973489A (zh) * 2017-06-01 2017-07-21 西安科技大学 一种射频微波电路板中的匹配连接部件及其连接方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072774B2 (en) 2007-03-27 2011-12-06 Nec Corporation Substrate including wiring for transmitting signal, apparatus and system including the substrate
US8294531B2 (en) 2008-04-14 2012-10-23 Panasonic Corporation Microstrip line provided with conductor section having groove formed to sterically intersect strip conductor
JP2016100600A (ja) * 2014-11-26 2016-05-30 インテル コーポレイション 電子パッケージ用の電気インターコネクト
CN106973489A (zh) * 2017-06-01 2017-07-21 西安科技大学 一种射频微波电路板中的匹配连接部件及其连接方法

Similar Documents

Publication Publication Date Title
US5646368A (en) Printed circuit board with an integrated twisted pair conductor
US7067912B2 (en) Wired circuit board
JP2018504776A (ja) プリント回路基板のための高速インターコネクト
TWI665949B (zh) 柔性電路板及其製作方法
TW201820617A (zh) 高頻信號傳輸結構及其製作方法
US20070272654A1 (en) Method for Manufacturing Circuit Board
US20040150487A1 (en) Semi-suspended coplanar waveguide on a printed circuit board
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JP3226959B2 (ja) 多層フレキシブルプリント基板の製法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2001053507A (ja) 配線基板とその製造方法
JPH1168313A (ja) プリント配線基板
WO1986003365A1 (en) Wiring structure of a terminal circuit
US20020023776A1 (en) Enhanced surface laminar circuit board
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JPH0378793B2 (ja)
JP2006013519A (ja) 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置
JP3979086B2 (ja) 半導体回路検査治具
JPH06334067A (ja) 多層プリント配線板とその製造方法
JP2005026020A (ja) カードエッジ接続構造
JP2001203294A (ja) 半導体装置用多層配線基板
JPH11126951A (ja) 印刷回路基板およびその製造方法
JPH0739258Y2 (ja) 基板のエッジにおける端子構造
JPH06326428A (ja) 大電流回路基板とそれを用いた立体型回路
JPH07273488A (ja) 電磁シールド付プリント配線板とその製造方法