CN115133369A - 一种电子组件和电子设备 - Google Patents

Abstract

本申请提供了一种电子组件和电子设备，该电子组件包括第一电子器件、第二电子器件和电连接器。第一电子器件和第二电子器件通过电连接器电连接。电连接器包括端子和第一多层电路板。端子包括信号端子和接地端子。信号端子与第一电子器件的信号接口和第二电子器件的信号接口电连接。用于传输同一信号的信号端子为一组信号端子，任意相邻的两组信号端子之间设置有至少一个接地端子。第一多层电路板包括至少一层第一接地铜皮。第一电子器件包括第二多层电路板，第二多层电路板包括至少一层第二接地铜皮。接地端子与第一接地铜皮和第二接地铜皮电连接，形成一个封闭性较好的屏蔽笼。该电子组件屏蔽干扰的能力较强，可以支撑较高的信号传输速率。

Description

一种电子组件和电子设备

技术领域

本申请涉及电子设备技术领域，尤其涉及到一种电子组件和电子设备。

背景技术

电子设备中包括较多的电子器件和电路板等结构，为了实现信号的传输，很多时候利用电连接器实现电子器件与电子器件之间的信号传输、电子器件与电路板之间的信号传输或者电路板与电路板之间的信号传输，总之，电连接器在电子设备中应用的场景非常丰富。随着技术的发展，电子设备的信号传输速度越来越高，对电连接器的性能也提出了较高的要求。

以连接芯片和电路板的电连接器为例，电连接器包括多个端子，上述端子用于传输信号，以保证电子设备的正常工作。由于电连接器的端子形状尺寸、电路板布线宽度以及焊盘尺寸的差异，整个信号传输链路不可避免的出现阻抗不连续的问题。此外，随着芯片的集成度越来越高，芯片的引脚密度越来越大。随着信号传输速率的提高，传输高速信号时，端子间难免发生相互间的电磁串扰和噪声。而相邻端子信号电磁串扰和噪声超过门阀值，甚至可能产生谐振，会影响高速信号正常传输，严重情况下会影响芯片正常工作，甚至损坏芯片。因此，提高电连接器传输信号的速率，就需要降低端子之间的串扰。

发明内容

本申请提供了一种电子组件和电子设备，以降低信号端子之间的串扰，提升电子组件传输信号的速率，简化电连接器和电子组件的结构。

第一方面，本申请提供了一种电子组件。该电子组件包括第一电子器件、第二电子器件和电连接器。上述电连接器位于第一电子器件与第二电子器件之间，第一电子器件和第二电子器件通过该电连接器实现电连接。具体的，电连接器包括端子和第一多层电路板，也就是说，第一多层电路板用于固持上述端子。上述端子包括信号端子和接地端子，电连接器的信号端子与第一电子器件的信号接口和第二电子器件的信号接口电连接，以在第一电子器件和第二电子器件之间传输信号。该信号包括高速信号、时钟信号和输入输出信号等数字信号，还可以包括供电信号。上述电连接器的接地端子接地连接。从而具有屏蔽信号的效果，用于屏蔽信号串扰。此处主要用于屏蔽信号端子之间的信号串扰。为了便于描述，本申请认为用于传输同一信号的信号端子为一组信号端子，则任意相邻的两组信号端子之间设置有至少一个接地端子。也就是说，接地端子将信号端子分割开来，任意一个信号端子具有另一信号端子的一侧，就一定会具有至少一个接地端子。那么，以一个四周均具有信号端子的信号端子为例，该信号端子的四周也就都具有接地端子。接地端子就形成了位于信号端子四周的屏蔽墙。

上述第一多层电路板包括至少一层第一接地铜皮。上述第一电子器件可以包括第二多层电路板，该第二多层电路板包括至少一层第二接地铜皮。上述接地端子与第一接地铜皮和第二接地铜皮电连接。该方案中，第一接地铜皮和第二接地铜皮与接地端子共地，从而，第一接地铜皮、接地端子和第二接地铜皮可以形成一个封闭性较好的屏蔽笼，对位于上述屏蔽笼内的信号端子，具有较好的屏蔽效果。既可以阻挡位于屏蔽笼内的信号端子的干扰信号对其它信号端子产生串扰，又可以阻挡屏蔽笼外的其它信号端子的干扰信号对屏蔽笼内的信号端子产生串扰，或者其它干扰源对屏蔽笼内的信号端子的干扰。当信号端子之间的防串扰效果较好时，也就可以提升电子组件传输信号的速率，提升第一电子器件和第二电子器件的功率。该方案的电连接器的结构较为简单，可以在制备信号端子的同时制备接地端子。该方案可以支撑较高的信号传输速率，电子组件屏蔽干扰的能力较强，有利于提升电子组件的性能。

上述第二电子器件也可以包括第三多层电路板，上述第三多层电路板包括至少一层第三接地铜皮，上述电连接器的接地端子还与第三接地铜皮电连接。则，第一接地铜皮、接地端子和第三接地铜皮可以形成另一个屏蔽笼，以对信号端子中位于第一多层电路板与第二电子器件之间的部分进行屏蔽，进一步的提高电子器件的防串扰能力，提升电子组件的信号传输速率，提升电子组件的性能。

具体设置上述电连接器时，信号端子还可以为差分信号端子，那么每组信号端子就包括两个差分信号端子，任一相邻的两组差分信号端子之间设置至少一个接地端子。利用差分信号端子传输信号，可以进一步的提高电连接器抗干扰的能力，以提升电连接器传输信号的速率，进而提升使用该电连接器的电子组件的信号速率。

当信号端子为差分信号端子时，可以使得任意相邻的两组差分信号端子之间设置两个接地端子。从而可以使得接地端子与差分信号端子一一对应，可以全面的屏蔽对信号端子的干扰信号，以具有较好的屏蔽效果。

为了便于制作加工，可以使接地端子的结构与信号端子的结构相同，则可以简化电连接器的制作工艺。

当电连接的端子中，包括相邻设置的接地端子时，相邻的接地端子电连接，则可以使相邻的接地端子形成一个整体的屏蔽面，以提升屏蔽效果。例如针对信号端子为差分信号端子的情况，可以使得每个差分信号端子的一侧对应一个接地端子，则两个差分信号端子的一侧对应两个接地端子，两个接地端子电连接，则可以提升接地端子对于差分信号端子的屏蔽效果。

另一种技术方案中，可以使得接地端子的宽度大于信号端子的宽度。则当接地端子与信号端子一一对应时，可以使接地端子的屏蔽效果更好。或者，另一种应用场景下，可以使得一个接地端子与两个差分信号端子相对，一个接地端子的宽度可以覆盖上述两个差分信号端子的宽度。相对来讲，屏蔽效果也可以得到提升。

上述第一电子器件和第二电子器件的具体类型本申请不做限制，一种具体的技术方案中共，上述第一电子器件可以为芯片，第二电子器件可以为主板。通常，芯片对于信号传输速率具有较高的要求，信号传输速率也是芯片的重要性能指标，因此，本申请对于具有芯片的电子组件，具有较为重要的意义。

第二方面，本申请提供还了一种电子设备，该电子设备包括壳体、电源模块和上述任一技术方案中的电子组件。上述电源模块和电子组件设置于壳体。电源模块与电子组件电连接，以实现电子组件的电传输。该电子设备的电子组件的抗干扰性能较强，速率较高，从而电子设备的性能较好。

具体的技术方案中，上述电子设备的具体类型不做限制，例如，上述电子设备可以为计算设备、网络设备、存储设备、车载设备或者终端设备。

附图说明

图1为电子组件的一种结构示意图；

图2为本申请实施例中电子设备的一种局部结构示意图；

图3为本申请实施例中电子组件的一种结构示意图；

图4为本申请实施例中电连接器的一种俯视结构示意图；

图5为本申请实施例中电子组件的另一种结构示意图；

图6为本申请实施例中电子组件的一种局部结构放大示意图；

图7为本申请实施例中电子组件的另一种局部结构放大示意图；

图8为本申请实施例中电子组件的另一种局部结构放大示意图；

图9为现有技术中电子组件的信号端子间信号串扰示意图；

图10为本申请实施例中电子组件的信号端子间信号串扰示意图；

图11为本申请实施例中电连接器的另一种俯视结构示意图；

图12为本申请实施例中电连接器的另一种俯视结构示意图；

图13为本申请实施例中电连接器的另一种俯视结构示意图。

附图说明：

1-电子组件； 11-电连接器；

111-端子； 1111-信号端子；

1112-接地端子； 1113-第一信号端子部；

1114-第二信号端子部； 1115-第一接地端子部；

1116-第二接地端子部； 112-第一多层电路板；

112’-固定板； 1121-第一侧面；

1122-第二侧面； 1123-第一接地铜皮；

113-框体； 12-第一电子器件；

121-第二多层电路板； 1211-第二接地铜皮；

13-第二电子器件； 131-第三多层电路板；

1311-第三接地铜皮； 2-壳体；

3-散热器。

具体实施方式

以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。

在本说明书中描述的参考“一个实施例”或“具体的实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

为了方便理解本申请实施例提供的电子组件和电子设备，下面先介绍一下其应用场景。当今社会的生产生活中已经离不开电子设备了，电子设备中通常包括电子器件和电路板，通常利用电连接器来连接电子器件与电子器件、电子器件与电路板以及电路板与电路板。图1为电子组件的一种结构示意图，如图1所示，电子组件1包括电连接器11、第一电子器件12和第二电子器件13，电连接器11位于第一电子器件12与第二电子器件13之间。电连接器11具有多个端子111和用于固持上述端子111的固定板112’，端子111的两端分别与第一电子器件12的焊盘和第二电子器件13的焊盘相对。通过外力按压后，实现上述电连接器11的端子111与第一电子器件12表层的焊盘和第二电子器件13表层的焊盘接触电连接，以实现传输信号和供电的功能。

现有技术中，为了减少端子111之间的信号串扰，通常增大端子111之间的间距，也就导致电连接器的端子111的密度较低，那么利用电连接器连接的电子器件的引脚的密度也无法得到提升。特别是传输速率较高的信号，那么端子111之间的间距就要越大，也就与目前电子设备的小型化需求相悖。为了减小端子111之间的间距，可以在端子111之间设置金属板，以实现电磁隔离的目的，但是设置金属板的方案导致电连接器的结构较为复杂，制作成本也较高。为了解决上述技术问题，本申请提供了一种电子组件和电子设备，下面结合附图和实施例来详细说明本申请技术方案。

首先，本申请提供了一种电子设备，图2为本申请实施例中电子设备的一种局部结构示意图，如图2所示，该电子设备包括壳体2、电源模块(图中未示出)和电子组件1，其中，电子组件1和电源模块设置于上述壳体2。电源模块与电子组件1电连接，以实现电子组件的电传输。具体的实施例中，上述电源模块的具体类型不做限制，该电源模块可以包括电池；或者，电源设备包括电源输入输出接口，用于与外部电源设备连接。值得说明的是，此处的电子组件1设置于壳体2指的不一定是电子组件1直接固定于壳体2，还可以通过其它结构件固定于壳体2。电子设备中的多个电子组件1有利于实现电子设备的功能，上述电子设备的具体类型本申请不做限制，例如，上述电子设备可以包括计算设备(如服务器)、网络设备(如交换机)、存储设备(如存储阵列)、车载设备(如车载音箱、车载导航仪等)和终端设备(可穿戴设备、电脑、手机和平板电脑等)等，只要具有利用电连接器11连接的电子组件1都在本申请技术方案中的保护范围内。

请参考图2，一种实施例中，上述电子组件1安装于电子设备的壳体2，电子组件1可以包括电连接器11、第一电子器件12和第二电子器件13。其中，电连接器11连接于第一电子器件12和第二电子器件13之间，也就是第一电子器件12和第二电子器件13通过上述电连接器11实现电连接。

图3为本申请实施例中电子组件的一种结构示意图，如图3所示，电连接器11包括端子111和第一多层电路板112，端子111固定于上述第一多层电路板112。上述端子111可以包括信号端子1111，该信号端子1111与电子器件的信号接口电连接，用于传输信号。具体的，上述信号端子1111的一端与第一电子器件12的信号接口电连接，另一端与第二电子器件13的信号接口电连接，以实现第一电子器件12与第二电子器件13之间的信号传输。

图4为本申请实施例中电连接器的一种俯视结构示意图，如图4所示，电连接器11的端子111排布呈面状。图4中的端子111呈阵列排布，在实际应用中，本申请不做限制，可以根据实际产品需求排布端子111的具体位置。请结合图3和图4，上述电连接器11的端子111还包括接地端子1112。信号端子1111中，用于传输同一个信号的信号端子1111认为是一组信号端子，此处一组信号端子可以包括一个信号端子1111，也可以包括至少两个信号端子1111，本申请对于每组信号端子的数量不做限制。任意相邻的两组信号端子之间设置有至少一个接地端子1112，用于屏蔽信号串扰。也就是说，用于传输一个信号的每组信号端子的周围均设置有接地端子1112，从而上述接地端子1112可以作为信号端子1111的屏蔽墙，使得位于接地端子1112围成的屏蔽墙内的信号端子1111产生的干扰信号位于屏蔽墙内，不易干扰其它的信号端子1111，也使得外部其它的干扰信号不易进入屏蔽墙内，屏蔽墙内的信号端子1111不易收到干扰信号的干扰。因此，本申请技术方案中，信号端子1111之间不易出现串扰，有利于提升电连接器11传输信号的速率，且有利于减小每组信号端子1111之间的间距，以提升信号端子1111的密度，实现电子组件1的小型化，促进电子设备的小型化。

具体的实施例中，如图2所示，上述第一电子器件12可以为芯片，第二电子器件13可以为主板，该主板也可以理解为电路板，该方案中的电连接器11可以为芯片插槽。请继续参考图2，上述电连接器11还可以包括框体113，该框体113连接与主板与芯片之间，以实现芯片与主板的固定连接。此外，上述电子设备还可以包括散热器3，上述散热器3设置于芯片背离主板的一侧，从而散热器3能够为芯片进行散热。

请参考图3，第一多层电路板112包括相背的第一侧面1121和第二侧面1122，信号端子1111包括伸出第一侧面1121的第一信号端子部1113，以及伸出第二侧面1122的第二信号端子部1114，接地端子1112包括伸出第一侧面1121的第一接地端子部1115和伸出第二侧面1122的第二接地端子部1116。在图3所示的实施例中，上述第一信号端子部1113和第二信号端子部1114为一体结构，第一接地端子部1115和第二接地端子部1116为一体结构。

图5为本申请实施例中电子组件的另一种结构示意图，如图5所示，另一种实施例中，上述第一信号端子部1113和第二信号端子部1114还可以为分体结构，但是在第一多层电路板112所在的区域对上述第一信号端子部1113和第二信号端子部1114进行电连接。同样，上述第一接地端子部1115和第二接地端子部1116也可以为分体结构，但是，在第一多层电路板112所在的区域对上述第一信号端子部1113和第二信号端子部1114进行电连接。本申请实施例中，上述第一信号端子部1113和第二信号端子部1114进行电连接的方式不做限制，第一接地端子部1115和第二接地端子部1116进行电连接的方式也不做限制。

具体的实施例中，如图5所示，上述第一多层电路板112具体可以为四层电路板或者更多层电路板，本申请对此不作限制。利用第一多层电路板112实现上述第一信号端子部1113和第二信号端子部1114。例如，可以在多层电路板内部走线配合导电通孔或者导电盲孔连接第一信号端子部1113和第二信号端子部1114。此种方式中，第一信号端子部1113和第二信号端子部1114沿垂直于第一多层电路板112的方向可以不相对，可以根据实际需求设计第一信号端子部1113和第二信号端子部1114的位置；或者，可以在多层电路板直接设置导电通孔或者导电盲孔，以实现端子111的电连接。如图5所示，上述导电通孔的内壁具有导电层，例如导电通孔具有金属内壁。此外，上述导电通孔的两端分别具有焊盘，焊盘与上述金属内壁电连接。上述第一信号端子部1113和第二信号端子部1114分别连接于上述导电通孔的两端的焊盘，以实现第一信号端子部1113与第二信号端子部1114的电连接。例如图5所示的方案，该方案中的电连接器11的制备工艺较为简单，且信号损失较少。

请继续参考图5，上述第一多层电路板112包括至少一层第一接地铜皮1123，上述接地端子1112与第一接地铜皮1123电连接。具体的，上述接地端子1112可以通过导电通孔与第一接地铜皮1123实现电连接，以实现接地端子1112的接地。具体的，上述导电通孔也包括金属内壁和与金属内壁电连接的焊盘，上述金属内壁与第一接地铜层电连接。以实现导电通孔电连接，且可以实现接地端子1112与第一接地铜皮1123电连接。上述第一接地铜皮1123作为屏蔽墙的一部分，从而提高电连接器11屏蔽干扰信号的效果。

此外，请继续参考图5，上述第一电子器件12包括第二多层电路板121，同样，该第二多层电路板121具体可以为四层电路板或者更多层电路板，本申请对此不作限制。第二多层电路板121也包括至少一层第二接地铜皮1211，以及与该第二接地铜皮1211电连接的导电通孔。电连接器11的接地端子1112通过上述导电通孔与第二接地铜皮1211电连接，从而实现接地端子1112的接地，且可以使第二接地铜皮1211作为屏蔽墙的一部分，从而提高电连接器11屏蔽干扰信号的效果。

图6为本申请实施例中电子组件的一种局部结构放大示意图，如图6所示，电连接器11具有第一多层电路板112，第一多层电路板112具有至少一层第一接地铜皮1123。第一电子器件12包括第二多层电路板121，第二多层电路板121具有至少一层第二接地铜皮1211。电连接器11的接地端子1112与第一接地铜皮1123和第二接地铜皮1211电连接。则接地端子1112、第一接地铜皮1123和第二接地铜皮1211形成围绕信号端子1111的屏蔽笼。因此可以从信号端子1111的四周全面的屏蔽位于上述屏蔽笼内的信号端子1111，具有较好的屏蔽串扰的效果，有利于提高电子组件1的屏蔽效果。

请继续参考图5，上述第二电子器件13包括第三多层电路板131，同样，该第三多层电路板131具体可以为四层电路板或者更多层电路板，本申请对此不作限制。第三多层电路板131包括至少一层第三接地铜皮1311，以及与该第二接地铜皮1211电连接的导电通孔。电连接器11的接地端子1112通过上述导电通孔与第三接地铜皮1311电连接。从而实现接地端子1112的接地，且第三接地铜皮1311作为屏蔽墙的一部分，可以提高电连接器11屏蔽干扰信号的效果。

图7为本申请实施例中电子组件的另一种局部结构放大示意图，如图7所示，电连接器11具有第一多层电路板112，第一多层电路板112具有至少一层第一接地铜皮1123。第二电子器件13包括第三多层电路板131，第三多层电路板131具有至少一层第三接地铜皮1311。电连接器11的接地端子1112与第一接地铜皮1123和第三接地铜皮1311电连接。则接地端子1112、第一接地铜皮1123和第三接地铜皮1311形成围绕信号端子1111的屏蔽笼。因此可以全面的屏蔽位于上述屏蔽笼内的信号端子1111，具有较好的屏蔽串扰的效果，有利于提高电子组件1的屏蔽效果。

图8为本申请实施例中电子组件的另一种局部结构放大示意图，如图8所示，电连接器11具有第一多层电路板112，第一多层电路板112具有至少一层第一接地铜皮1123。第一电子器件12包括第二多层电路板121，第二多层电路板121具有至少一层第二接地铜皮1211。第二电子器件13包括第三多层电路板131，第三多层电路板131包括至少一层第三接地铜皮1311，电连接器11的接地端子1112与第三接地铜皮1311电连接。该方案中，电子组件1在电连接器11的两侧都可以形成屏蔽笼。从而有效的降低信号端子1111的串扰，提升电连接器11传输信号的速率，且有利于减小每组信号端子1111之间的间距，以提升信号端子1111的密度，实现电子组件1的小型化，促进电子设备的小型化。采用该技术方案，打破了传统的屏蔽思路，不影响芯片高密小型化演进，且制造组装较为容易。

一种具体的实施例中，上述第一电子器件12为芯片，第二电子器件13为主板。芯片与主板之间，需要传输大量的数字信号，例如高速信号、时钟信号和输入输出信号等，还需要电源信号等。芯片和主板采用上述实施例中电子组件1的结构，可以对信号端子1111实现较好的屏蔽线效果，使得芯片-电连接器11-主板全链路的信号完整性，提高了信号传输质量，可以支撑芯片速度的提升。例如，可以支撑芯片的速度提升至32G、56G甚至112G等。

图9为现有技术中电子组件的信号端子间信号串扰示意图，图中横坐标为谐振频率，单位为Ghz；纵坐标为串扰。如图9所示，现有技术中的芯片-电连接器-主板形成的电子组件1的信号串扰较为明显。此外，图中阶梯线为信号端子1111串扰值的门阀值。也就是说，当信号端子1111之间的串扰值超过上述门阀值时，会影响高速信号正常传输，严重情况下会影响芯片正常工作，甚至损坏芯片。如图9所示，当芯片的速率达到32G时，信号端子1111之间的串扰值超过门阀值，出现谐振点。因此，端子111之间的信号串扰限制了芯片速率的提升。采用本申请技术方案后，可以在电连接器11的两侧形成围绕信号端子1111的屏蔽笼，从而降低信号端子1111之间的串扰信号。图10为本申请实施例中电子组件的信号端子间信号串扰示意图，图中横坐标为谐振频率，单位为Ghz；纵坐标为串扰。如图10所示，本申请技术方案中，信号端子1111之间的信号串扰大幅降低，位于门阀值之下，从而有利于提升芯片速率。

图11为本申请实施例中电连接器的另一种俯视结构示意图，如图11所示，一种具体的实施例中，上述一组信号端子1111可以包括两个差分信号端子，任意相邻的两组差分信号端子之间设置有至少一个接地端子1112。差分信号除了能很好地解决发送和接收参考点电位不同的问题以外，其抗干扰能力比单端子也要强。差分端子对抗干扰原理在于差分检测时两个单端信号上噪声相互抵消，只要外界对差分对中两个单端子信号的干扰基本一致，就不会影响差分信号的传输。因此，本申请技术方案中，电连接器11采用两个差分的信号端子来传输信号，以提高电连接器11的抗干扰能力，可以进一步的提高电连接器11传输信号的速率。

如图11所示，具体的实施例中，任意相邻的接地端子1112电连接，该方案中，当接地端子1112相邻时，通过使相邻的接地端子1112电连接，可以使得相邻的接地端子1112形成为一个整面的屏蔽墙，以提升接地端子1112的屏蔽效果。特别针对于电连接具有差分信号端子的情况，接地端子1112可以完全将差分信号端子围起来，以提高接地端子1112形成的屏蔽墙对差分信号端子的屏蔽效果。

图12为本申请实施例中电连接器的另一种俯视结构示意图，如图12所示的具体的实施例中，可以使接地端子1112成行设置，且在设置差分信号端子的行中，差分信号端子之间设置接地端子1112。该方案也可以形成屏蔽笼，且差分信号端子之间的距离相对较大，屏蔽效果较好。总之，可以根据电连接器11的端子的实际结构，来选择端子的布局方式。

如图4所示，在具体设置电连接器11的端子时，可以使接地端子1112的结构与信号端子1111的结构相同。只需在进行连接时，使信号端子1111与信号接口电连接，接地端子1112与地电连接。该方案中，接地端子1112和信号端子1111的结构相同，从而有利于简化电连接器11的端子的结构，简化电连接器11的制备工艺。

图13为本申请实施例中电连接器的另一种俯视结构示意图，如图13所示的具体的实施例中，接地端子1112的宽度H大于信号端子1111的宽度h。以提高接地端子1112对信号端子1111的屏蔽效果。当信号端子1111为差分信号端子时，具体可以使接地端子1112的宽度H大于两个差分信号端子的宽度和，从而可以利用一个接地端子1112屏蔽一组差分信号端子，相对于两个接地端子1112来屏蔽一组差分信号端子的实施例，一个宽度较大的接地端子1112不具有缝隙，屏蔽效果较好。值得说明的是，可以理解的，端子沿垂直于第一多层电路板112表面方向的尺寸为端子的长度，平行于第一多层电路板112的截面的形状中，尺寸较大的边的尺寸为端子的宽度，尺寸较小的边的尺寸为端子的厚度。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (9)

1.一种电子组件，其特征在于，包括第一电子器件、第二电子器件和电连接器，所述电连接器连接于所述第一电子器件和第二电子器件之间，其中，所述电连接器包括端子和第一多层电路板，所述端子固定于所述第一多层电路板，所述端子包括信号端子和接地端子，用于传输同一信号的所述信号端子为一组所述信号端子，任意相邻的两组所述信号端子之间设置有至少一个所述接地端子，所述信号端子与所述第一电子器件和所述第二电子器件的信号接口电连接，用于传输信号；

所述第一多层电路板包括至少一层第一接地铜皮，所述第一电子器件包括第二多层电路板，所述第二多层电路板包括至少一层第二接地铜皮，所述接地端子与所述第一接地铜皮和所述第二接地铜皮电连接，用于屏蔽干扰信号。

2.如权利要求1所述的电子组件，其特征在于，所述第二电子器件包括第三多层电路板，所述第三多层电路板包括至少一层第三接地铜皮，所述电连接器的所述接地端子还与所述第三接地铜皮电连接。

3.如权利要求1或2所述的电子组件，其特征在于，每组所述信号端子包括两个差分信号端子，任意相邻的两组所述差分信号端子之间设置有至少一个所述接地端子。

4.如权利要求3所述的电子组件，其特征在于，任意相邻的两组所述差分信号端子之间设置有两个所述接地端子。

5.如权利要求1～4任一项所述的电子组件，其特征在于，所述接地端子的结构与所述信号端子的结构相同。

6.如权利要求1～5任一项所述的电子组件，其特征在于，任意相邻的所述接地端子电连接。

7.如权利要求1～6任一项所述的电子组件，其特征在于，所述接地端子的宽度大于所述信号端子的宽度。

8.如权利要求1～7任一项所述的电子组件，其特征在于，所述第一电子器件为芯片，所述第二电子器件为主板。

9.一种电子设备，其特征在于，包括壳体、电源模块和如权利要求1～8任一项所述的电子组件，其中，所述电源模块和所述电子组件设置于所述壳体，所述电源模块与所述电子组件电连接。

Images