JP2004228344A - 多層fpc - Google Patents
多層fpc Download PDFInfo
- Publication number
- JP2004228344A JP2004228344A JP2003014488A JP2003014488A JP2004228344A JP 2004228344 A JP2004228344 A JP 2004228344A JP 2003014488 A JP2003014488 A JP 2003014488A JP 2003014488 A JP2003014488 A JP 2003014488A JP 2004228344 A JP2004228344 A JP 2004228344A
- Authority
- JP
- Japan
- Prior art keywords
- fpc
- conductor
- layer
- flying lead
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】多層FPCの一部分に絶縁体より信号導体またはグラウンド導体を露出させたフライングリード部を形成し、その部分にはんだ等で表面処理をして、フラングリード端子を形成することにより、他の機器の基板と直接はんだ接続が可能になるだけでなく、前記の多層FPCの構成により、マイクロストリップ回路構造及びストリップ回路構造を形成し、指定された絶縁体層の絶縁体層厚さと指定された信号導体の導体幅と導体厚を絶縁体の誘電率を最適値に設定することにより、特性インピーダンスの整合を得ると共に、信号導体を多層化した電源層または電源パターン及び接地層または接地パターンの間に構成することで、低ノイズ特性を可能にする。
【選択図】 図1
Description
【発明が属する技術分野】
本発明は、複数の絶縁体層と複数の信号導体とグラウンド導体からなる多層FPCの一部に、フライングリード部(両面露出構造において、導体の両側共絶縁体がなく裸になっている部分。通常、表面処理としては、金めっきやはんだめっきを施してフライングリード端子とした上で、各種の接続用途に使用する。)を形成した多層FPCに関し、低ノイズ特性と接続の自由度が向上すると共に、従来のFPCコネクタ等の部材が不要となり、コスト削減や省スペース化に寄与し、高速伝送機器への使用に最適な多層FPCに関する。
【0002】
【従来の技術】
従来の多層FPCは、パソコン等の高密度な電子機器用に使用され、その構造は、図4(イ)に示すように、一般的にはポリイミド材による絶縁体層と電解銅箔または圧延銅箔により構成される両面FPC銅張板の銅箔をエッチングして導体形成した複数枚のFPCを熱硬化性の接着剤により熱圧着プレスにより積層するもので、各導体層間の接続はスルーホールにより接続されている。
【0003】
また、近年は、図4(ロ)に示すように、ベースとなるFPCに絶縁体をいわゆるビルドアップ工法により順次積層して絶縁体層を形成し、フォトリソ加工またはレーザー加工で絶縁体層にバイアホールを形成してそのバイアホールに無電解めっきまたは電解めっきを施すことで各導体層間の接続を形成するものも報告されている。
【0004】
このような多層FPCを使用し、高速伝送機器用としてその絶縁体層の層間の厚さや中間の導体幅等を適正値に設計したマイクロストリップ(絶縁体層の一方の面に信号導体、その反対面にグラウンドの電位のグラウンド層、電源層を持つ電送線路)回路構造やストリップライン構造{ 図4(ハ)に示すように信号導体の両側に絶縁体を介して、2つのグラウンド導体を平行に配置させた構造の電送線路 }の回路設計により、その特性インピーダンス整合を考慮したものが実用化されている。このように、ストリップライン構造は、信号導体を挟んで電源層またはグラウンド層を相対して形成し、その間に絶縁体層からなる誘電体層を形成することで、信号導体の特性インピーダンスを整合するものである。
【0005】
また、信号導体の一部が絶縁体から露出したいわゆるフライングリード部については、TAB(Tape Automated Bonding)フィルムで一般的に用いられている。
【0006】
【発明が解決しようとする課題】
この様な特性インピーダンス整合を考慮した設計の多層FPCを高速伝送機器に使用する場合、機器やプリント配線板と多層FPCとの接続はFPC用コネクタを使用したり、または多層FPCに形成した接続端子部からの異方性導電フィルム等での接続により実施されてきた。しかし近年のあらゆる機器装置の小型化に伴いコネクタを使用した接続や接続端子部による異方性導電フィルムによる接続等ではその機器設計の小型化に対して対応が難しくなってきており、接続の省スペース化と共に部品削減や工数低減によるコストダウンが望まれている。
【0007】
また、TABではいわゆるフライングリード部を有する構造は一般的であるが、TABの構成は絶縁体層の片面のみに導体層のある片面TABがその殆どであり、複数との導体層を持つTABとしては導体層の片面に絶縁体層を挟んで電源層を有した両面TABがマイクロストリップ設計の為に使用される程度で、3層以上の導体層を有した多層化TABは製造が困難な為に実用化がされていない。
【0008】
本発明はこのような現状を踏まえてなされたものであり、多層FPCにおいてその構造の一部分に信号導体のフライングリード部を形成することで、マイクロストリップ回路構造及びストリップ回路構造での特性インピーダンス整合による高速伝送機器への対応だけでなく、電源層や接地層を有する多層化による低ノイズ特性の確保による精密機器への対応も可能になる。また、接続部品や接続コストの削減への対応を可能とする多層FPCを提供するものである。
【0009】
【課題を解決するための手段】
本発明は、これらの問題を解決するために、鋭意検討した結果、多層FPCの一部分に絶縁体より信号導体を露出させたフライングリード部を形成し、その部分にはんだ等で表面処理をして、フラングリード端子を形成することにより、他の機器の基板と直接はんだ接続が可能になるだけでなく、前記の多層FPCの構成により、マイクロストリップ回路構造及びストリップ回路構造を形成し、指定された絶縁体層の絶縁体層厚さと指定された信号導体の導体幅と導体厚を絶縁体の誘電率と一定の計算式で、適正値に設定することにより、最適な特性インピーダンスを得ると共に、信号導体を多層化した電源層または電源パターン及び接地層または接地パターンの間に構成することで、低ノイズ特性を可能にする。
【0010】
【発明の実施の形態】
以下、本発明の多層FPC1の実施形態について添付図面を参照して詳細に説明する。
【0011】
【実施例】
図1(イ)は、本発明の多層FPC1の第1実施例で、表層にフライングリード部5を設けた3層FPCの平面図と側面からみた断面図である。図から明らかなように、本発明の多層FPCは、複数の絶縁体層とこの絶縁体層に積層された複数の信号導体とグラウンド導体で構成されている。ここで、多層FPCの表層の絶縁層より導体を露出させたことにより、フライングリード部を形成した構造である。また、内層にフライングリード部を形成しても構わない。本発明の具体的な製造方法としては、代表的なプリパンチ法やレーザー加工法(炭酸ガス、ヤグ、イキシマ等)等で行った。又、本発明の構成材の代表的なものとしては、ポリイミド樹脂、ポリエステル樹脂、エポキシ系樹脂、4フッ化エチレン樹脂、ガラスエポキシ樹脂、液晶ポリマー等が挙げられるが、必ずしもこれに限らなくても構わない。このように、フライングリード部は、絶縁体がなく裸になっている部分であるので、通常、表面処理をする必要がある。表面処理としては、金めっきやはんだめっきを施してフライングリード端子とする。もっと詳細に述べると、本発明の表面処理は、はんだ、金、ニッケル等の無電解、または電解によるめっきまたは耐熱プリフラックス処理が施したもので、これにより各種の接続用途に使用が可能になる。ここで、バイアホールはスルーホールでも良い。また、FPCの表面は絶縁性確保と導体保護の為のフィルムまたはインクによる保護をする為のカバーレイ7が施されている。次に、図1(ロ)は、本発明の多層FPC1の第1実施例を他の機器の基板9にはんだ10で接続した使用例を示す。絶縁体より露出したフライングリード部5にはんだ等で表面処理してフライングリード端子を形成することにより、機器の基板の接続端子11へ直接にはんだ接続をすることが可能になる。従来のFPCの端子では端子の下側にはベースの絶縁体があり、直接はんだ付けをすることは不可能であった。その他の使用例として、図には示さないが、ボンディングワイヤによる接続方法でも構わない。
【0012】
次に、図2(イ)は、本発明の多層FPC1の第2実施例で、内層にフライングリード部5を設けた3層FPCの側面からみた断面図である。3層FPCは絶縁体層4と信号導体2とグラウンド導体3により構成されている。導体を絶縁層より露出させたフライングリード部5は、内層に設けられた信号導体2で構成されている。第1実施例と同様にFPCの表面はカバーレイ7が施されている。
【0013】
更に、図2(ロ)は、本発明の多層FPC1の第3実施例で、内層にフライングリード部5を設けた4層FPCの側面からみた断面図である。4層FPCは絶縁体層4と信号導体2とグラウンド導体3により構成されている。導体を絶縁層より露出させたフライングリード部5は、第2実施例と同様に内層の信号導体で構成されている。また、第1実施例と同様にFPCの表面はカバーレイ7が施されている。
【0014】
図3(イ)は、本発明のストリップ回路構造における特性インピーダンスの整合を計った第4実施例である。3層FPCは、絶縁体層4と信号導体2とグラウンド導体3により構成されている。信号導体2のパターンは、計算された導体幅W1で形成され、信号導体2のパターンとグラウンド3との距離、つまり、信号導体2のパターンとグラウンド導体との絶縁体の厚さは、計算された絶縁体厚のt1で構成されている。この時、絶縁体層4を構成する絶縁材料の固有する誘電率ε1により、下記の数式1に示す計算式で導体信号2のパターンの特性インピーダンスであるZ01を算出することが出来る。
【0015】
【数1】
【0016】
下記の表1にその設定値の例を示す。
【0017】
【表1】
【0018】
次に、図3(ロ)は、3層FPCのマイクロストリップ回路構造によるパターンの特性インピーダンスZ02の設定例である。絶縁体層4と信号導体2とグラウンド3により構成される。この場合、特性インピーダンスのZ02は下記の数式2に示す計算式で算出することが出来る。
【0019】
【数2】
【0020】
本発明の3層FPCの場合の特性インピーダンスのZ02の設定値の例を以下の表2に示す。
【0021】
【表2】
【0022】
図3(ハ)は、本発明の多層構造における低ノイズ化構造の第6実施例である。3層FPCは、絶縁体層4と信号導体2とグラウンド導体3により構成されている。例えば、信号導体2のパターンは、横方向に設けたグランド導体3で挟んだ構造により外部からのノイズの影響を少なく出来ると共に、自身より放射するノイズの外部への影響も減らすことが出来る。また、信号導体2の上下方向に設けたグラウンド導体3を構成すれば耐ノイズ特性は更に向上する。
【0023】
本発明の実施例では、3層FPCと4層FPCを代表例に取って説明をしてきたが、これに限るものではない。また、設計変更に伴う多少の変形例でも何等差し支えない。また、ボンディングワイヤで接続する場合、図には示さないが、表面と裏面の両方から導通を取っても一向に構わず、設計上本発明の範囲内であることはいうまでもない。
【0024】
【発明の効果】
以上のように本発明の多層FPCによれば、そのマイクロストリップ回路構造及びストリップ回路構造により特性インピーダンスの整合が可能で、かつ多層構造による低ノイズ特性の確保により高速伝送機器及び精密機器への適用が出来ると共にFPCの一部にフライングリード部構造を形成することにより、機器の基板等へ直接はんだ接続が出来る等の接続の自由度が向上し、かつFPCコネクタ等の部材が不要となるばかりでなく、コスト削減が実現出来て機器の省スペース化にも貢献するものでその工業的価値は非常に大きい。
【図面の簡単な説明】
【図1】(イ)は、本発明の多層FPC1の第1実施例で、表層にフライングリード部5を設けた3層FPCの平面図と側面からみた断面図である。
(ロ)は、本発明の多層FPC1の第1実施例を他の機器の基板9の接続端子11にはんだ10で接続した使用例を示す。
【図2】(イ)は、本発明の多層FPC1の第2実施例で、内層にフライングリード部5を設けた3層FPCの側面からみた断面図である。
(ロ)は、本発明の多層FPC1の第3実施例で、内層にフライングリード部5を設けた4層FPCの側面からみた断面図である。
【図3】(イ)は、本発明のストリップ回路構造における特性インピーダンスの整合を計った第4実施例である。
(ロ)は、本発明のマイクロストリップ回路構造における特性インピーダンスの整合を計った第5実施例である。
(ハ)は、本発明の多層構造における低ノイズ化構造の第6実施例である。
【図4】(イ)は、従来の多層FPC1′にスルーホール8′を施した場合の第1実施例で、側面からみた断面図である。
(ロ)は、従来の多層FPC1′でバイアホール6′を施した場合の第2実施例で、側面からみた断面図である。
(ハ)は、従来の多層FPC1′でストリップラインの構造例である。
【符号の説明】
1 本発明の多層FPC
2 信号導体
3 グラウンド導体
4 絶縁体層
5 フライングリード部
6 バイアホール
7 カバーレイ
8 スルーホール
9 基板
10 はんだ
11 他の機器の基板9の接続端子
1′ 従来の多層FPC
2′ 信号導体
3′ グラウンド導体
4′ 絶縁体層
6′ バイアホール
7′ カバーレイ
8′ スルーホール
Claims (4)
- 複数の絶縁体層とこの絶縁体層に積層された複数の信号導体とグラウンド導体からなる多層FPCにおいて、前記絶縁体層の一部を除去し、信号導体またはグラウンド導体の一部を露出することによりフライングリード部を形成したことを特徴とする多層FPC。
- 請求項1において、マイクロストリップ回路構造及びストリップ回路構造を形成し、その複数の絶縁体層のうちの指定された絶縁体層の厚さと誘電率及びその複数の導体層のうちの指定された信号導体の導体幅と導体厚を最適値に設定することにより、特性インピーダンスの整合を計ったことを特徴とする多層FPC。
- 請求項2のストリップ回路構造において、信号導体の四方をグラウンド導体で囲うことにより、低ノイズ特性を有することを特徴とする多層FPC。
- 請求項1、請求項2、請求項3のフライングリード部に表面処理をしてフライングリード端子を形成したことを特徴とする多層FPC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003014488A JP2004228344A (ja) | 2003-01-23 | 2003-01-23 | 多層fpc |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003014488A JP2004228344A (ja) | 2003-01-23 | 2003-01-23 | 多層fpc |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004228344A true JP2004228344A (ja) | 2004-08-12 |
Family
ID=32902526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003014488A Pending JP2004228344A (ja) | 2003-01-23 | 2003-01-23 | 多層fpc |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004228344A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011029349A (ja) * | 2009-07-23 | 2011-02-10 | Sumitomo Electric Ind Ltd | プリント配線板の接続構造およびその製造方法 |
KR101153165B1 (ko) * | 2009-11-11 | 2012-06-18 | (주)기가레인 | 인쇄회로기판을 이용한 고주파 통신선로 |
JP4993037B2 (ja) * | 2009-08-11 | 2012-08-08 | 株式会社村田製作所 | 信号線路 |
JP2013146062A (ja) * | 2011-05-27 | 2013-07-25 | Taiyo Yuden Co Ltd | Rfモジュール |
KR101416159B1 (ko) | 2013-09-06 | 2014-07-14 | 주식회사 기가레인 | 접촉 패드를 구비하는 인쇄회로기판 |
JP2019117909A (ja) * | 2017-12-27 | 2019-07-18 | 新光電気工業株式会社 | 半導体装置 |
WO2020209689A1 (ko) * | 2019-04-12 | 2020-10-15 | 동우 화인켐 주식회사 | 연성 인쇄회로 기판 |
-
2003
- 2003-01-23 JP JP2003014488A patent/JP2004228344A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011029349A (ja) * | 2009-07-23 | 2011-02-10 | Sumitomo Electric Ind Ltd | プリント配線板の接続構造およびその製造方法 |
JP4993037B2 (ja) * | 2009-08-11 | 2012-08-08 | 株式会社村田製作所 | 信号線路 |
KR101153165B1 (ko) * | 2009-11-11 | 2012-06-18 | (주)기가레인 | 인쇄회로기판을 이용한 고주파 통신선로 |
JP2013146062A (ja) * | 2011-05-27 | 2013-07-25 | Taiyo Yuden Co Ltd | Rfモジュール |
KR101416159B1 (ko) | 2013-09-06 | 2014-07-14 | 주식회사 기가레인 | 접촉 패드를 구비하는 인쇄회로기판 |
JP2019117909A (ja) * | 2017-12-27 | 2019-07-18 | 新光電気工業株式会社 | 半導体装置 |
JP7015691B2 (ja) | 2017-12-27 | 2022-02-03 | 新光電気工業株式会社 | 半導体装置 |
US11309224B2 (en) | 2017-12-27 | 2022-04-19 | Shinko Electric Industries Co., Ltd. | Folded substrate for stacked integrated circuit devices |
WO2020209689A1 (ko) * | 2019-04-12 | 2020-10-15 | 동우 화인켐 주식회사 | 연성 인쇄회로 기판 |
US11991826B2 (en) | 2019-04-12 | 2024-05-21 | Dongwoo Fine-Chem Co., Ltd. | Flexible printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6236572B1 (en) | Controlled impedance bus and method for a computer system | |
US7601919B2 (en) | Printed circuit boards for high-speed communication | |
TWI665943B (zh) | 多層撓性印刷配線板及其製造方法 | |
JP2007234500A (ja) | 高速伝送用fpc及びこのfpcに接続されるプリント基板 | |
US10736208B2 (en) | Printed wiring board for high frequency transmission | |
JP2004335550A (ja) | 多層プリント配線板の接続構造 | |
EP1443811A2 (en) | High speed circuit board and method for fabrication | |
EP1909544A2 (en) | Wired circuit board | |
JP2009231770A (ja) | 多層フレキシブルプリント配線板およびその製造方法 | |
JP2009267081A (ja) | フレックスリジッド配線基板とその製造方法 | |
JP2007335455A (ja) | フレキシブルプリント配線板 | |
JP2004228344A (ja) | 多層fpc | |
TW201509264A (zh) | 多層電路板及其製作方法 | |
CN105657958B (zh) | 移动终端、柔性电路板及其制造方法 | |
JP2017045882A (ja) | フレキシブル基板及びその製造方法並びに電子装置 | |
CN110278657B (zh) | 复合电路板及其制造方法 | |
CN113597084B (zh) | 挠折线路板及其制作方法 | |
KR100779505B1 (ko) | 전자 부품을 삽입 실장하기 위한 홀을 구비한 인쇄회로기판 | |
JP2009218085A (ja) | アダプタ構造,高周波ケーブル体および配線板接続体 | |
JPS636892A (ja) | プリント配線板間の高周波接続方法 | |
JP2007053197A (ja) | フレキシブルプリント回路基板の製造方法 | |
JP2005026020A (ja) | カードエッジ接続構造 | |
WO2010029611A1 (ja) | 多層フレキシブルプリント配線基板及び電子装置 | |
JP2006040967A (ja) | 多層フレキシブルプリント基板およびこれを用いた圧接接続構造 | |
JP2020178113A (ja) | フレキシブル配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080522 |