JP4122610B2 - セラミック回路基板 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、コンデンサを内蔵したセラミック回路基板に関するものである。
【０００２】
【従来の技術】
従来のコンデンサ内蔵タイプのセラミック回路基板は、例えば、図４に示すように、セラミック層１１の積層前に、所定層のセラミック層１１（グリーンシート）の表面に、下側のコンデンサ電極１２を導体ペーストで印刷した後、このコンデンサ電極１２上に誘電体層１３を誘電体ペーストで印刷し、更に、この誘電体層１３上に上側のコンデンサ電極１４を導体ペーストで印刷してコンデンサ１５を形成し、その後、各層のセラミック層１１を積層して焼成したものがある。
しかしながら、この構造では、基板表面がコンデンサ１５の厚み分だけ局部的に盛り上がってしまい、基板表面の平坦性が損なわれる欠点がある。
【０００３】
この欠点を解消するために、図５に示すように、コンデンサ２０を形成するセラミック層１１に開口部１６を打ち抜き形成し、この開口部１６内に誘電体ペーストを充填して誘電体層１７を形成すると共に、この誘電体層１７の上下両面にコンデンサ電極１８，１９を導体ペーストで印刷し、その後、各層のセラミック層１１を積層して焼成することが考えられている。
【０００４】
【発明が解決しようとする課題】
しかしながら、セラミック層１１に比較的大きな開口部１６を形成して誘電体層１７を形成すると、基板の抗折強度が低下して破損しやすくなる欠点がある。しかも、コンデンサ２０の容量を変更する場合には、容量に応じて開口部１６の大きさ（打抜き型のサイズ）を変更しなければならず、容量の変更が面倒であり、生産コストが高くなるという欠点もある。
【０００５】
また、図６に示すように、最上層のセラミック層１１に開口部１６を形成してコンデンサ２０を形成する場合には、基板表面の配線導体やコンデンサ電極１８の表面をメッキ処理する際に、メッキ液がセラミック層１１の開口部１６内の誘電体層１７にしみ込みやすく、コンデンサ２０の電気的特性が劣化するという欠点もある。
【０００６】
本発明はこのような事情を考慮してなされたものであり、従ってその目的は、基板表面の平坦化、基板強度向上の要求を満たし、且つ、コンデンサ容量の変更が容易で、誘電体へのメッキ液のしみ込みによる影響を少なくできるセラミック回路基板を提供することにある。
【０００７】
上記目的を達成するために、本発明の請求項１のセラミック回路基板は、そのコンデンサを、セラミック層の上下両面に形成されたコンデンサ電極と、コンデンサ電極の間に形成された複数のビアホールとを含むものとし、さらに、複数のビアホール導体を誘電体が充填されたビアホールと空洞状態のビアホールとで構成したものである。この構成では、コンデンサの誘電体がセラミック層の内部に設けられるので、誘電体によって基板の厚みが変化することはなく、基板表面が平坦化される。しかも、誘電体を充填するビアホールは、孔径を小さくできるので、セラミック回路基板の抗折強度の低下が少ない。また、仮に、誘電体へのメッキ液のしみ込みが発生する場合でも、コンデンサの外周近傍に位置するビアホール内の誘電体でメッキ液のしみ込みが発生するだけであり、それよりも内側に位置するビアホール内の誘電体には、メッキ液のしみ込みが発生しない。このため、コンデンサ全体から見ると、誘電体へのメッキ液のしみ込みが少なくなり、メッキ液のしみ込みによるコンデンサの電気特性の低下が少ない。
【０００８】
更に、請求項２のように、コンデンサ形成領域の複数のビアホールのうち、誘電体を充填するビアホールの数を変更することで、コンデンサの容量を変更するようにすると良い。このようにすれば、コンデンサの容量を変更する際に、コンデンサ形成領域のビアホールの総数を変更する必要がなく、誘電体を充填するビアホールの数を変更するだけで良いので、コンデンサ容量の変更が容易である。
【００１０】
【発明の実施の形態】
以下、本発明を低温焼成セラミック回路基板に適用した実施形態を図面に基づいて説明する。
【００１１】
低温焼成セラミック層２１は、ＣａＯ−Ａｌ₂ Ｏ₃ −ＳｉＯ₂ −Ｂ₂ Ｏ₃ 系ガラス粉末：５０〜６５重量％（好ましくは６０重量％）とＡｌ₂ Ｏ₃ 粉末：５０〜３５重量％（好ましくは４０重量％）との混合物からなるグリーンシートにより形成されている。低温焼成セラミックは、上記の系の他にＭｇＯ−Ａｌ₂ Ｏ₃ −ＳｉＯ₂ −Ｂ₂ Ｏ₃ 系のガラス粉末とＡｌ₂ Ｏ₃ 粉末との混合物、又は、ＳｉＯ₂ −Ｂ₂ Ｏ₃ 系のガラス粉末とＡｌ₂ Ｏ₃ 粉末との混合物等、８００〜１０００℃で焼成できるセラミックを用いれば良い。
【００１２】
コンデンサ２２を形成する内層の低温焼成セラミック層２１のコンデンサ形成領域には、多数のビアホール２３が形成され、各ビアホール２３内には、例えばＰｂペロブスカイト系、ＢａＴｉＯ₃ 系等の誘電体ペーストのスクリーン印刷により誘電体２４が充填されている。この誘電体２４の誘電率は、低温焼成セラミック層２１の誘電率（ε＝７．５）よりもかなり大きくなっている（例えばε≧１００）。尚、各ビアホール２３の内径は、例えば０．０５〜０．３ｍｍ程度である。
【００１３】
また、各層の低温焼成セラミック層２１の所定位置には、配線用のビアホール２５が形成され、各層のビアホール２５内には、例えばＡｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ａｕ、Ｃｕ等の低融点金属の導体ペーストのスクリーン印刷によりビア導体２６が充填されている。更に、各層の低温焼成セラミック層２１の上面には、低融点金属の導体ペーストで配線パターン２７がスクリーン印刷されていると共に、コンデンサ２２の上面と下面に相当する位置には、Ａｇ、Ａｇ／Ｐｔ等の低融点金属の導体ペーストでコンデンサ電極２８，２９がスクリーン印刷されている。
【００１４】
この場合、図２に示すように、コンデンサ電極２８，２９の中央部に開口部３０が形成され、この開口部３０内に位置する１個又は複数個のビアホール３１には、低融点金属の導体ペーストのスクリーン印刷によりビア導体３２が充填され、このビア導体３２の上下両端が他の層のビア導体２６又は配線パターン２７に接続されている。
【００１５】
また、コンデンサ２２の容量を変更する場合には、コンデンサ２２の容量の要求値に応じて、誘電体２４を充填するビアホール２３の数を変更する（換言すれば誘電体２４を充填しないビアホール２３の数を変更する）ことで、コンデンサ２２の容量を変更する。図２の構成例では、コンデンサ２２の容量調整の結果、二点鎖線Ａの内側のビアホール２３は、誘電体２４が充填されず、空洞となっている。
【００１６】
尚、製造工程では、各層の低温焼成セラミック層２１に誘電体２４とビア導体２６を充填し、コンデンサ電極２８，２９と配線パターン２７を印刷した後、各層の低温焼成セラミック層２１を積層して、８００〜１０００℃（好ましくは９００℃）で焼成する。この際、低温焼成セラミック層２１の積層体（生基板）を加圧しながら焼成しても良いし、加圧せずに焼成しても良い。
【００１７】
加圧焼成する場合には、生基板にアルミナグリーシート（ダミーシート）を積層して、２〜２０ｋｇｆ／ｃｍ² の範囲内の圧力で加圧しながら８００〜１０００℃で焼成する。この際、基板両面に積層されたアルミナグリーンシートは１５５０〜１６００℃まで加熱しないと焼結しないので、８００〜１０００℃で焼成すれば、アルミナグリーンシートは未焼結のまま残される。但し、焼成の過程で、アルミナグリーンシート中のバインダーが飛散してアルミナ粉体として残る。焼成後、基板両面に残ったアルミナ粉体（アルミナグリーンシート）を研磨等により除去する。
【００１８】
図１の構成例では、内層の低温焼成セラミック層２１にコンデンサ２２を形成したが、図３に示すように、最上層の低温焼成セラミック層２１に同様の構造のコンデンサ２２を形成しても良い。この場合、基板表面の配線導体やコンデンサ電極２８の表面には、例えばＮｉメッキを下地としてＡｕメッキが施される。
【００１９】
以上説明したコンデンサ２２を内蔵する低温焼成セラミック回路基板は、コンデンサ２２の誘電体２４が低温焼成セラミック層２１の内部に設けられているので、誘電体２４によって基板の厚みが変化することはなく、基板表面が平坦化され、チップ搭載性が向上する。しかも、誘電体２４を充填するビアホール２３は、孔径を小さくできるので、図５，図６に示すようにセラミック層に比較的大きな開口部を形成したものと比較して、基板の抗折強度の低下が少なく、基板強度向上の要求を満たすことができる。
【００２０】
また、図３に示すように、最上層の低温焼成セラミック層２１にコンデンサ２２を形成した場合、基板表面の配線導体やコンデンサ電極２８の表面をメッキ処理する際に、仮に、誘電体２４へのメッキ液のしみ込みが発生しても、コンデンサ２２の外周近傍に位置するビアホール２３内の誘電体２４でメッキ液のしみ込みが発生するだけであり、それよりも内側に位置するビアホール２３内の誘電体２４には、メッキ液のしみ込みが発生しない。このため、コンデンサ２２全体から見ると、誘電体２４へのメッキ液のしみ込みが少なくなり、メッキ液のしみ込みによるコンデンサ２２の電気特性の低下が少なくなって、品質が安定する。
【００２１】
しかも、コンデンサ２２の容量を変更する際に、コンデンサ形成領域に形成された多数のビアホール２３のうち、誘電体２４を充填するビアホール２３の数を変更するようにしたので、コンデンサ２２の容量を変更する場合でも、コンデンサ形成領域のビアホール２３の総数を変更する必要がなく、誘電体２４の印刷パターンを変更するだけで良い。このため、コンデンサ２２の容量の変更が容易であり、安い生産コストで種々の容量のコンデンサ２２を形成することができる。
【００２２】
この場合、誘電体２４を充填しないビアホール２３は、何も充填せずに、空洞状態としても良いが（図２参照）、誘電体２４を充填しないビアホール２３に、低融点金属の導体ペーストのスクリーン印刷により導体を充填すると共に、この導体充填部分には、コンデンサ電極２８，２９を形成しないようにし、この導体をコンデンサ電極２８，２９以外の配線導体又は他の層のビア導体に接続するようにしても良い。このようにすれば、誘電体２４を充填しないビアホール２３を有効に利用して配線を形成することができ、配線密度を高密度化することができる。
【００２３】
また、図２の構成例では、誘電体２４を充填しないビアホール２３をコンデンサ２２の中央部分に配置しているが、この位置を変更しても良いことは言うまでもない。例えば、誘電体２４を充填しないビアホール２３をコンデンサ２２の外周を取り囲むように配置し、これらのビアホール２３に導体を充填してグランドに接続すれば、電磁シールドを形成することができ、高周波特性を向上することができる。
【００２４】
尚、上記各実施形態では、コンデンサ電極２８，２９をべたパターンで形成したが、各誘電体２４の露出部分のみに電極を形成して各誘電体２４の電極を配線パターンで接続するようにしても良い。また、コンデンサ電極２８，２９を分割して、複数個のコンデンサを形成するようにしても良い。
その他、本発明は、低温焼成セラミック回路基板に限定されず、アルミナ等の焼成温度が高いセラミックで形成したセラミック回路基板に適用しても良い。
【００２５】
【発明の効果】
以上の説明から明らかなように、本発明の請求項１のセラミック回路基板によれば、セラミック層のコンデンサ形成領域に形成した複数のビアホール内に誘電体を充填してコンデンサを形成するようにしたので、基板表面を平坦化できると共に、基板強度を向上でき、しかも、誘電体へのメッキ液のしみ込みによる影響を少なくできて、電気的特性を向上できる。
【００２６】
更に、請求項２では、コンデンサ形成領域の複数のビアホールのうち、誘電体を充填するビアホールの数を変更することで、コンデンサの容量を変更するようにしたので、コンデンサ容量を容易に変更できて、安い生産コストで種々の容量のコンデンサを形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す低温焼成セラミック回路基板の主要部の縦断面図
【図２】コンデンサ形成領域におけるビアホール、誘電体及びコンデンサ電極の位置関係を説明する平面図
【図３】本発明の他の実施形態を示す低温焼成セラミック回路基板の主要部の縦断面図
【図４】従来のセラミック回路基板の主要部の縦断面図（その１）
【図５】従来のセラミック回路基板の主要部の縦断面図（その２）
【図６】従来のセラミック回路基板の主要部の縦断面図（その３）
【符号の説明】
２１…低温焼成セラミック層（セラミック層）、２２…コンデンサ、２３…コンデンサ用のビアホール、２４…誘電体、２５…配線用のビアホール、２６…ビア導体、２７…配線パターン、２８，２９…コンデンサ電極、３０…開口部、３２…ビア導体。

Claims (2)

1. 複数のセラミック層を積層し、コンデンサを内蔵したセラミック回路基板において、
   前記コンデンサは、前記セラミック層の上下両面に形成されたコンデンサ電極と、前記コンデンサ電極の間に形成された複数のビアホールとを含み、
   前記複数のビアホール導体は、誘電体が充填されたビアホールと、空洞状態のビアホールと、から構成されることを特徴とするセラミック回路基板。
2. 前記コンデンサは、前記コンデンサ形成領域の複数のビアホールのうち、前記誘電体が充填されたビアホールの数と前記空洞状態のビアホールの数とを変更することで、容量が変更されることを特徴とする請求項１に記載のセラミック回路基板。

Images