JP2008066544A - 多層プリント配線基板及びその製造方法 - Google Patents

多層プリント配線基板及びその製造方法 Download PDF

Info

Publication number
JP2008066544A
JP2008066544A JP2006243553A JP2006243553A JP2008066544A JP 2008066544 A JP2008066544 A JP 2008066544A JP 2006243553 A JP2006243553 A JP 2006243553A JP 2006243553 A JP2006243553 A JP 2006243553A JP 2008066544 A JP2008066544 A JP 2008066544A
Authority
JP
Japan
Prior art keywords
hole
wiring board
printed wiring
multilayer printed
conductor wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006243553A
Other languages
English (en)
Other versions
JP4923884B2 (ja
Inventor
Isao Matsui
勲 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006243553A priority Critical patent/JP4923884B2/ja
Priority to US11/898,019 priority patent/US8212153B2/en
Publication of JP2008066544A publication Critical patent/JP2008066544A/ja
Application granted granted Critical
Publication of JP4923884B2 publication Critical patent/JP4923884B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09645Patterning on via walls; Plural lands around one hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 スルーホールの表裏で異なる信号回路を構成することができ、多層プリント配線基板の表裏同位置に異なる電子部品を実装して、高密度化を図ること。
【解決手段】 内部に内層回路2が形成された積層基板10と、積層基板10を積層方向に貫通するスルーホール3と、スルーホール3の両開口部に形成されたランド4と、スルーホールの内壁に形成されランド4間を接続する導体壁5と、を備えた多層プリント配線基板1であって、多層プリント配線基板1の表裏面の少なくとも一方の面から内部に向かって導体壁5の一部を切除する切除穴7,7’を形成し、導体壁5を所定の層で絶縁した。
【選択図】図1

Description

本発明は、多層プリント配線基板にかかり、特に、スルーホールを有する多層プリント配線基板に関する。
従来より、多層プリント配線基板の表裏の接続をする際に、スルーホールが用いられているが、スルーホールには1つの信号回路しか割り当てることができないため、表裏同位置に異なる信号回路のスルーホールを設けることができない。このため、プリント配線基板の表裏同位置に異なる電子部品を実装することができず、電子部品の高密度実装が困難であった。この対策としては、スルーホールが設けられている基板上に、別の基板を重ねて電子部品を実装するビルドアップ配線基板という構成が用いられている。
特開平4−64278 特開平8−186381 特開2002−64255
しかしながら、上述したビルドアップ配線基板を用いた方法では、製作工法上、ビルドアップできる層数に制約がある。さらに、一層ずつ積み上げて製造していくため、製造期間が長くなる、という問題が生じる。
また、電子部品の高密度実装を目的とした基板の構造としては、特許文献1に示すような構造が用いられている。具体的には、ランド部をドリルで削り取ることによって、スルーホールの信号回路を複数に分けている。
しかし、特許文献1に示す構造は、基板片面からドリル加工するものであり、また、スルーホールの導通路を円周方向に分けるものであるため、基板の表裏で独立した信号回路を得ることはできない。したがって、依然として、表裏同位置に電子部品を実装することは困難である。
また、電子部品の高密度実装を目的とした基板の別の構造としては、特許文献2に示すような構造が用いられている。特許文献2に示す構造は、大径スルーホールと、小径スルーホールと、で段付きスルーホールを形成しており、この段付きスルーホール内の導体層はそれぞれ離間している。さらに、段付きスルーホール内の導体層は、円周方向に分割して形成されている。かかる構造は、多層プリント配線板の製造工程で、十字型中子と、ワッシャと、を段付きスルーホールに挿入することによって形成される。具体的には、この十字型中子は、大径スルーホール用の十字型中子と、小径スルーホール用の十字型中子と、で形成されている。また、ワッシャは、外径が大径スルーホールと、内径が小径スルーホールと、それぞれ同じ大きさで形成されている。さらに、このワッシャは、大径スルーホール用の十字型中子と小径スルーホール用の十字型中子の間に組み合わされて、段付きスルーホールにめっきを施す際に、十字型中子と共に挿入される。そして、この中子及びワッシャと接触した箇所が、めっきされない部分となるため、導体層が分割される。
しかし、特許文献2に示す構造は、多層プリント基板の積層工程で導体層を分割するものであるため、工程数が増えるなどの問題が生じてしまう。
また、スルーホールの構造に関するものとして、特許文献3に示すような構造も用いられている。しかし、この特許文献3に示す構造は、接続導体のインダクタンスを低下させて、信号処理回路の安定した動作を図るものであり、また、スルーホールも円周を分割するものであるため、基板の表裏で独立した信号回路を得ることはできない。したがって、依然として、表裏同位置に電子部品を実装することは困難である。
このため、本発明では、上記従来例の有する不都合を改善し、特に、電子部品の高密度実装を実現することができる多層プリント配線基板を提供すること、をその目的とする。
そこで、本発明の一形態である多層プリント配線基板は、内部に内層回路が形成された積層基板と、積層基板を積層方向に貫通するスルーホールと、スルーホールの両開口部に形成されたランドと、スルーホールの内壁に形成されランド間を接続する導体壁と、を備えた多層プリント配線基板であって、多層プリント配線基板の表裏面の少なくとも一方の面から内部に向かって導体壁の一部を切除する切除穴を形成し、導体壁を所定の層で絶縁した、ことを特徴としている。かかる構成によると、多層プリント配線基板の表面から内部に向かって掘削する切除穴を形成して導体壁を切除するため、導体壁を所定の層で絶縁することができる。これにより、スルーホールの表裏で異なる信号回路を構成することができ、多層プリント配線基板の表裏同位置に異なる電子部品を実装することができる。したがって、多層プリント配線基板における電子部品の高密度実装を実現することができる。
また、内部に内層回路が形成された積層基板と、積層基板を積層方向に貫通するスルーホールと、スルーホールの両開口部に形成されたランドと、スルーホールの内壁に形成されランド間を接続する導体壁と、を備えた多層プリント配線基板であって、積層基板を貫通せずに少なくとも導体壁の一部を切除する切除穴を、多層プリント配線基板の表側及び裏側からそれぞれ形成し、導体壁を所定の層で絶縁した、ことを特徴としている。かかる構成によると、多層プリント配線基板の表側に形成された切除穴による導体壁の切除部と、裏側に形成された切除穴による導体壁の切除部と、が所定の層で重なることによって、かかる箇所における導体壁を全て切除することができる。これにより、スルーホールの表裏で異なる信号回路を構成することができ、多層プリント配線基板の表裏同位置に異なる電子部品を実装することができる。したがって、多層プリント配線基板における電子部品の高密度実装を実現することができる。
また、切除穴を、スルーホールに沿って形成した、ことを特徴としている。これにより、スルーホール内の導体壁を、積層方向に切除することができる。つまり、積層基板の基板面に対して垂直に切除穴を形成するため、簡易な方法で切除穴を形成することができる。
そして、ランドに複数の信号回路が接続されている場合に、切除穴にてランドの一部切除すると共に、各信号回路が独立するように切除穴を配置し、ランド及び前記導体壁を分割した、ことを特徴としている。かかる構成によると、分割後に残存するランド及び導体壁によって各信号回路を独立させることができる。これにより、1つのランド及びスルーホールに複数の信号回路を割り付けることができる。したがって、多層プリント配線基板における電子部品の高密度実装を実現することができる。
また、ランド及び導体壁を分割して独立させた信号回路の1つを、電源用とした、ことを特徴としている。これにより、電源用の信号回路に接近する導体壁が相互誘導結合状態になり、電流を相互に打ち消し合うため、スルーホール内でインピーダンス整合を行うことができる。したがって、簡易な方法で信号の反射を抑えることができ、高速に信号の伝送が可能となる。
また、異なる層に形成された内層回路間を相互に接続する内部接続ホールを、積層基板の内部に設けた、ことを特徴としている。かかる構造によると、スルーホール内の導体壁が所定の層で分割され、表裏独立した信号回路が形成されていても、内部接続ホールによって特定の層間に形成された内層回路間を接続し、多層プリント配線基板の表裏を接続することができる。したがって、新たにスルーホールを設けることなく、多層プリント配線基板の表裏接続が可能となる。これにより、多層プリント配線基板における電子部品の高密度実装を実現することができる。
そして、本発明の他の形態である上記多層プリント配線基板を製造する方法は、内部に内層回路が形成された積層基板を一括積層して、積層基板を貫通するスルーホールを備えた多層プリント配線基板を形成する第1の工程と、多層プリント配線基板の表裏面の少なくとも一方の面から内部に向かって導体壁の一部を切除する切除穴を設け、導体壁を所定の層で絶縁する第2の工程と、を有することを特徴としている。
また、本発明の他の形態である上記多層プリント配線基板を製造する方法は、内部に内層回路が形成された積層基板を一括積層して、この積層基板を貫通するスルーホールを備えた多層プリント配線基板を形成する第1の工程と、積層基板を貫通せずに、少なくともスルーホールの内壁に形成されている導体壁の一部を切除する切除穴を、多層プリント配線基板の表側及び裏側からそれぞれ形成し、導体壁を所定の層で絶縁する第2の工程、を有することを特徴としている。
そして、第2の工程は、切除穴をスルーホールに沿って形成する、ことを特徴としている。また、第2の工程は、切除穴をスルーホールの表裏でそれぞれ異なる位置に形成する、ことを特徴としている。
また、第2の工程は、ランドに複数の信号回路が接続されている場合に、切除穴にてランドを切除すると共に、各信号回路が独立するように切除穴を配置し、ランド及び導体壁を分割する、ことを特徴としている。
また、第1の工程の前に、異なる層に形成された内層回路間を相互に接続する内部接続ホールを、積層基板内部に設ける内部接続ホール形成工程を有する、ことを特徴としている。
本発明は、以上のように構成され機能するので、これによると、導体壁を所定の層で表側と裏側に分割することができる。したがって、スルーホールの表裏で異なる信号回路を構成することができ、多層プリント配線基板の表裏同位置に異なる電子部品を実装して、高密度化を図ることができる、という従来にない優れた効果を有する。
本発明は、多層プリント配線基板の表裏面の少なくとも一方の面から内部に向かって導体壁の一部を切除する切除穴を形成し、導体壁を、所定の層で表裏に分割する、ことに特徴を有する。以下、多層プリント配線基板の具体的な構成及びその製造方法を、実施例を参照して説明する。
本発明の第1の実施例を、図1乃至図6を参照して説明する。図1は、本実施例における切除穴が形成されたスルーホール周辺の拡大断面図である。図2は、切除穴が形成されたスルーホール周辺の上面図である。図3は、切除穴が形成されていないスルーホール周辺の拡大断面図である。図4は、ランド、導体壁及び切除穴の位置関係を説明する説明図である。図5は、ランド及び導体壁の構成を示す構成図である。図6は、本実施例における多層プリント配線基板の製造方法を工程順に説明する説明図である。
[構成]
図1乃至図3に示すように、本発明における多層プリント配線基板1は、絶縁体8と、内層回路2と、が交互に配置されており、それらを一括して積層した多層基板10を備えている。具体的には、多層プリント配線基板1は、積層基板10の内部に、絶縁体8が3層(第1層乃至第3層)形成されており、各層間(第1層乃至第2層間及び第2層乃至第3層間)に内層回路2を備えている。また、積層基板10の基板面に対して垂直に貫通するスルーホール3が、多層プリント配線基板1の任意の位置に形成されている。なお、具体的な位置については後述するものとする。そして、スルーホール3の表裏それぞれの開口部及びスルーホール3の各層間にランド4が形成されている。さらに、ランド4間を接続する導体壁5が、スルーホール3の内壁に形成されている。そして、ランド4及び導体壁5を切除する切除穴7,7’が、ランド4上であってスルーホール3の表裏に、それぞれ2箇所ずつ形成されている。なお、本実施例では、多層プリント配線基板1が、積層基板10の内部に、絶縁体8と、内層回路2と、を交互に配置して、それらを一括して積層したものである場合を説明したが、これは一例であって、一括して積層した場合に限られず、1層ずつ積み重ねるようにして積層したものであってもよい。
積層基板10は、例えば、両面基板である。そして、積層基板10には電子部品などが実装される。本実施例では、積層基板10の内部に、後述する絶縁体8及び内層回路2を交互に配置して多層プリント配線基板1を構成している。
絶縁体8は、多層基板などを形成する際に用いられるものである。そして、絶縁体8は、多層プリント配線基板1の内部で、内層回路2と交互に配置されている。なお、本実施例では、積層基板10の内部に絶縁体8が3層(第1層乃至第3層)積層されている。但し、これは一例であって、積層基板10の内部に絶縁体8が3層積層されている場合に限られない。
パターン6は、配線回路を構成する際に用いられ、積層基板10の表面裏面の回路及び後述する内層回路2を形成し、ランド4に接続される。
内層回路2は、積層基板10の内部の絶縁体8間において、パターン6によって構成された配線回路である。この内層回路2は、多層プリント配線基板1に実装された電子部品(図示せず)間を接続するものである。そして、図1に示すように、積層基板10の内部には内層回路2が2つ(第1層乃至第2層間及び第2層乃至第3層間)形成されている。また、内層回路2には、所定の箇所にランド4が形成されている。そして、内層回路2を構成するパターン6及びランド4と、後述する導体壁5と、が接続されることで、相互に異なり上下に位置する内層回路2間が接続される。なお、本実施例では、内層回路2を2つ形成した場合を説明したが、これは一例であって、2つの場合に限られず、より多くの内層回路2を形成してもよい。
スルーホール3は、例えば、多層プリント配線基板1の表裏を貫通する円筒形の貫通穴である。なお、スルーホール3は、多層プリント配線基板1の積層前に、各層に予めスルーホールを形成しておき、これらのスルーホールが同位置に位置し、貫通するように積層して形成される。そして、図3に示すように、スルーホール3の表側及び裏側それぞれの開口部には、後述するランド4が形成されている。また、スルーホール3の内壁面には、後述する導体壁5が形成されており、ランド4間を接続している。つまり、スルーホール3は、多層プリント配線基板1の表裏を接続する場合に用いられる。そして、図1に示すように、このスルーホール3に、後述する切除穴7,7’を形成することによって、ランド4及び導体壁5が、図4に示したように切除される。なお、本実施例では、多層プリント配線基板1の積層前に、各層に予めスルーホールを形成しておき、このスルーホールが同位置になるように各層を積層してスルーホール3を形成する場合を説明したが、これは一例であって、多層プリント配線基板1が一括積層された後に、スルーホール3を形成してもよい。
ランド4は、例えば、環状の導体である。そして、ランド4は、積層基板10及び内層回路2においてパターン6と接続される。また、ランド4は、スルーホール3の表裏それぞれの開口部及びスルーホール3の各層間に形成されている。そして、各ランド4間が、後述する導体壁5によって接続されている。また、ランド4は、後述する切除穴7,7’によって、図2及び図5に示すように、パターン6と接続している箇所を残して切除される。これにより、ランド4に接続される信号回路を分割して独立させることができる。
導体壁5は、スルーホール3の内壁に導体をめっきしたものである。この導体壁5は、図3に示すように、スルーホール3の両端に位置する開口部にそれぞれ設けられたランド4間を接続するものである。そして、導体壁5は、後述する切除穴7,7’がスルーホール3に形成されることによって、図4乃至図5に示すように、一部を残して切除される。具体的には、導体壁5は、スルーホール3内で4つの部位に分割され、多層プリント配線基板1の第2層内を境に、表裏2箇所ずつ、それぞれが対向する位置に残存している。なお、表側及び裏側の導体壁5の位置関係は、表側の導体壁5を、スルーホール3の中心を軸に90度回転させた位置に、裏側の導体壁が位置する。これにより、図5に示すように、後述する切除穴7,7’が重なる部分の距離Dだけ導体壁5を絶縁することができる。さらに、導体壁5が、積層方向に分割されるため、分割後に残存するランド4及び導体壁5に異なる信号回路を割り付けることができる。また、対向する導体壁5に接続した信号回路の一方を電源信号に割り付けることで、スルーホール3内でインピーダンス整合を行うことができる。なお、本実施では、導体壁5を、多層プリント配線基板1の第2層内で分割した場合を説明したが、これは一例であって、多層プリント配線基板1の層数や接続したい層間などに応じて変更してもよい。また、導体壁5をスルーホール3内で4つの部位に分割した場合を説明したが、これは一例であって、それぞれが独立して分割されていれば、4つの部位の場合に限られない。
切除穴7,7’は、例えば、ドリルを用いて形成した貫通しないドリル穴である。そして、切除穴7,7’は、ランド4上であってスルーホール3の表裏に、スルーホール3と同じ径の穴が2箇所ずつ形成されている。さらに、切除穴7,7’は、スルーホール3に沿って積層基板10の基板面に対して垂直に形成されている。これにより、ランド4及び導体壁5を、4つの部位に分割することができる。具体的には、表側の切除穴7は、図2の実線の円で示したように、スルーホール3の開口部及びランド4上に2箇所、対向して形成されている。また、裏側の切除穴7′は、図2の点線の円で示したように、表側の切除穴7をスルーホール3の中心を基準に90度回転した位置に形成されている。そして、図4及び図5に示すように、切除穴7,7’は、それぞれ多層プリント配線基板1の第2層内まで掘削され、この第2層内で重なった部分の長さだけ導体壁を全て切除する。具体的には、スルーホール3の表裏に形成された切除穴7,7’が重なった部分の距離をDとすると、多層プリント配線基板1の第2層内で切除穴7,7’が重なった部分の距離Dの導体壁5が全て切除される。なお、本実施例では、切除穴7,7’がドリル穴である場合を説明したが、これは一例であって、ランド4及び導体壁5を切除でき、多層プリント配線基板1の全ての層を貫通しないものであれば、他の方法を用いたものであってもよい。また、切除穴7,7’の数も上記箇所の場合に限られず、その切除穴7,7’の大きさもスルーホール3と同じ大きさのものに限られない。さらに、スルーホール3内の導体壁5及びランド4を分割することができれば、切除穴7,7’の切除方向も積層基板10の基板面に対して垂直に形成された場合に限られない。
次に、本実施例における多層プリント配線基板1の製造方法を、図6(a)乃至図6(d)を参照して説明する。まず、図6(a)に示すように、多層プリント配線基板1の各層となる絶縁体8に、スルーホール3、ランド4、導体壁5及びパターン6を予め形成する。そして、図6(b)に示すように、各層の配線回路が接続されるように各層を配置して、図6(c)に示すように、各層を一括して積層する。次に、図6(d)に示すように、一括して積層された多層プリント配線基板1に形成されているスルーホール3の表裏に、ドリルなどを用いて切除穴7,7’を形成する。
ここで、切除穴7,7’は、多層プリント配線基板1に形成されているスルーホール3であって、表側及び裏側で異なった信号を割り付けたい箇所に形成する。このとき、切除穴7,7’を、スルーホール3と同じ径の穴で表裏2箇所ずつ、スルーホール3に沿って積層基板10の基板面に対して垂直に形成する。具体的には、表側の切除穴7を、図2の実線の円で示したように、スルーホール3の開口部及びランド4上に2箇所、対向させて形成する。また、裏側の切除穴7’を、図2の点線の円で示したように、表側の切除穴7をスルーホール3の中心を基準に90度回転した位置に形成する。すると、切除穴7,7’が、多層プリント配線基板1の第2層内において、切除穴7,7’が重なる部分の距離Dだけ導体壁5を全て切除するため、第2層内で導体壁5が絶縁される。このとき、切除穴7,7’が、スルーホール3の開口部に形成されたランド4も切除するため、導体壁5が積層方向に絶縁される。そして、図5に示すように、4つの部位に分割された導体壁5を、各層のパターン6と接続することで、1つのスルーホール3内で、4つの異なる信号回路を接続できるようになる。このとき、対向する導体壁5の一方に接続した信号回路を電源信号に割り当てることで、導体壁5が相互誘導結合状態になり電流を相互に打ち消し合うため、スルーホール3内でインピーダンス整合が行われる。さらに、スルーホール3に異なる信号回路を接続できるため、多層プリント配線基板1の表裏同位置に異なる電子部品を配置できる。
次に、本発明の第2の実施例を、図7を参照して説明する。図7は、ランド、導体壁及び内部接続ホールの構成を示す構成図である。本実施例では、上述した実施例1における多層プリント配線基板とほぼ同様の構成を採っているが、多層プリント配線基板に内部接続ホール9を設けた点及び多層プリント配線基板の層数が異なる。
図7に示すように、本発明における多層プリント配線基板21は、絶縁体8と、内層回路2と、が交互に配置されており、それらを一括して積層した多層基板を備えている。具体的には、多層プリント配線基板21は、積層基板10内部に、絶縁体8が7層形成されており、各層間に内層回路2を6つ備えている。また、実施例1同様、積層基板10の基板面に対して垂直に貫通するスルーホール3が、多層プリント配線基板21の任意の位置に形成されている。そして、スルーホール3の表裏それぞれの開口部には、ランド4が形成されている。さらに、ランド4間を接続する導体壁5が、スルーホール3の内壁に形成されている。そして、ランド4及び導体壁5を切除する切除穴7,7’が、ランド4上であってスルーホール3の表裏に、それぞれ2箇所ずつ形成されている。そして、多層プリント配線基板21の内部に内部接続ホール9が形成されている。なお、本実施例では、多層プリント配線基板21が、積層基板10内部に、絶縁体8と、内層回路2と、を交互に配置して、それらを一括して積層したものである場合を説明したが、これは一例であって、一括して積層した場合に限られず、1層ずつ積み重ねるようにして積層したものであってもよい。以下、図7を参照して、実施例1と異なる構成について詳述する。
内層回路2は、積層基板10の内部に形成され、パターン6によって構成された配線回路である。この内層回路2は、多層プリント配線基板21に実装された電子部品(図示せず)間を接続するものである。そして、図7に示すように、積層基板10の内部には内層回路2が6つ形成されている。また、内層回路2には、所定の箇所にランド4が形成されている。そして、内層回路2を構成するパターン6及びランド4と、導体壁5と、が接続されることで、相互に異なり上下に位置する内層回路2間が接続される。また、内層回路2の所定の箇所には、後述する内部接続ホール9が形成されており、内層回路2間を接続している。なお、本実施例では、内層回路2を6つ形成した場合を説明したが、これは一例であって、6つの場合に限られない。
切除穴7,7’は、実施例1とほぼ同様の構成を採っているが、多層プリント配線基板21の第4層内まで掘削し、この第4層内で重なった部分の距離だけ導体壁を全て切除する点が異なる。
導体壁5も、実施例1とほぼ同様の構成を採っているが、導体壁5を、多層プリント配線基板21の第4層内で分割した点で異なる。
内部接続ホール9は、多層プリント配線基板を貫通せずに特定の層間に形成された内層回路2間を接続するスルーホール(IVH(Interstitial Via Hole))である。なお、本実施例では、多層プリント配線基板21の第2層、第4層及び第6層に内部接続ホール9を形成している。そして、内部接続ホール9と、内層回路2に形成されているパターン6と、が所定の箇所で接続している。これにより、スルーホール3内の導体壁5が所定の層で分割され、表裏独立した信号回路が形成されていても、内部接続ホール9によって特定の層間に形成された内層回路2間を接続し、多層プリント配線基板の表裏を接続することができるため、新たなスルーホールを設けることなく、多層プリント配線基板の表裏接続が可能となる。したがって、多層プリント配線基板における電子部品の高密度実装を実現することができる。
本発明は、プリント基板を有する電子機器などに利用することができ、産業上の利用可能性を有する。
実施例1における切除穴が形成されたスルーホール周辺の拡大断面図である。 実施例1における切除穴が形成されたスルーホール周辺の上面図である。 実施例1における切除穴が形成されていないスルーホール周辺の拡大断面図である。 実施例1におけるランド、導体壁及び切除穴の位置関係を説明する説明図である。 実施例1におけるランド及び導体壁の構成を示す構成図である。 (a)乃至(d)は、多層プリント配線基板の製造方法を工程順に説明する説明図である。 実施例2におけるランド、導体壁及び内部接続ホールの構成を示す構成図である。
符号の説明
1,21 多層プリント配線基板
2 内層回路
3 スルーホール
4 ランド
5 導体壁
6 パターン
7,7’ 切除穴
8 絶縁体
9 内部接続ホール
10 積層基板

Claims (13)

  1. 内部に内層回路が形成された積層基板と、この積層基板を積層方向に貫通するスルーホールと、このスルーホールの両開口部に形成されたランドと、前記スルーホールの内壁に形成され前記ランド間を接続する導体壁と、を備えた多層プリント配線基板であって、
    当該多層プリント配線基板の表裏面の少なくとも一方の面から内部に向かって前記導体壁の一部を切除する切除穴を形成し、前記導体壁を所定の層で絶縁した、ことを特徴とする多層プリント配線基板。
  2. 内部に内層回路が形成された積層基板と、この積層基板を積層方向に貫通するスルーホールと、このスルーホールの両開口部に形成されたランドと、前記スルーホールの内壁に形成され前記ランド間を接続する導体壁と、を備えた多層プリント配線基板であって、
    前記積層基板を貫通せずに少なくとも前記導体壁の一部を切除する切除穴を、前記多層プリント配線基板の表側及び裏側からそれぞれ形成し、前記導体壁を所定の層で絶縁した、ことを特徴とする多層プリント配線基板。
  3. 前記切除穴を、前記スルーホールに沿って形成した、ことを特徴とする請求項2記載の多層プリント配線基板。
  4. 前記切除穴を、前記スルーホールの表裏でそれぞれ異なる位置に形成した、ことを特徴とする請求項3記載の多層プリント配線基板。
  5. 前記ランドに複数の信号回路が接続されている場合に、前記切除穴にて前記ランドの一部切除すると共に、各信号回路が独立するように前記切除穴を配置し、前記ランド及び前記導体壁を分割した、ことを特徴とする請求項4記載の多層プリント配線基板。
  6. 前記ランド及び前記導体壁を分割して独立させた前記信号回路の1つを、電源用とした、ことを特徴とする請求項5記載の多層プリント配線基板。
  7. 異なる層に形成された前記内層回路間を相互に接続する内部接続ホールを、前記積層基板の内部に設けた、ことを特徴とする請求項1,2,3,4,5又は6記載の多層プリント配線基板。
  8. 内部に内層回路が形成された積層基板を一括積層して、この積層基板を貫通するスルーホールを備えた多層プリント配線基板を形成する第1の工程と、
    当該多層プリント配線基板の表裏面の少なくとも一方の面から内部に向かって前記導体壁の一部を切除する切除穴を設け、前記導体壁を所定の層で絶縁する第2の工程と、
    を有することを特徴とする多層プリント配線基板の製造方法。
  9. 内部に内層回路が形成された積層基板を一括積層して、この積層基板を貫通するスルーホールを備えた多層プリント配線基板を形成する第1の工程と、
    前記積層基板を貫通せずに、少なくとも前記スルーホールの内壁に形成されている前記導体壁の一部を切除する切除穴を、前記多層プリント配線基板の表側及び裏側からそれぞれ形成し、前記導体壁を所定の層で絶縁する第2の工程と、
    を有することを特徴とする多層プリント配線基板の製造方法。
  10. 前記第2の工程は、前記切除穴を前記スルーホールに沿って形成する、ことを特徴とする請求項9記載の多層プリント配線基板の製造方法。
  11. 前記第2の工程は、前記切除穴を前記スルーホールの表裏でそれぞれ異なる位置に形成する、ことを特徴とする請求項10記載の多層プリント配線基板の製造方法。
  12. 前記第2の工程は、前記ランドに複数の信号回路が接続されている場合に、前記切除穴にて前記ランドを切除すると共に、各信号回路が独立するように前記切除穴を配置し、前記ランド及び前記導体壁を分割する、ことを特徴とする請求項11記載の多層プリント配線基板の製造方法。
  13. 前記第1の工程の前に、異なる層に形成された前記内層回路間を相互に接続する内部接続ホールを、前記積層基板の内部に設ける内部接続ホール形成工程を有する、ことを特徴とする請求項8,9,10,11又は12記載の多層プリント配線基板の製造方法。
JP2006243553A 2006-09-08 2006-09-08 多層プリント配線基板及びその製造方法 Expired - Fee Related JP4923884B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006243553A JP4923884B2 (ja) 2006-09-08 2006-09-08 多層プリント配線基板及びその製造方法
US11/898,019 US8212153B2 (en) 2006-09-08 2007-09-07 Circuit board and manufacturing method of the circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006243553A JP4923884B2 (ja) 2006-09-08 2006-09-08 多層プリント配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008066544A true JP2008066544A (ja) 2008-03-21
JP4923884B2 JP4923884B2 (ja) 2012-04-25

Family

ID=39168423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006243553A Expired - Fee Related JP4923884B2 (ja) 2006-09-08 2006-09-08 多層プリント配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US8212153B2 (ja)
JP (1) JP4923884B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105592626A (zh) * 2014-10-20 2016-05-18 上海和辉光电有限公司 印刷电路板中的连接孔结构及其制作方法
CN110958762A (zh) * 2018-09-26 2020-04-03 京瓷株式会社 印刷布线基板
JPWO2021200820A1 (ja) * 2020-03-30 2021-10-07

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7603645B2 (en) * 2007-01-29 2009-10-13 Inventec Corporation Calibration method of insulating washer in circuit board
JP2010027654A (ja) * 2008-07-15 2010-02-04 Nec Corp 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8735734B2 (en) 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8912452B2 (en) * 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US9526178B2 (en) * 2013-08-15 2016-12-20 Huawei Technologies Co., Ltd. Printed circuit board method
CN205793596U (zh) * 2016-01-29 2016-12-07 奥特斯(中国)有限公司 元件载体和电子装置
CN115020513B (zh) * 2022-06-02 2023-07-28 横店集团东磁股份有限公司 一种叉指背接触太阳能电池的制作方法及制得的叉指背接触太阳能电池
CN115052418B (zh) * 2022-08-15 2022-11-15 四川恩巨实业有限公司 多层pcb板的埋孔结构及其设置方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347480A (ja) * 1992-06-15 1993-12-27 Sumitomo Bakelite Co Ltd 多層プリント配線板の製造方法
JPH0669660A (ja) * 1992-03-26 1994-03-11 Nec Corp プリント配線板およびその製造方法
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
JPH0464278A (ja) 1990-07-04 1992-02-28 Sumitomo Bakelite Co Ltd 印刷配線板の製造方法
JP2617692B2 (ja) 1994-12-28 1997-06-04 富山日本電気株式会社 多層プリント配線板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669660A (ja) * 1992-03-26 1994-03-11 Nec Corp プリント配線板およびその製造方法
JPH05347480A (ja) * 1992-06-15 1993-12-27 Sumitomo Bakelite Co Ltd 多層プリント配線板の製造方法
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105592626A (zh) * 2014-10-20 2016-05-18 上海和辉光电有限公司 印刷电路板中的连接孔结构及其制作方法
CN110958762A (zh) * 2018-09-26 2020-04-03 京瓷株式会社 印刷布线基板
CN110958762B (zh) * 2018-09-26 2023-05-23 京瓷株式会社 印刷布线基板
JPWO2021200820A1 (ja) * 2020-03-30 2021-10-07
WO2021200820A1 (ja) * 2020-03-30 2021-10-07 京セラ株式会社 印刷配線板およびその製造方法

Also Published As

Publication number Publication date
US20080060837A1 (en) 2008-03-13
JP4923884B2 (ja) 2012-04-25
US8212153B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
JP4923884B2 (ja) 多層プリント配線基板及びその製造方法
US7337537B1 (en) Method for forming a back-drilled plated through hole in a printed circuit board and the resulting printed circuit board
US8604357B2 (en) Wiring board having via and method forming a via in a wiring board
US20080236881A1 (en) Multilayer printed wiring board and method for manufacturing the same
JP2012209340A (ja) 多層基板及び多層基板の製造方法
JP2006210748A (ja) ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
JP2015185735A (ja) 多層配線板及びその製造方法
US20150008029A1 (en) Circuit board and method of manufacturing the same
JP6191465B2 (ja) プリント基板の検査方法及びプリント基板
JP2006339350A (ja) プリント配線板とその製造方法
WO2014128892A1 (ja) プリント基板及びプリント基板の製造方法
JP2009158892A (ja) 多層配線基板及びその製造方法
KR20180075171A (ko) Pcb 기판의 층간을 연결하는 대각선 비아의 구조 및 pcb 기판의 층간을 연결하는 대각선 비아의 제조방법
JP2005166764A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2009060151A (ja) 積層配線板の製造方法
JP2006253372A (ja) 多層プリント配線基板とその製造方法
JP2007267429A (ja) パターンアンテナ内蔵回路基板
US7852635B1 (en) Multi-connection via
JP2019096929A (ja) 高周波伝送線路
JP2002252472A (ja) 層間位置ずれ検知回路を有する積層プリント基板
JP6744034B1 (ja) スルーホールビアおよび回路基板
CN112752390B (zh) 多层电路板及其制作方法
CN101562951B (zh) 线路板及其制作方法
KR20110112670A (ko) 다층 인쇄회로기판 및 이의 제조방법
JP2003332753A (ja) 多層プリント基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090812

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4923884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees