JP2006173146A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006173146A5 JP2006173146A5 JP2004359169A JP2004359169A JP2006173146A5 JP 2006173146 A5 JP2006173146 A5 JP 2006173146A5 JP 2004359169 A JP2004359169 A JP 2004359169A JP 2004359169 A JP2004359169 A JP 2004359169A JP 2006173146 A5 JP2006173146 A5 JP 2006173146A5
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- hole
- circuit board
- multilayer circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 147
- 238000007747 plating Methods 0.000 claims description 52
- 238000001514 detection method Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 47
- 238000007689 inspection Methods 0.000 claims description 16
- 230000002093 peripheral Effects 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000003754 machining Methods 0.000 claims description 4
- 230000000149 penetrating Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 14
- 238000005259 measurement Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000523 sample Substances 0.000 description 3
- 210000001736 Capillaries Anatomy 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 208000008425 Protein Deficiency Diseases 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005288 electromagnetic effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
Images
Description
本発明は、導体層と絶縁層とからなる基板を複数枚重ねて一体にした多層回路基板および多層回路基板の製造方法に関する。
従来、多層回路基板に穴を加工するため、加工箇所毎にその表面の高さを検出し、検出された高さを基準にして指定された深さまで穴を加工する技術がある(特許文献1参照)。このようにすると、加工する穴の深さ精度を向上させることができる。しかし、多層回路基板は厚さ方向にばらつきがあるため、この方法では、上下の導体層を接続するための止まり穴を確実に形成することができるとは限らなかった。
そこで、積層する導体層のそれぞれに予め測定領域を設けておき、穴加工に先立ちそれぞれの測定領域を露出させ、工具の高さ方向の位置を確認しながら穴を加工する技術がある(特許文献2)。このようにすると、上下の導体層を接続するための止まり穴を確実に形成することができた。
ところで、多層回路基板に電子部品例えばICパッケージを実装する場合、ICパッケージの通電端子(例えばピン)と所望の導体層とを以下のようにして接続する。すなわち、多層基板の表面から所望の導体層に達する穴を加工し、めっき処理によりこの穴の内周面にめっき層を形成する。そして、この穴に通電端子(ピン)等を挿入してはんだ付け処理を行い、めっきされた穴を介して通電端子(ピン)と所望の導体層とを電気的に接続する。
図4は、従来の多層回路基板の断面図である。
図示の多層回路基板1は、以下のようにして形成されている。すなわち、導体層2aと絶縁層2bとが一体の第3の基板2と、導体層3a,3cと絶縁層3bとが一体の第2の基板3と、導体層4aと絶縁層4bとが一体の第1の基板4と、導体層5aと絶縁層5bとが一体の表面基板5とを接着剤を介して順番に積層し、加熱処理により一体にする。ここで、積層される内層の導体層3a,3c,4aには回路パターンが形成されているが、表面の導体層5aと裏面の導体層2aは回路パターンが形成されている場合と回路パターンが形成されていない場合とがある。また、第2の基板3の場合、導体層3aと導体層3c’はめっき処理により接続用穴6に形成されためっき層7を介して電気的に接続されている。
次に、ICパッケージ等の電子部品を実装する側(以下、「表面側」という。)から、ピン等の電子部品の通電端子を所望の導体層(図示の場合は第1の導体層4a)に接続するための穴8を加工する。また、必要に応じて、表面の導体層5aまたは/および裏面の導体層2aと内層の導体層3a,3c等を接続する接続穴を加工する。
そして、表面側の導体層5aと、表面側と反対の裏面側の導体層2aに回路パターンが形成されている場合は直ちに、また、導体層5aと導体層2aに回路パターンが形成されていない場合はエッチング処理等により回路パターンを形成した後、めっき処理により表面の導体層5aまたは/および裏面の導体層2aと内層の導体層3a,3c等を接続する電通用接続穴(図4では図示を省略されている)とピン挿入用の接続用穴8の内部をめっきして、めっき層9を形成する。
めっき処理工程は、通常、十分な管理の下に作業されるが、例えば、図示のように、穴8底部のめっき層9の厚さが過大になったり、穴8底のめっき層9の直径が入り口側に比べて小さくなる場合がある。めっき層9がこのように形成されていると、通電端子の先端が所望の深さまで挿入できず、電子部品が多層回路基板1の表面から浮き上がってしまう場合がある。電子部品が多層回路基板から浮き上がっていると、振動等の影響により通電端子(ピン)が損傷を受けやすくなり、信頼性が低下する。また、電子部品を組み込んだ製品としての多層回路基板の外形寸法が大きくなると、この多層回路基板を用いる電子装置内に納めることができない等の問題も発生する。
このような場合、穴8を貫通穴にすることにより、めっき層の厚さのばらつきや部分的な厚さの増大を回避することが考えられる。しかし、例えば、この貫通穴が裏面側の回路パターンに近い場合、いずれか一方が他方に対して電磁的な影響を及ぼす結果、電子部品がノイズによる誤動作する場合がある。したがって、通電端子を位置決めするための穴8を貫通穴とする場合は、めっき処理後、不要なめっき層を除去する必要がある。
不要なめっき層を除去する場合、工具と所望の導体層とはめっき層を介して導通になるため、特許文献2の技術では、不要なめっき層を精度良く除去することができない。
本発明の目的は、電子部品を適切に実装できると共に電子部品の性能を損なうことがない多層回路基板および多層回路基板の製造方法を提供するにある。
本発明は、導体層(2a,3a,3c,4a,5a)と絶縁層(2b,3b,4b,5b)とからなる基板(2,3,4,5)を複数枚重ねて一体にした多層回路基板(1)において、
表面に位置する基板(5)の表面に配置された表面導体層(5c)と、該表面導体層より下層かつ内層の第1の導体層(4a)とに接触し、かつ前記表面から前記多層回路基板の裏面に貫通する貫通穴(20)と、
前記貫通穴の内周面に施され、前記表面導体層と前記第1の導体層とを電気的に接続する導電性のめっき層(21)と、
前記第1の導体層(4a)より前記裏面側の第2の導体層(3c)に配置され、前記貫通穴(20)と同軸でかつ前記貫通穴の直径より大径の検出用穴(22)を有する検出部(35)と、
前記裏面から前記貫通穴(20)に沿って少なくとも前記第2の導体層(3c)との間まで形成され、前記貫通穴と同軸でかつ該貫通穴より大径の大径穴(32)と、を備え、
前記大径穴(32)の形成により、前記検出部(35)の前記検出用穴部分が前記大径穴(32)に露出することを特徴とする。
表面に位置する基板(5)の表面に配置された表面導体層(5c)と、該表面導体層より下層かつ内層の第1の導体層(4a)とに接触し、かつ前記表面から前記多層回路基板の裏面に貫通する貫通穴(20)と、
前記貫通穴の内周面に施され、前記表面導体層と前記第1の導体層とを電気的に接続する導電性のめっき層(21)と、
前記第1の導体層(4a)より前記裏面側の第2の導体層(3c)に配置され、前記貫通穴(20)と同軸でかつ前記貫通穴の直径より大径の検出用穴(22)を有する検出部(35)と、
前記裏面から前記貫通穴(20)に沿って少なくとも前記第2の導体層(3c)との間まで形成され、前記貫通穴と同軸でかつ該貫通穴より大径の大径穴(32)と、を備え、
前記大径穴(32)の形成により、前記検出部(35)の前記検出用穴部分が前記大径穴(32)に露出することを特徴とする。
上記多層回路基板として(例えば図1に示すように)、
表面に位置する基板(5)の表面に位置された表面導体層(5c)と、該表面導体層よりも下層かつ内層の第1の導体層(4a)とに接触し、かつ前記表面から前記多層回路基板の裏面に貫通する貫通穴(20)と、
前記貫通穴(20)の内周面に施された、導電性のめっき層(21)と、
前記第1の導体層(4a)より前記裏面側の第2の導体層(3c)に配置され、前記貫通穴(20)と同軸でかつ前記貫通穴の直径より大径の検出穴(22)を有する検出部(35)と、
を備えたものが用いられる。
表面に位置する基板(5)の表面に位置された表面導体層(5c)と、該表面導体層よりも下層かつ内層の第1の導体層(4a)とに接触し、かつ前記表面から前記多層回路基板の裏面に貫通する貫通穴(20)と、
前記貫通穴(20)の内周面に施された、導電性のめっき層(21)と、
前記第1の導体層(4a)より前記裏面側の第2の導体層(3c)に配置され、前記貫通穴(20)と同軸でかつ前記貫通穴の直径より大径の検出穴(22)を有する検出部(35)と、
を備えたものが用いられる。
該多層回路基板は、中間品であって、最終的には、上記大径穴(32)(図3参照)を形成した多層回路基板となるが、中間体であっても、基板メーカから製品として出荷され、加工メーカにて上記最終製品に加工される。
前記第1の導体層(4a)が、前記表面導体層(5c)を有する表面基板(5)に隣接する第2の基板(4)の表面側の導体層であり、
前記第2の導体層(3c)が、前記第2の基板(4)の裏面側に隣接する第3の基板(3)の表面側の導体層であると好ましい。
前記第2の導体層(3c)が、前記第2の基板(4)の裏面側に隣接する第3の基板(3)の表面側の導体層であると好ましい。
本発明は、導体層(2a,3a,3c,4a,5a)と絶縁層(2b,3b,4b,5b)とからなる基板(2,3,4,5)を複数枚重ねて一体にした多層回路基板(1)の表面に、該多層回路基板に実装される電子部品の通電端子を挿入して第1の導体層(4a)に接続する接続穴を形成する方法であって、
前記第1の導体層より裏面側の第2の導体層(3c)に、検出用穴(22)を有する検出部(35)を形成する工程と、
前記表面に位置するための基板(5)の表面に配置された表面導体層(5c)と、内層の前記第1の導体層(4a)とに接触し、かつ前記検出用穴(22)より小径で該検出用穴を接触することなく通って前記表面から前記多層回路基板の裏面に貫通する貫通穴(20)を形成する工程と、
前記貫通穴の内周面をめっきするめっき工程と、
前記検出用穴の直径よりも大径の工具(30)を用い、該工具と前記検出部(35)が設けられた第2の導体層(3c)との間に所定電圧を印加した状態で、前記多層回路基板(1)の裏面側から前記貫通穴に沿って、前記検出用穴を検出することに基づく所定深さの大径の穴(32)を加工する追加工程と、を備え、
前記内周面に前記めっき(21)が残置した、前記表面導体層(5c)と前記第1の導体層(4a)との間の前記貫通孔(20)により前記接続穴を形成したことを特徴とする。
前記第1の導体層より裏面側の第2の導体層(3c)に、検出用穴(22)を有する検出部(35)を形成する工程と、
前記表面に位置するための基板(5)の表面に配置された表面導体層(5c)と、内層の前記第1の導体層(4a)とに接触し、かつ前記検出用穴(22)より小径で該検出用穴を接触することなく通って前記表面から前記多層回路基板の裏面に貫通する貫通穴(20)を形成する工程と、
前記貫通穴の内周面をめっきするめっき工程と、
前記検出用穴の直径よりも大径の工具(30)を用い、該工具と前記検出部(35)が設けられた第2の導体層(3c)との間に所定電圧を印加した状態で、前記多層回路基板(1)の裏面側から前記貫通穴に沿って、前記検出用穴を検出することに基づく所定深さの大径の穴(32)を加工する追加工程と、を備え、
前記内周面に前記めっき(21)が残置した、前記表面導体層(5c)と前記第1の導体層(4a)との間の前記貫通孔(20)により前記接続穴を形成したことを特徴とする。
また、前記追加工程における前記所定深さは、前記電圧が予め定める値以下になった時の前記工具の位置を基準とする深さである。
更に、前記接続用の貫通穴(20)とは別に、前記検出部(35)を有する第2の導体層(3c)に接続する位置に検査用貫通穴(23)を加工する工程と、
前記検査用貫通穴(23)の内周面をめっき(24)するめっき工程と、を備え、
前記追加工程において、前記検査用貫通穴(23)のめっき(24)を介して前記検出部(35)を有する第2の導体層(3c)と前記工具(30)との間に前記所定電圧を印加する。
前記検査用貫通穴(23)の内周面をめっき(24)するめっき工程と、を備え、
前記追加工程において、前記検査用貫通穴(23)のめっき(24)を介して前記検出部(35)を有する第2の導体層(3c)と前記工具(30)との間に前記所定電圧を印加する。
本発明によると、電子部品の通電端子を接続する接続穴をめっきされた貫通穴とし、かつ多層回路基板の裏面側から、検出用穴に至る穴を上記貫通穴に沿って形成したので、貫通穴に形成されためっき層を過不足なく除去することができ、電子部品を適切に実装できると共に電子部品の動作を損なうことがない多層回路基板を提供することができる。
本発明によると、電子部品の通電端子を接続する接続穴を、めっきした貫通穴とするものでありながら、該貫通穴に沿って、追加工程により所定深さの大径の穴を多層回路基板の裏面側から高い精度で形成して、不要なめっき層を精度良く除去して、電子部品を適切に実装できると共に電子部品の動作を損なうことのない多層回路基板を容易に製造することができる。
工具と検出部が設けられた第2の導体層との間に印加した電圧が予め定めた値以下になるまで穴を加工することにより、工具による大径の加工深さを確実に検出して、所定の深さの大径の穴を容易かつ確実に形成することができる。
検査用貫通穴のめっきを介して測定プローブ等をセットすることにより、検出部を有する第2の導体層と工具との間の電圧を容易に測定することができ、第2の導体層を露出する加工等を必要とせずに、容易に正確な所定深さの大径の穴を形成することができる。
以下、本発明を図示の実施形態に基づいて説明する。
図1は、本発明を適用した多層回路基板の加工途中の断面図、図2は検出部を設けた基板の平面図、図3は本発明を適用した多層回路基板の電子部品を実装する直前の断面図であり、図4と同じものまたは同一機能のものは同一の符号を付して重複する説明を省略する。
図1に示す多層基板は製品となった時点で実質的に図4に示す多層基板と同じものとなるが、従来通電端子を挿入するための止まり穴(図4における穴8)が貫通穴20(直径は穴8の直径と同じである)になっている点および検査用貫通穴(23)が新たに設けられている点並びに導体層であるパッド2ap1,2ap2,5apが設けられている点において図4の多層回路基板と相違する。すなわち、本多層基板1は、電気部品が実装される表面側から順次、表面基板5、第1の基板4、第2の基板3、そして裏面となる第3の基板2が一体に積層されている。表面基板5には、絶縁層5bの表面に回路パターン用の表面導体層5aと共に接続穴用の表面導体層5cが形成されており、第1の基板4には、絶縁層4bの表面側に接続穴に接続する第1の導体層4aが形成されている。第2の基板3には、絶縁層3bの表面側に導体層3c’及び第2の導体層3cが形成され、絶縁層3bの裏面側に導体層3aが形成されており、導体層3c’と3aとがめっき層7を有する接続穴6により電気的に接続されている。第3の基板2には、絶縁層2bの裏面に導電層2aが形成されている。
なお、上記接続穴用の表面導体層5cは、回路パターンが形成されていてもよいし、パッドのように接続穴専用のものでもよい。更に、後述するめっきにより形成される導体層でもよい。
以下、順に説明する。
図1に示すように、接続穴に接続する表面導体層5c及び第1の導体層4aに接触して、多層回路基板1の表面から裏面に貫通して貫通穴20が形成されており、該貫通穴の内周面にはめっきが施されためっき層21となっている。
図2に示すように、電子部品の通電端子を位置決めするための貫通穴20(図4における穴8)の軸線をOとすると、絶縁層4bの裏面側に配置されかつ第1の導体層4aに最も距離が近い基板3の第2の導体層3cには、軸線Oと同軸で貫通穴20の直径よりも大径の検出用穴22を有する検出部35が形成されている。
また、図1に示すように、貫通穴20および後述する検査用貫通穴23の軸線を中心として、表面側の基板5と裏面側の基板2には導体層であるパッド2ap1,2ap2および5apが設けられている。
次に、本発明に係る多層回路基板の製造手順を説明する。
手順1:表面側に配置される電子部品の通電端子(ピン)を挿入して位置決めするための接続用の貫通穴20を加工する。また、導体層3cに接続する検査用貫通穴23を加工する。なお、検査用貫通穴23の位置は、第2の導体層3c内のいずれかの位置に配置されている。
手順2:めっき処理により、貫通穴20の内周面にめっき層21を、検査用貫通穴23の内周面にめっき層24を、それぞれ形成する。
手順3:直径が検出用穴22の直径よりも大径の工具30とめっき層24すなわち導体層3cとの間に予め定める電圧(例えば5V)を印加した状態で、工具30により裏面側から貫通穴20(軸線O)に沿って加工し、工具30と導体層3cとの間の電圧が予め定める電圧(例えば2V)以下になった時、工具30が導体層3cの位置に到達(即ち接触)したと判定する。そして、例えば、導体層3cと導体層4aとの距離が近い場合にはその時点で加工を中止する。また、回路パターンの配置の関係で、例えば、検出部35が導体層3cよりも裏面側の導体層3aに配置されている場合には、この位置から更に予め定める距離だけ穴を加工する。
手順1:表面側に配置される電子部品の通電端子(ピン)を挿入して位置決めするための接続用の貫通穴20を加工する。また、導体層3cに接続する検査用貫通穴23を加工する。なお、検査用貫通穴23の位置は、第2の導体層3c内のいずれかの位置に配置されている。
手順2:めっき処理により、貫通穴20の内周面にめっき層21を、検査用貫通穴23の内周面にめっき層24を、それぞれ形成する。
手順3:直径が検出用穴22の直径よりも大径の工具30とめっき層24すなわち導体層3cとの間に予め定める電圧(例えば5V)を印加した状態で、工具30により裏面側から貫通穴20(軸線O)に沿って加工し、工具30と導体層3cとの間の電圧が予め定める電圧(例えば2V)以下になった時、工具30が導体層3cの位置に到達(即ち接触)したと判定する。そして、例えば、導体層3cと導体層4aとの距離が近い場合にはその時点で加工を中止する。また、回路パターンの配置の関係で、例えば、検出部35が導体層3cよりも裏面側の導体層3aに配置されている場合には、この位置から更に予め定める距離だけ穴を加工する。
工具30の直径はめっき層21の外径よりも大径であるので、図3に示すように、裏面から工具30により貫通穴20(軸線O)に沿って大径の穴32が穿設され、その深さは、導体層3cに形成された検出用貫通穴23に工具30が電気的に接続するまであけられる。従って、貫通穴20のめっき層21は、検出部35のある導体層3cの下面又は導体層3cを僅かに越えた位置まで確実に除去される。
以下、従来の場合と同様に、
手順4:めっき層21が形成された貫通穴20に通電端子(ピン)を挿入して位置決めする。
手順5:通電端子とめっき層21すなわち導体層4aとをはんだにより接続する。
手順4:めっき層21が形成された貫通穴20に通電端子(ピン)を挿入して位置決めする。
手順5:通電端子とめっき層21すなわち導体層4aとをはんだにより接続する。
なお、導体層2a,5aに回路パターンが形成されていない場合は、手順2が終了した後、エッチング等により導体層2a,5aに回路パターンを形成する。
ここで、検出部35を設ける導体層の位置について説明する。通電端子が接続される導体層から裏面側のめっき層21を精度良く除去するためには検出部35を通電端子が接続される導体層に最も近い導体層に配置することが望ましい。しかし、このようにすると、通電端子の先端と検出部35を設けた導体層との間でいずれか一方が他方に対して電磁的な影響を及ぼす場合があり得る。一方、電磁的な影響を予防することを目的として検出部35を通電端子が接続される導体層から遠ざけると、基板の厚さが積層条件によって変化するため、めっき層21を精度良く除去することが困難になる。したがって、検出部35を配置する導体層は、製品毎に定めることが望ましい。
なお、例えば、電子部品の通電端子(ピン)を導体層4aに接続する場合、ピンの長さが表面から第1の導体層4aまでの深さよりも長く、例えば導体層3cに至る長さがある場合であっても、工具30による穴32は、めっきされた貫通穴20よりかなり大径となり、めっき層21に挿通された通電端子が、貫通穴20から大径の穴32となる段差部分に位置する導体層3cに接触することはなく、かつ電磁的に影響を及ぼす程接近することもない。また、手順5による溶融はんだが、毛細管現象により貫通穴20のめっき層21と通電端子との狭い隙間にある程度浸入したとしても、大径の穴32まで至ることはなく、かつ例え僅かな量のはんだが大径穴32の上端に至っても、通電端子と大径の穴との隙間は広く、上記毛細管現象が切られて、はんだが導体層3cに至ることはない。
この実施形態では、導体層3cに接続する検査用貫通穴23を設けるようにしたので、例えば、加工により導体層3cを露出させる必要がなく、しかも工具30と導体層3c間の電圧を測定する場合に測定プローブをセットする作業が容易である。
なお、多層基板1を載置する加工テーブルに検査用貫通穴23(めっき層24)に当接させる電圧検出用のプローブを自動的に配置するような手段を設けておくと、さらに作業能率を向上させることができる。
また、この実施形態では、パッド2ap1,2ap2および5apを設けたので、めっき層21、24を確実に形成することができる。なお、パッド2ap1,2ap2および5apは設けなくてもよい。更に、検出部35を設けた導体層3cを、例えば露出する等により電気的に接続することが可能であれば、検査用貫通孔23を設けなくてもよい。
1 多層回路基板
2,3,4,5 基板
2a,3a,3c,4a,5a 導体層
2b,3b,4b,5b 絶縁層
20 貫通穴
21 めっき層
22 検出用穴
23 検査用貫通穴
30 工具
32 大径の穴
35 検出部
2,3,4,5 基板
2a,3a,3c,4a,5a 導体層
2b,3b,4b,5b 絶縁層
20 貫通穴
21 めっき層
22 検出用穴
23 検査用貫通穴
30 工具
32 大径の穴
35 検出部
Claims (7)
- 導体層と絶縁層とからなる基板を複数枚重ねて一体にした多層回路基板において、
表面に位置する基板の表面に配置された表面導体層と、該表面導体層より下層かつ内層の第1の導体層とに接触し、かつ前記表面から前記多層回路基板の裏面に貫通する貫通穴と、
前記貫通穴の内周面に施され、前記表面導体層と前記第1の導体層とを電気的に接続する導電性のめっき層と、
前記第1の導体層より前記裏面側の第2の導体層に配置され、前記貫通穴と同軸でかつ前記貫通穴の直径より大径の検出用穴を有する検出部と、
前記裏面から前記貫通穴に沿って少なくとも前記第2の導体層との間まで形成され、前記貫通穴と同軸でかつ該貫通穴より大径の大径穴と、を備え、
前記大径穴の形成により、前記検出部の前記検出用穴部分が前記大径穴に露出されてなる、
多層回路基板。 - 導体層と絶縁層とからなる基板を複数枚重ねて一体にした多層回路基板において、
表面に位置する基板の表面に位置された表面導体層と、該表面導体層より下層かつ内層の第1の導体層とに接触し、かつ前記表面から前記多層回路基板の裏面に貫通する貫通穴と、
前記貫通穴の内周面に施された、導電性のめっき層と、
前記第1の導体層より前記裏面側の第2の導体層に配置され、前記貫通穴と同軸でかつ前記貫通穴の直径より大径の検出用穴を有する検出部と、を備えてなる、
多層回路基板。 - 前記第1の導体層が、前記表面導体層を有する表面基板に隣接する第2の基板の表面側の導体層であり、
前記第2の導体層が、前記第2の基板の裏面側に隣接する第3の基板の表面側の導体層である、
請求項1又は2記載の多層回路基板。 - 導体層と絶縁層とからなる基板を複数枚重ねて一体にした多層回路基板に、該多層回路基板の表面に実装される電子部品の通電端子を挿入して第1の導体層に接続するための接続穴を形成する方法であって、
前記第1の導体層より裏面側の第2の導体層に、検出用穴を有する検出部を形成する工程と、
前記表面に位置する基板の表面に配置された表面導体層と、内層の前記第1の導体層とに接触し、かつ前記検出用穴より小径で該検出用穴を接触することなく通って前記表面から前記多層回路基板の裏面に貫通する貫通穴を形成する工程と、
前記貫通穴の内周面をめっきするめっき工程と、
前記検出用穴の直径よりも大径の工具を用い、該工具と前記検出部が設けられた前記第2の導体層との間に所定電圧を印加した状態で、前記多層回路基板の裏面側から前記貫通穴に沿って、前記検出用穴を検出することに基づく所定深さの大径の穴を加工する追加工程と、を備え、
前記内周面に前記めっきが残置した、前記表面導体層と前記第1の導体層との間の前記貫通孔により前記接続穴を形成したことを特徴とする、
多層回路基板の製造方法。 - 前記追加工程における前記所定深さは、前記電圧が予め定める値以下になった時の前記工具の位置を基準とする深さである、
請求項4に記載の多層回路基板の製造方法。 - 前記接続用の貫通穴とは別に、前記検出部を有する前記第2の導体層に接続する位置に検査用貫通穴を加工する工程と、
前記検査用貫通穴の内周面をめっきするめっき工程と、を備え、
前記追加工程において、前記検査用貫通穴のめっきを介して前記検出部を有する前記第2の導体層と前記工具との間に前記所定電圧を印加してなる、
請求項4または5に記載の多層回路基板の製造方法。 - 前記第1の導体層が、前記表面導体層を有する表面基板に隣接する第2の基板の表面側の導体層であり、
前記第2の導体層が、前記第2の基板の裏面側に隣接する第3の基板の表面側の導体層である、
請求項4ないし6のいずれか記載の多層回路基板。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004359169A JP4611010B2 (ja) | 2004-12-10 | 2004-12-10 | 多層回路基板の製造方法 |
TW094143348A TWI372589B (en) | 2004-12-10 | 2005-12-08 | Manufacturing method of multi-layered circuit board |
US11/297,358 US7488676B2 (en) | 2004-12-10 | 2005-12-09 | Manufacturing method of a multi-layered circuit board |
KR1020050120326A KR101148317B1 (ko) | 2004-12-10 | 2005-12-09 | 다층회로기판 및 다층회로기판의 제조방법 |
CN2005101301562A CN1791300B (zh) | 2004-12-10 | 2005-12-12 | 多层电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004359169A JP4611010B2 (ja) | 2004-12-10 | 2004-12-10 | 多層回路基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006173146A JP2006173146A (ja) | 2006-06-29 |
JP2006173146A5 true JP2006173146A5 (ja) | 2007-04-12 |
JP4611010B2 JP4611010B2 (ja) | 2011-01-12 |
Family
ID=36584293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004359169A Active JP4611010B2 (ja) | 2004-12-10 | 2004-12-10 | 多層回路基板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7488676B2 (ja) |
JP (1) | JP4611010B2 (ja) |
KR (1) | KR101148317B1 (ja) |
CN (1) | CN1791300B (ja) |
TW (1) | TWI372589B (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101123846B (zh) * | 2006-08-09 | 2010-06-23 | 亿光电子工业股份有限公司 | 印刷电路板的盲孔结构及其制造方法 |
JP4901602B2 (ja) | 2007-06-22 | 2012-03-21 | 日立ビアメカニクス株式会社 | プリント基板の製造方法及びプリント基板 |
US20090188710A1 (en) * | 2008-01-30 | 2009-07-30 | Cisco Technology, Inc. | System and method for forming filled vias and plated through holes |
CN101583250B (zh) * | 2008-05-15 | 2011-04-13 | 华为技术有限公司 | 印刷线路板过孔加工方法及印刷线路板、通信设备 |
US8232115B2 (en) | 2009-09-25 | 2012-07-31 | International Business Machines Corporation | Test structure for determination of TSV depth |
US9036365B2 (en) | 2009-10-20 | 2015-05-19 | Nec Corporation | Interconnection substrate design supporting device, method of designing interconnection substrate, program, and interconnection substrate |
CN102548249B (zh) * | 2010-12-13 | 2014-02-05 | 富葵精密组件(深圳)有限公司 | 电路板的制作方法 |
US8816218B2 (en) * | 2012-05-29 | 2014-08-26 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structures with vias having different dimensions |
CN103517581B (zh) * | 2012-06-15 | 2016-08-03 | 深南电路有限公司 | 一种多层pcb板制造方法及多层pcb板 |
CN103796415B (zh) * | 2012-10-31 | 2017-02-08 | 碁鼎科技秦皇岛有限公司 | 多层电路板及其制作方法 |
CN104227060A (zh) * | 2013-06-21 | 2014-12-24 | 北大方正集团有限公司 | 一种钻孔方法和钻孔机 |
CN104470203A (zh) * | 2013-09-25 | 2015-03-25 | 深南电路有限公司 | Hdi电路板及其层间互连结构以及加工方法 |
KR101492192B1 (ko) * | 2013-10-07 | 2015-02-10 | (주)에이티씨 | 다층기판 및 이의 제조방법 |
US9341670B2 (en) * | 2014-05-20 | 2016-05-17 | International Business Machines Corporation | Residual material detection in backdrilled stubs |
US9354270B2 (en) * | 2014-06-13 | 2016-05-31 | Oracle International Corporation | Step drill test structure of layer depth sensing on printed circuit board |
JP6383252B2 (ja) * | 2014-10-30 | 2018-08-29 | ルネサスエレクトロニクス株式会社 | 電子装置およびその製造方法 |
US10264664B1 (en) | 2015-06-04 | 2019-04-16 | Vlt, Inc. | Method of electrically interconnecting circuit assemblies |
TWI578416B (zh) * | 2015-09-18 | 2017-04-11 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
CN105472892A (zh) * | 2015-12-30 | 2016-04-06 | 东莞生益电子有限公司 | 一种电路板的制作方法 |
JPWO2017149966A1 (ja) * | 2016-03-04 | 2018-07-19 | アルプス電気株式会社 | 電子回路モジュール及び電子回路モジュールの試験方法 |
US11336167B1 (en) | 2016-04-05 | 2022-05-17 | Vicor Corporation | Delivering power to semiconductor loads |
US10903734B1 (en) | 2016-04-05 | 2021-01-26 | Vicor Corporation | Delivering power to semiconductor loads |
US10785871B1 (en) * | 2018-12-12 | 2020-09-22 | Vlt, Inc. | Panel molded electronic assemblies with integral terminals |
US10158357B1 (en) | 2016-04-05 | 2018-12-18 | Vlt, Inc. | Method and apparatus for delivering power to semiconductors |
US9872399B1 (en) | 2016-07-22 | 2018-01-16 | International Business Machines Corporation | Implementing backdrilling elimination utilizing anti-electroplate coating |
WO2018114687A1 (en) * | 2016-12-19 | 2018-06-28 | Abb Schweiz Ag | Method of manufacturing a multi-phase busbar and arrangement for arrangement for carrying out the method |
WO2018221976A1 (ko) * | 2017-05-31 | 2018-12-06 | (주)피코팩 | 빌드업 다층 인쇄회로기판을 이용한 구강센서 제조방법 및 이로부터 제조된 인트라 오랄 센서 |
DE102018217349A1 (de) * | 2018-10-10 | 2020-04-16 | Conti Temic Microelectronic Gmbh | Leiterplatte |
CN114731758A (zh) * | 2019-11-06 | 2022-07-08 | 迅达科技公司 | 用于从印刷电路板去除过孔内的不想要的金属的系统和方法 |
CN113727518B (zh) * | 2020-05-26 | 2023-04-18 | 深圳市大族数控科技股份有限公司 | 印制电路预制板及背钻方法、印制电路板 |
CN112140229B (zh) * | 2020-09-28 | 2021-06-18 | 广东鼎泰高科技术股份有限公司 | 一种背钻刀具及其制备方法 |
CN113840479B (zh) * | 2021-11-29 | 2022-02-11 | 深圳市大族数控科技股份有限公司 | 背钻深度确定方法、背钻方法及钻孔系统 |
TWI808859B (zh) * | 2022-02-15 | 2023-07-11 | 欣興電子股份有限公司 | 電路板結構 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH054105A (ja) * | 1991-06-25 | 1993-01-14 | Fujitsu Ltd | プリント基板の穴加工方法 |
JPH0715147A (ja) * | 1993-06-24 | 1995-01-17 | Nec Corp | 多層配線基板の半貫通スルーホール形成方法及びその装置 |
JP3034180B2 (ja) * | 1994-04-28 | 2000-04-17 | 富士通株式会社 | 半導体装置及びその製造方法及び基板 |
JP2609825B2 (ja) * | 1994-10-31 | 1997-05-14 | 日本電気株式会社 | 多層配線基板の製造方法 |
JPH1022643A (ja) * | 1996-07-01 | 1998-01-23 | Nippon Avionics Co Ltd | キャビティ付きプリント配線板と、その製造方法および製造装置 |
JP4184575B2 (ja) | 2000-05-31 | 2008-11-19 | 日立ビアメカニクス株式会社 | ワークの加工方法および工具の折損検出方法並びに加工装置 |
US6562709B1 (en) * | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
JP3797205B2 (ja) * | 2001-11-19 | 2006-07-12 | 日本電気株式会社 | 多層配線基板およびその製造方法 |
JP3527229B2 (ja) * | 2002-05-20 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法 |
JP4034612B2 (ja) * | 2002-07-29 | 2008-01-16 | 日立ビアメカニクス株式会社 | 多層回路基板の止まり穴加工方法 |
JP2007509487A (ja) * | 2003-09-19 | 2007-04-12 | ヴァイアシステムズ グループ インコーポレイテッド | 閉ループ・バックドリル加工システム |
-
2004
- 2004-12-10 JP JP2004359169A patent/JP4611010B2/ja active Active
-
2005
- 2005-12-08 TW TW094143348A patent/TWI372589B/zh active
- 2005-12-09 KR KR1020050120326A patent/KR101148317B1/ko active IP Right Grant
- 2005-12-09 US US11/297,358 patent/US7488676B2/en active Active
- 2005-12-12 CN CN2005101301562A patent/CN1791300B/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4611010B2 (ja) | 多層回路基板の製造方法 | |
JP2006173146A5 (ja) | ||
JP6116955B2 (ja) | 多層プリント配線板のバックドリル加工方法、そのためのドリル及び基板穴明け装置 | |
JP2019525464A (ja) | 下にある凹状コンポーネント配置 | |
US9835684B2 (en) | In-circuit test structure for printed circuit board | |
JP2009200189A (ja) | 電子部品搭載型半導体チップ | |
JP5691762B2 (ja) | プリント基板の製造方法 | |
CN110893629B (zh) | 电路板的制造方法及钻孔机 | |
JP5550977B2 (ja) | プリント基板の穴明け加工方法 | |
US20160086879A1 (en) | Package substrate and method of fabricating the same | |
JP4749966B2 (ja) | プリント配線板の製造方法 | |
JP4772702B2 (ja) | プリント基板およびプリント基板ユニット並びに導電体の上がり量検出方法 | |
JP2008060208A (ja) | 多層配線基板およびそれを用いたプローブカード | |
KR20110087539A (ko) | 프로브 카드 및 이의 제조방법 | |
KR101003391B1 (ko) | 인쇄회로기판의 홀 가공방법 | |
US8390308B2 (en) | Testbed for testing electronic circuits and components | |
US7876571B2 (en) | Wiring board and method of manufacturing wiring board | |
JP2008028213A (ja) | 回路基板及びその検査方法 | |
JPWO2015166587A1 (ja) | 回路基板の製造方法 | |
CA2656317C (en) | Testbed for testing electronic circuits and components | |
JP4906521B2 (ja) | 多数個取り配線基板およびその製造方法 | |
JP2002016330A (ja) | 部品実装用基板およびその製造方法 | |
KR100476409B1 (ko) | 인쇄회로기판의 도금방법 | |
JP2000323812A (ja) | 部品実装基板及びその製造方法とその検査装置 | |
JPH0661604A (ja) | プリント配線板 |