JP2006173146A5 - - Google Patents

Description

多層回路基板および多層回路基板の製造方法

本発明は、導体層と絶縁層とからなる基板を複数枚重ねて一体にした多層回路基板および多層回路基板の製造方法に関する。

従来、多層回路基板に穴を加工するため、加工箇所毎にその表面の高さを検出し、検出された高さを基準にして指定された深さまで穴を加工する技術がある（特許文献１参照）。このようにすると、加工する穴の深さ精度を向上させることができる。しかし、多層回路基板は厚さ方向にばらつきがあるため、この方法では、上下の導体層を接続するための止まり穴を確実に形成することができるとは限らなかった。

そこで、積層する導体層のそれぞれに予め測定領域を設けておき、穴加工に先立ちそれぞれの測定領域を露出させ、工具の高さ方向の位置を確認しながら穴を加工する技術がある（特許文献２）。このようにすると、上下の導体層を接続するための止まり穴を確実に形成することができた。

特開２００１−３４１０５２号公報 特開２００４−６３７７１号公報

ところで、多層回路基板に電子部品例えばＩＣパッケージを実装する場合、ＩＣパッケージの通電端子（例えばピン）と所望の導体層とを以下のようにして接続する。すなわち、多層基板の表面から所望の導体層に達する穴を加工し、めっき処理によりこの穴の内周面にめっき層を形成する。そして、この穴に通電端子（ピン）等を挿入してはんだ付け処理を行い、めっきされた穴を介して通電端子（ピン）と所望の導体層とを電気的に接続する。

図４は、従来の多層回路基板の断面図である。

図示の多層回路基板１は、以下のようにして形成されている。すなわち、導体層２ａと絶縁層２ｂとが一体の第３の基板２と、導体層３ａ，３ｃと絶縁層３ｂとが一体の第２の基板３と、導体層４ａと絶縁層４ｂとが一体の第１の基板４と、導体層５ａと絶縁層５ｂとが一体の表面基板５とを接着剤を介して順番に積層し、加熱処理により一体にする。ここで、積層される内層の導体層３ａ，３ｃ，４ａには回路パターンが形成されているが、表面の導体層５ａと裏面の導体層２ａは回路パターンが形成されている場合と回路パターンが形成されていない場合とがある。また、第２の基板３の場合、導体層３ａと導体層３ｃ’はめっき処理により接続用穴６に形成されためっき層７を介して電気的に接続されている。

次に、ＩＣパッケージ等の電子部品を実装する側（以下、「表面側」という。）から、ピン等の電子部品の通電端子を所望の導体層（図示の場合は第１の導体層４ａ）に接続するための穴８を加工する。また、必要に応じて、表面の導体層５ａまたは／および裏面の導体層２ａと内層の導体層３ａ，３ｃ等を接続する接続穴を加工する。

そして、表面側の導体層５ａと、表面側と反対の裏面側の導体層２ａに回路パターンが形成されている場合は直ちに、また、導体層５ａと導体層２ａに回路パターンが形成されていない場合はエッチング処理等により回路パターンを形成した後、めっき処理により表面の導体層５ａまたは／および裏面の導体層２ａと内層の導体層３ａ，３ｃ等を接続する電通用接続穴（図４では図示を省略されている）とピン挿入用の接続用穴８の内部をめっきして、めっき層９を形成する。

めっき処理工程は、通常、十分な管理の下に作業されるが、例えば、図示のように、穴８底部のめっき層９の厚さが過大になったり、穴８底のめっき層９の直径が入り口側に比べて小さくなる場合がある。めっき層９がこのように形成されていると、通電端子の先端が所望の深さまで挿入できず、電子部品が多層回路基板１の表面から浮き上がってしまう場合がある。電子部品が多層回路基板から浮き上がっていると、振動等の影響により通電端子（ピン）が損傷を受けやすくなり、信頼性が低下する。また、電子部品を組み込んだ製品としての多層回路基板の外形寸法が大きくなると、この多層回路基板を用いる電子装置内に納めることができない等の問題も発生する。

このような場合、穴８を貫通穴にすることにより、めっき層の厚さのばらつきや部分的な厚さの増大を回避することが考えられる。しかし、例えば、この貫通穴が裏面側の回路パターンに近い場合、いずれか一方が他方に対して電磁的な影響を及ぼす結果、電子部品がノイズによる誤動作する場合がある。したがって、通電端子を位置決めするための穴８を貫通穴とする場合は、めっき処理後、不要なめっき層を除去する必要がある。

不要なめっき層を除去する場合、工具と所望の導体層とはめっき層を介して導通になるため、特許文献２の技術では、不要なめっき層を精度良く除去することができない。

本発明の目的は、電子部品を適切に実装できると共に電子部品の性能を損なうことがない多層回路基板および多層回路基板の製造方法を提供するにある。

本発明は、導体層（２ａ，３ａ，３ｃ，４ａ，５ａ）と絶縁層（２ｂ，３ｂ，４ｂ，５ｂ）とからなる基板（２，３，４，５）を複数枚重ねて一体にした多層回路基板（１）において、
表面に位置する基板（５）の表面に配置された表面導体層（５ｃ）と、該表面導体層より下層かつ内層の第１の導体層（４ａ）とに接触し、かつ前記表面から前記多層回路基板の裏面に貫通する貫通穴（２０）と、
前記貫通穴の内周面に施され、前記表面導体層と前記第１の導体層とを電気的に接続する導電性のめっき層（２１）と、
前記第１の導体層（４ａ）より前記裏面側の第２の導体層（３ｃ）に配置され、前記貫通穴（２０）と同軸でかつ前記貫通穴の直径より大径の検出用穴（２２）を有する検出部（３５）と、
前記裏面から前記貫通穴（２０）に沿って少なくとも前記第２の導体層（３ｃ）との間まで形成され、前記貫通穴と同軸でかつ該貫通穴より大径の大径穴（３２）と、を備え、
前記大径穴（３２）の形成により、前記検出部（３５）の前記検出用穴部分が前記大径穴（３２）に露出することを特徴とする。

上記多層回路基板として（例えば図１に示すように）、
表面に位置する基板（５）の表面に位置された表面導体層（５ｃ）と、該表面導体層よりも下層かつ内層の第１の導体層（４ａ）とに接触し、かつ前記表面から前記多層回路基板の裏面に貫通する貫通穴（２０）と、
前記貫通穴（２０）の内周面に施された、導電性のめっき層（２１）と、
前記第１の導体層（４ａ）より前記裏面側の第２の導体層（３ｃ）に配置され、前記貫通穴（２０）と同軸でかつ前記貫通穴の直径より大径の検出穴（２２）を有する検出部（３５）と、
を備えたものが用いられる。

該多層回路基板は、中間品であって、最終的には、上記大径穴（３２）（図３参照）を形成した多層回路基板となるが、中間体であっても、基板メーカから製品として出荷され、加工メーカにて上記最終製品に加工される。

前記第１の導体層（４ａ）が、前記表面導体層（５ｃ）を有する表面基板（５）に隣接する第２の基板（４）の表面側の導体層であり、
前記第２の導体層（３ｃ）が、前記第２の基板（４）の裏面側に隣接する第３の基板（３）の表面側の導体層であると好ましい。

本発明は、導体層（２ａ，３ａ，３ｃ，４ａ，５ａ）と絶縁層（２ｂ，３ｂ，４ｂ，５ｂ）とからなる基板（２，３，４，５）を複数枚重ねて一体にした多層回路基板（１）の表面に、該多層回路基板に実装される電子部品の通電端子を挿入して第1の導体層（４ａ）に接続する接続穴を形成する方法であって、
前記第１の導体層より裏面側の第２の導体層（３ｃ）に、検出用穴（２２）を有する検出部（３５）を形成する工程と、
前記表面に位置するための基板（５）の表面に配置された表面導体層（５ｃ）と、内層の前記第１の導体層（４ａ）とに接触し、かつ前記検出用穴（２２）より小径で該検出用穴を接触することなく通って前記表面から前記多層回路基板の裏面に貫通する貫通穴（２０）を形成する工程と、
前記貫通穴の内周面をめっきするめっき工程と、
前記検出用穴の直径よりも大径の工具（３０）を用い、該工具と前記検出部（３５）が設けられた第２の導体層（３ｃ）との間に所定電圧を印加した状態で、前記多層回路基板（１）の裏面側から前記貫通穴に沿って、前記検出用穴を検出することに基づく所定深さの大径の穴（３２）を加工する追加工程と、を備え、
前記内周面に前記めっき（２１）が残置した、前記表面導体層（５ｃ）と前記第１の導体層（４ａ）との間の前記貫通孔（２０）により前記接続穴を形成したことを特徴とする。

また、前記追加工程における前記所定深さは、前記電圧が予め定める値以下になった時の前記工具の位置を基準とする深さである。

更に、前記接続用の貫通穴（２０）とは別に、前記検出部（３５）を有する第２の導体層（３ｃ）に接続する位置に検査用貫通穴（２３）を加工する工程と、
前記検査用貫通穴（２３）の内周面をめっき（２４）するめっき工程と、を備え、
前記追加工程において、前記検査用貫通穴（２３）のめっき（２４）を介して前記検出部（３５）を有する第２の導体層（３ｃ）と前記工具（３０）との間に前記所定電圧を印加する。

本発明によると、電子部品の通電端子を接続する接続穴をめっきされた貫通穴とし、かつ多層回路基板の裏面側から、検出用穴に至る穴を上記貫通穴に沿って形成したので、貫通穴に形成されためっき層を過不足なく除去することができ、電子部品を適切に実装できると共に電子部品の動作を損なうことがない多層回路基板を提供することができる。

本発明によると、電子部品の通電端子を接続する接続穴を、めっきした貫通穴とするものでありながら、該貫通穴に沿って、追加工程により所定深さの大径の穴を多層回路基板の裏面側から高い精度で形成して、不要なめっき層を精度良く除去して、電子部品を適切に実装できると共に電子部品の動作を損なうことのない多層回路基板を容易に製造することができる。

工具と検出部が設けられた第２の導体層との間に印加した電圧が予め定めた値以下になるまで穴を加工することにより、工具による大径の加工深さを確実に検出して、所定の深さの大径の穴を容易かつ確実に形成することができる。

検査用貫通穴のめっきを介して測定プローブ等をセットすることにより、検出部を有する第２の導体層と工具との間の電圧を容易に測定することができ、第２の導体層を露出する加工等を必要とせずに、容易に正確な所定深さの大径の穴を形成することができる。

以下、本発明を図示の実施形態に基づいて説明する。

図１は、本発明を適用した多層回路基板の加工途中の断面図、図２は検出部を設けた基板の平面図、図３は本発明を適用した多層回路基板の電子部品を実装する直前の断面図であり、図４と同じものまたは同一機能のものは同一の符号を付して重複する説明を省略する。

図１に示す多層基板は製品となった時点で実質的に図４に示す多層基板と同じものとなるが、従来通電端子を挿入するための止まり穴（図４における穴８）が貫通穴２０（直径は穴８の直径と同じである）になっている点および検査用貫通穴（２３）が新たに設けられている点並びに導体層であるパッド２ａｐ１，２ａｐ２，５ａｐが設けられている点において図４の多層回路基板と相違する。すなわち、本多層基板１は、電気部品が実装される表面側から順次、表面基板５、第１の基板４、第２の基板３、そして裏面となる第３の基板２が一体に積層されている。表面基板５には、絶縁層５ｂの表面に回路パターン用の表面導体層５ａと共に接続穴用の表面導体層５ｃが形成されており、第１の基板４には、絶縁層４ｂの表面側に接続穴に接続する第１の導体層４ａが形成されている。第２の基板３には、絶縁層３ｂの表面側に導体層３ｃ’及び第２の導体層３ｃが形成され、絶縁層３ｂの裏面側に導体層３ａが形成されており、導体層３ｃ’と３ａとがめっき層７を有する接続穴６により電気的に接続されている。第３の基板２には、絶縁層２ｂの裏面に導電層２ａが形成されている。

なお、上記接続穴用の表面導体層５ｃは、回路パターンが形成されていてもよいし、パッドのように接続穴専用のものでもよい。更に、後述するめっきにより形成される導体層でもよい。

以下、順に説明する。

図１に示すように、接続穴に接続する表面導体層５ｃ及び第１の導体層４ａに接触して、多層回路基板１の表面から裏面に貫通して貫通穴２０が形成されており、該貫通穴の内周面にはめっきが施されためっき層２１となっている。

図２に示すように、電子部品の通電端子を位置決めするための貫通穴２０（図４における穴８）の軸線をＯとすると、絶縁層４ｂの裏面側に配置されかつ第１の導体層４ａに最も距離が近い基板３の第２の導体層３ｃには、軸線Ｏと同軸で貫通穴２０の直径よりも大径の検出用穴２２を有する検出部３５が形成されている。

また、図１に示すように、貫通穴２０および後述する検査用貫通穴２３の軸線を中心として、表面側の基板５と裏面側の基板２には導体層であるパッド２ａｐ１，２ａｐ２および５ａｐが設けられている。

次に、本発明に係る多層回路基板の製造手順を説明する。
手順１：表面側に配置される電子部品の通電端子（ピン）を挿入して位置決めするための接続用の貫通穴２０を加工する。また、導体層３ｃに接続する検査用貫通穴２３を加工する。なお、検査用貫通穴２３の位置は、第２の導体層３ｃ内のいずれかの位置に配置されている。
手順２：めっき処理により、貫通穴２０の内周面にめっき層２１を、検査用貫通穴２３の内周面にめっき層２４を、それぞれ形成する。
手順３：直径が検出用穴２２の直径よりも大径の工具３０とめっき層２４すなわち導体層３ｃとの間に予め定める電圧（例えば５Ｖ）を印加した状態で、工具３０により裏面側から貫通穴２０（軸線Ｏ）に沿って加工し、工具３０と導体層３ｃとの間の電圧が予め定める電圧（例えば２Ｖ）以下になった時、工具３０が導体層３ｃの位置に到達（即ち接触）したと判定する。そして、例えば、導体層３ｃと導体層４ａとの距離が近い場合にはその時点で加工を中止する。また、回路パターンの配置の関係で、例えば、検出部３５が導体層３ｃよりも裏面側の導体層３ａに配置されている場合には、この位置から更に予め定める距離だけ穴を加工する。

工具３０の直径はめっき層２１の外径よりも大径であるので、図３に示すように、裏面から工具３０により貫通穴２０（軸線Ｏ）に沿って大径の穴３２が穿設され、その深さは、導体層３ｃに形成された検出用貫通穴２３に工具３０が電気的に接続するまであけられる。従って、貫通穴２０のめっき層２１は、検出部３５のある導体層３ｃの下面又は導体層３ｃを僅かに越えた位置まで確実に除去される。

以下、従来の場合と同様に、
手順４：めっき層２１が形成された貫通穴２０に通電端子（ピン）を挿入して位置決めする。
手順５：通電端子とめっき層２１すなわち導体層４ａとをはんだにより接続する。

なお、導体層２ａ，５ａに回路パターンが形成されていない場合は、手順２が終了した後、エッチング等により導体層２ａ，５ａに回路パターンを形成する。

ここで、検出部３５を設ける導体層の位置について説明する。通電端子が接続される導体層から裏面側のめっき層２１を精度良く除去するためには検出部３５を通電端子が接続される導体層に最も近い導体層に配置することが望ましい。しかし、このようにすると、通電端子の先端と検出部３５を設けた導体層との間でいずれか一方が他方に対して電磁的な影響を及ぼす場合があり得る。一方、電磁的な影響を予防することを目的として検出部３５を通電端子が接続される導体層から遠ざけると、基板の厚さが積層条件によって変化するため、めっき層２１を精度良く除去することが困難になる。したがって、検出部３５を配置する導体層は、製品毎に定めることが望ましい。

なお、例えば、電子部品の通電端子（ピン）を導体層４ａに接続する場合、ピンの長さが表面から第１の導体層４ａまでの深さよりも長く、例えば導体層３ｃに至る長さがある場合であっても、工具３０による穴３２は、めっきされた貫通穴２０よりかなり大径となり、めっき層２１に挿通された通電端子が、貫通穴２０から大径の穴３２となる段差部分に位置する導体層３ｃに接触することはなく、かつ電磁的に影響を及ぼす程接近することもない。また、手順５による溶融はんだが、毛細管現象により貫通穴２０のめっき層２１と通電端子との狭い隙間にある程度浸入したとしても、大径の穴３２まで至ることはなく、かつ例え僅かな量のはんだが大径穴３２の上端に至っても、通電端子と大径の穴との隙間は広く、上記毛細管現象が切られて、はんだが導体層３ｃに至ることはない。

この実施形態では、導体層３ｃに接続する検査用貫通穴２３を設けるようにしたので、例えば、加工により導体層３ｃを露出させる必要がなく、しかも工具３０と導体層３ｃ間の電圧を測定する場合に測定プローブをセットする作業が容易である。

なお、多層基板１を載置する加工テーブルに検査用貫通穴２３（めっき層２４）に当接させる電圧検出用のプローブを自動的に配置するような手段を設けておくと、さらに作業能率を向上させることができる。

また、この実施形態では、パッド２ａｐ１，２ａｐ２および５ａｐを設けたので、めっき層２１、２４を確実に形成することができる。なお、パッド２ａｐ１，２ａｐ２および５ａｐは設けなくてもよい。更に、検出部３５を設けた導体層３ｃを、例えば露出する等により電気的に接続することが可能であれば、検査用貫通孔２３を設けなくてもよい。

本発明を適用した多層回路基板の加工途中の断面図である。 本発明に係る検出部を設けた基板の平面図である。 本発明を適用した多層回路基板の電子部品を搭載する直前の断面図である。 従来の多層回路基板の断面図である。

符号の説明

１ 多層回路基板
２，３，４，５ 基板
２ａ，３ａ，３ｃ，４ａ，５ａ 導体層
２ｂ，３ｂ，４ｂ，５ｂ 絶縁層
２０ 貫通穴
２１ めっき層
２２ 検出用穴
２３ 検査用貫通穴
３０ 工具
３２ 大径の穴
３５ 検出部

Claims (7)

1. 導体層と絶縁層とからなる基板を複数枚重ねて一体にした多層回路基板において、
   表面に位置する基板の表面に配置された表面導体層と、該表面導体層より下層かつ内層の第１の導体層とに接触し、かつ前記表面から前記多層回路基板の裏面に貫通する貫通穴と、
   前記貫通穴の内周面に施され、前記表面導体層と前記第１の導体層とを電気的に接続する導電性のめっき層と、
   前記第１の導体層より前記裏面側の第２の導体層に配置され、前記貫通穴と同軸でかつ前記貫通穴の直径より大径の検出用穴を有する検出部と、
   前記裏面から前記貫通穴に沿って少なくとも前記第２の導体層との間まで形成され、前記貫通穴と同軸でかつ該貫通穴より大径の大径穴と、を備え、
   前記大径穴の形成により、前記検出部の前記検出用穴部分が前記大径穴に露出されてなる、
   多層回路基板。
2. 導体層と絶縁層とからなる基板を複数枚重ねて一体にした多層回路基板において、
   表面に位置する基板の表面に位置された表面導体層と、該表面導体層より下層かつ内層の第１の導体層とに接触し、かつ前記表面から前記多層回路基板の裏面に貫通する貫通穴と、
   前記貫通穴の内周面に施された、導電性のめっき層と、
   前記第１の導体層より前記裏面側の第２の導体層に配置され、前記貫通穴と同軸でかつ前記貫通穴の直径より大径の検出用穴を有する検出部と、を備えてなる、
   多層回路基板。
3. 前記第１の導体層が、前記表面導体層を有する表面基板に隣接する第２の基板の表面側の導体層であり、
   前記第２の導体層が、前記第２の基板の裏面側に隣接する第３の基板の表面側の導体層である、
   請求項１又は２記載の多層回路基板。
4. 導体層と絶縁層とからなる基板を複数枚重ねて一体にした多層回路基板に、該多層回路基板の表面に実装される電子部品の通電端子を挿入して第１の導体層に接続するための接続穴を形成する方法であって、
   前記第１の導体層より裏面側の第２の導体層に、検出用穴を有する検出部を形成する工程と、
   前記表面に位置する基板の表面に配置された表面導体層と、内層の前記第１の導体層とに接触し、かつ前記検出用穴より小径で該検出用穴を接触することなく通って前記表面から前記多層回路基板の裏面に貫通する貫通穴を形成する工程と、
   前記貫通穴の内周面をめっきするめっき工程と、
   前記検出用穴の直径よりも大径の工具を用い、該工具と前記検出部が設けられた前記第２の導体層との間に所定電圧を印加した状態で、前記多層回路基板の裏面側から前記貫通穴に沿って、前記検出用穴を検出することに基づく所定深さの大径の穴を加工する追加工程と、を備え、
   前記内周面に前記めっきが残置した、前記表面導体層と前記第１の導体層との間の前記貫通孔により前記接続穴を形成したことを特徴とする、
   多層回路基板の製造方法。
5. 前記追加工程における前記所定深さは、前記電圧が予め定める値以下になった時の前記工具の位置を基準とする深さである、
   請求項４に記載の多層回路基板の製造方法。
6. 前記接続用の貫通穴とは別に、前記検出部を有する前記第２の導体層に接続する位置に検査用貫通穴を加工する工程と、
   前記検査用貫通穴の内周面をめっきするめっき工程と、を備え、
   前記追加工程において、前記検査用貫通穴のめっきを介して前記検出部を有する前記第２の導体層と前記工具との間に前記所定電圧を印加してなる、
   請求項４または５に記載の多層回路基板の製造方法。
7. 前記第１の導体層が、前記表面導体層を有する表面基板に隣接する第２の基板の表面側の導体層であり、
   前記第２の導体層が、前記第２の基板の裏面側に隣接する第３の基板の表面側の導体層である、
   請求項４ないし６のいずれか記載の多層回路基板。

Images