JP2019525464A - 下にある凹状コンポーネント配置 - Google Patents
下にある凹状コンポーネント配置 Download PDFInfo
- Publication number
- JP2019525464A JP2019525464A JP2019501607A JP2019501607A JP2019525464A JP 2019525464 A JP2019525464 A JP 2019525464A JP 2019501607 A JP2019501607 A JP 2019501607A JP 2019501607 A JP2019501607 A JP 2019501607A JP 2019525464 A JP2019525464 A JP 2019525464A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- pads
- pcb
- recess
- ball grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 238000003801 milling Methods 0.000 claims description 10
- 238000005476 soldering Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000004513 sizing Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000011960 computer-aided design Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 2
- 238000010329 laser etching Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10484—Obliquely mounted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Optics & Photonics (AREA)
- Architecture (AREA)
- Computer Networks & Wireless Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
下にある凹部は、デカップリングコンデンサおよび他のコンポーネントのためにより近接した範囲を可能にするボールグリッドアレイの下のコンポーネント配置のために提供される。コンポーネントの下にある凹部の配置は、表面マウントコンポーネントに関する信頼性問題を最小化するのを助け、コンポーネントのより近接した配置を提供する。コンポーネントの下にある凹部の配置は、当分野で知られている、より離れたコンポーネント配置の寄生インダクタンスの問題を解決することに特に役立つ。
Description
本発明は、ボールグリッドアレイに関し、特にデカップリングコンポーネントを含む近接コンポーネントの配置に関する。
ボールグリッドアレイ(BGA)パッケージなどの電子集積回路(EIC)パッケージの密度の、インタフェース接続密度の、そして、クロックスピードの増加につれて、BGAデバイスを電気的にデカップリングするための要件は、より厳しくなる。これらのデカップリングコンデンサをできるだけBGAパッドに近く配置することは有益である。表面マウントデカップリングコンデンサの代表的な配置は、電子回路基板の同じ面のBGAデバイスと隣接して、または、電子回路基板の反対面で、回路基板を通してビアによって接続される。これらの技術の両方とも、ルーティングリードの長さおよびビア自体を通る導電性経路の長さのため寄生インダクタンスをもたらし得る。
近接性を最大にするコンポーネント配置を提供する1つの方法は、米国特許第8806420号「In−Grid On−Device Decoupling for BGA」および米国特許第8863071号「De−Pop On−Device Decoupling for BGA」に記載されるように、グリッドアレイの中で、デカップリングコンデンサをBGA自体の底に配置することであり、その内容全体は参照によって本明細書に組み込まれている。この方法によって起こる問題点は、単にBGAそれ自体を提供することとは対照的に、BGA上のコンポーネントの配置に伴う信頼性およびテストを想定するBGA製造の、あり得る磁気抵抗である。
したがって、ボールグリッドアレイの近接範囲内に小さいコンポーネントを配置する代替の方法を提供することは、望ましいことであり続ける。
種々の例示的実施形態の概要が以下に示される。以下の概要ではいくつかの簡略化および省略がなされ得、それは種々の例示的実施形態のいくつかの態様を強調し紹介するが、本発明の範囲を制限はしないことを意図している。当業者が発明の概念を作成し使用することができるのに十分な好適な例示的実施形態の詳述が、以降のセクションにおいて続く。
本発明の一態様によれば、密ピッチグリッドパターンで配列された、ボールグリッドアレイ(BGA)パッドのボールグリッドアレイを、一方の面に有するスルーホールプリント回路板(PCB)が提供されて、ミリングされた凹部が、BGAパッドのボールグリッドアレイの第1および第2のBGAパッドに隣接してかつその間で、PCB内のPCBの同じ面にあり、その凹部は表面マウントコンポーネント(SMC)を収容するようにサイズ設定され、分離された導電性パッドの第1の対が、ミリングされた凹部の底にあって、各パッドはそれぞれ第1および第2のBGAパッドに導電的に結合されている。
本発明の本態様のいくつかの実施形態において、分離された導電性パッドの第2の対は、ミリングされた凹部の開口を囲み、各パッドはそれぞれ第1および第2のBGAパッドに導電的に結合される。
本発明の本態様のいくつかの実施形態において、密ピッチグリッドパターンは1mmのピッチを有する。これらの実施形態のいくつかにおいて、SMCは業界公称0201サイズを有し、そして、第1および第2のBGAパッドは、グリッドパターンに対して斜めに位置している。これらの実施形態の他のものでは、SMCは、業界公称01005サイズを有し、そして、第1および第2のBGAパッドは、グリッドパターンに対して斜めに位置している。
本発明の本態様のいくつかの実施形態において、BGAパッドのボールグリッドアレイの少なくとも1つのBGAパッドが取り除かれており、そして、ミリングされた凹部は、少なくとも1つのBGAが取り除かれたアレイグリッドに位置づけされる。これらの実施形態のいくつかにおいて、SMCは、業界公称01005サイズ、一部は業界公称0201サイズ、一部は業界公称0402サイズ、そして一部は業界公称0603サイズを有する。
本発明の本態様のいくつかの実施形態において、ミリングされた凹部は、レーザーによってミリングされたものである。
本発明の別の態様によれば、PCBが、グリッドパターンに配列されるPCBの一方の面にボールグリッドアレイ(BGA)パッドのボールグリッドアレイを有する、多層PCBを製造する方法が提供され、方法は次のステップつまり、BGAパッドのボールグリッドアレイの第1および第2のBGAパッドに隣接してかつそれの間で、PCB内のPCBの同じ面に凹部を、ミリングするステップであって、凹部の底はミリングされた凹部の底の分離された導電性パッドの第1の対の配列を有し、各パッドは第1および第2のBGAパッドにそれぞれ導電的に結合される、ステップ、表面マウントコンポーネント(SMC)を収容するために凹部をサイズ設定するステップ、分離された導電性パッドの第1の対にはんだペーストを配置するステップ、ボールグリッドアレイ(BGA)パッドのボールグリッドアレイ上にはんだペーストを配置するステップ、凹部の中にSMCを配置するステップ、SMCの上にBGAコンポーネントを配置するステップ、SMCコンポーネントおよびBGAコンポーネントをリフローはんだ付けするステップ、を有する。
本発明の本態様のいくつかの実施形態において、ミリングは、レーザーによって実行される。
本発明の本態様のいくつかの実施形態においては、多層PCBが、ミリングされた凹部の開口を囲んでいる分離された導電性パッドの第2の対を、有するステップであって、各パッドが、それぞれの導電性パッドと同じ第1および第2のBGAパッドに、凹部の同じ端でそれぞれ導電的に結合されるステップと、凹部の中にSMCを配置するステップの前に、分離された導電性パッドの第2の対にはんだペーストを配置するステップとがさらにある。
本発明の本態様のいくつかの実施形態において、SMCはコンデンサである。
本発明の本態様のいくつかの実施形態において、第1および第2のBGAパッドは、グリッドパターンに対して斜めに位置している。
本発明の本態様のいくつかの実施形態において、BGAパッドのボールグリッドアレイの少なくとも1つのBGAパッドは、取り除かれており、そして、凹部のミリングは、少なくとも1つのBGAが取り除かれたアレイグリッドに位置づけされる。
本発明のさらに別の態様によれば、プリント回路板(PCB)の一方の面にグリッドパターンに配列されるボールグリッドアレイ(BGA)パッドのボールグリッドアレイをPCBが有する、多層プリント回路板(PCB)に対応するための、コンピューティング装置に実装されるコンピュータ支援設計ツールが提供され、それは:2リード線のコンポーネントへの接続のためにプリント回路板(PCB)上の2つの隣接するBGAパッドを選択するように構成される設計ツールモード、表面マウントコンポーネント(SMC)を収容するために2つのBGAパッドの間の凹部の配置を識別するように構成される設計ツールモード、凹部の底を画定するようにPCBの内部層上の別々のコンポーネントパッドの配置を識別するように構成される設計ツールモード、および、別々のコンポーネントパッドを2つのBGAパッドのそれぞれのBGAパッドに導電的に接続するように構成される設計ツールモード、を含む。
本発明の本態様のいくつかの実施形態において、設計ツールは、ミリングされた凹部の開口を囲んでいる、分離された導電性パッドの第2の対の配置を識別するように構成される設計ツールモード、および、それぞれの導電性パッドと同じ第1および第2のBGAパッドに、凹部の同じ端で第2の対をそれぞれ導電的に接続するように構成される設計ツールモードを、さらに有する。
本発明の本態様のいくつかの実施形態において、設計ツールには、BGAパッドのボールグリッドアレイから少なくとも1つのBGAパッドを識別、取り除き、BGAパッドが取り除かれたアレイグリッドの凹部を位置させるように構成される設計ツールモードをさらに有する。
よりよく種々の例示的実施形態を理解するために、添付図面が参照される。
理解を容易にするために、類似の参照数字が、実質上同じであるか類似の構造および/または実質上同じであるか類似の機能を有する要素を示すために用いられている。
記述および図面は、単に本発明の原理を例示するだけである。したがって、当業者が、明示的に記載されていないかまたは本明細書において示されないが、本発明の原理を具現化してその範囲の中に含まれる、種々の配置を考案することが可能であることが理解されよう。さらに、本明細書において詳述されるすべての例は主に明白に、教育的目的のためだけに読者が技術を進めるために発明者によって貢献のあった概念および本発明の原理を理解するのを助けることを目的としており、このような特に詳述された例および条件に制限されないものとして解釈されるべきである。加えて、用語、「または(or)」は、本明細書において使われる場合、特に他の形で(例えば、「またはそうでなければ(or else)」、または、「または択一的に(or in the alternative)」と)明記しない限り、非排他的論理和(すなわち、および/または (and/or))を指す。また、いくつかの実施形態が新規な実施形態を形成するために1つまたは複数の他の実施形態と結合されることができるので、本明細書において記載されている種々の実施形態が必ずしも相互排他的であるというわけではない。
次に図面を参照すると、その中では同様の数字は同様のコンポーネントまたはステップを指し、種々の例示的実施形態の広い範囲が開示される。
図1Aを参照すると、微細ピッチスルーホール多層回路基板の一部の横断面図を見ることができる。パッド101aおよび101bは、プリント回路板の最上層にあって、図3Aおよび3Cでさらに詳述される。絶縁樹脂層102a−102eは、多層ボードの導電性部分を分離する。導電トレース103は、第1の信号層上のトレースを表すが、図3Bでさらに詳述される導電性領域105aおよび105bは、第2の信号層に位置づけされる。導電性領域105aおよび105bは、2つの役割をもたらす。第1に、それらは最終的に、表面マウントコンポーネントのためのはんだ付け位置としての役目を果たし、第2には、それらは図1Bと関連して後述するレーザードリルのためのストップ層としての役目を果たす。
図1Bを参照すると、レーザー116が回路基板に空洞119を掘るためにそのビーム118を使用している図1Aの微細ピッチスルーホール多層回路基板の一部の横断面図を見ることができる。導電性領域105aは、通常は銅であり、レーザー光線118のための範囲の「ストップ」としての役目を果たし、掘削された凹部に深さを設定する。ビーム118は、後述するように、領域をコンポーネントはんだ付けパッドとして使用可能なままにして、導電性領域105aの上の絶縁樹脂層を気化させる。
図1Cを参照すると、レーザーがさらに掘削を続けてきている図1Bの微細ピッチスルーホール多層回路基板の一部の横断面図を見ることができる。ビーム128が、さらなる深さ129まで掘削していて、導電性部分107はビームのための「ストップ」としての役目を果たしているのを見ることができる。導電性部分107は、通常は多層回路基板の中の電源またはグランドプレーンの一部である。導電性領域105aと105b間のさらなる深さ部は、領域がコンポーネントはんだ付けパッドとして後で使われるときに、これらの導電性領域間の絶縁のギャップとして役目を果たす。
図2Aを参照すると、レーザーが掘削を完了した図1Cの微細ピッチスルーホール多層回路基板の一部の横断面図を見ることができる。はんだペースト量231は、導電パッド領域201aおよび201b上のプリント回路板上に置かれている。
図2Bにおいて、表面マウントコンポーネント243は凹部に挿入されて、導電性領域パッド205aおよび205b上にはんだペーストを分配している。一般に、このコンポーネントはデカップリングコンデンサである。抵抗器およびダイオードなどの2ポートデバイスを含む他のタイプの表面マウントコンポーネントが代わりに凹部に入れられることもできる。
図2Cを参照すると、図2Bにおいて示される微細ピッチスルーホール多層回路基板の一部の上に配置されるボールグリッドアレイの横断面図を見ることができる。BGAの底部255は、はんだペーストの各部に置かれるはんだボール259aおよび259bを有する。次のリフローはんだ付け動作は、BGAおよび表面マウントコンポーネントの両方をプリント回路板上のそれらのそれぞれの導体パッドに固定する。
図3Aから3Cを次に参照すると、通常は銅である導電性ランドパターンの平面図を見ることができ、それは以前の図に対応する。図3Aにおいて、多層回路基板の最上層上の全般にU型の導電性パッド301aおよび301bを見ることができる。これらのパッドは、図1Aの導電性横断面101aおよび101bにそれぞれ対応し、表面マウントコンポーネント343が配置される凹部を囲む。
図3Bにおいて、コンポーネント343の底部が最終的にはんだ付けされる導電性パッドを見ることができる。これらの導電性パッドは、図1Aの導電性横断面105aおよび105bにそれぞれ対応し、前述したように、それらの領域の凹部の底を画定するレーザーミリングプロセスのための「ストップ」としても作用する。
図3Cを次に参照すると、BGAコンポーネントがはんだ付けされるパッドのグリッドの一部を含むプリント回路板コンポーネントパッド309aおよび309bを見ることができる。これらのコンポーネントパッド309aおよび309bは、U型の導電性パッド301aおよび301bに、それぞれ導電的に接続されている。また、プリント回路板ビア接続はまた、内部層導電性パッド305aおよび305bをそれぞれコンポーネントパッド309aおよび309bに導電的に接続し、リフローはんだ付け動作完了後にコンポーネントパッドと表面マウントコンポーネント343の間にビアが導電接続のかなりの追加の信頼性を与える。
図4を次に参照すると、BGAがはんだ付けされるプリント回路板コンポーネントパッド409aから409dのグリッドの一部の中の本発明の実施形態の平面図を見ることができる。本実施形態において、BGAグリッドは、1mmのピッチを有していて、U型の導電性パッド401aおよび401b、凹部ならびに寸法が公称業界サイズ「0201」の表面マウントコンポーネント443のための十分なスペースを可能にしている、正規のグリッドである。公称業界サイズ「01005」などのより小さいコンポーネントは同様に、U型の導電性パッドおよび凹部の適切な寸法の適合によって同様な構成で位置していることができる。
本発明の別の実施形態によれば、公称業界サイズ「0402」および「0603」などの、より大きいコンポーネントサイズも、U型の導電性パッドおよび凹部の両方の適切な寸法の適合によって、そして、特定のBGAコンポーネントパッド(および、BGAコンポーネント上の対応するボール)を減らすことによって、BGAグリッドパターンの中に配置されることができる。同様に、特定のBGAコンポーネントパッドおよびBGAコンポーネント上の対応するボールを減らすことによって、本発明の実施形態は、1mmのピッチ以外の標準のグリッド、例えば0.8mmのピッチを有するものに実装されることができる。代替的に、本発明の実施形態は、非標準のグリッドに実装されることもでき、ボールグリッドアレイがコンポーネント上に置かれるのに適したコンポーネント配置の柔軟性を提供する。
図5を参照すると、本発明の一実施形態による方法のステップのフローチャート500を見ることができる。方法は、ステップ501で始まる。ステップ503で、表面マウントコンポーネントが配置されるのに適したコンポーネントパッドおよび導電性接続を有する微細ピッチスルーホール多層回路基板が提供される。ステップ505で、レーザーミリング作業は、それぞれのボールグリッドアレイコンポーネントの下に位置づけされるべき表面マウントコンポーネントのための適切な凹部を刻む。前述したように、内部導電性パッドは、レーザーミリング作業のための「ストップ」としての役目を果たすために配置されている。ステップ507で、はんだペーストが回路基板に塗布されて、ステップ509で、表面マウントコンポーネントは、それらの適切な導電性パッドおよびボールがはんだペーストと接触しているように配置される。ステップ511で、はんだ付けリフロー動作が実行されて、はんだペーストをリフローして、導電的に表面マウントコンポーネントを取り付ける。それから、方法は、ステップ513で終了する。
例示的な実施形態において、コンピュータ支援設計ツールは、最上層および内部層の両方の上の導電コンポーネントパッドの選択が実質的に自動化されることを可能にする。コンピュータ支援設計ツールは、画定された凹部の中で基盤に取り付けるためのそれぞれのBGAグリッドの中に、標準コンポーネントを配置するために、導電性パッドの適切なスペーシングおよび形状を自動的に識別することができる。コンピュータ支援設計ツールはまた、改造された回路基板を製造するためにマシンを制御するための命令を提供することもできる。命令はマシンにエクスポートされることができるか、または、設計ツールがマシンを直接制御することができる。
このように、開示されていることは、ボールグリッドアレイの下に、表面マウントコンポーネントを、それぞれの凹部にて配置する方法であり、したがって、ボールグリッドアレイの近接範囲内に小さいコンポーネントを配置する代替的な方法を提供する。
図および記述が、例示的実施形態では異なる要素の規則的な円形または矩形の形状を表すことができる一方で、不完全な多角形および丸みのある形などの代替の形状が使われ得ることが理解されるべきである。これらの代替の形状は、面積および輪郭が示された形状と実質的に類似していてもよい。
種々の例示的実施形態がその特定の例示的な態様を特に参照して詳述されたが、本発明は他の実施形態が可能であり、その詳細は種々の明らかな点において修正が可能であることが理解されよう。当業者にすでに明らかであるように、変形および変更は、本発明の精神と範囲の中にありながら達成されることができる。したがって、前述の開示、記述および図は説明の目的のためにだけあって、本発明をいかなる形であれ制限はせず、それは請求項だけによって定義される。
Claims (10)
- スルーホールプリント回路板(PCB)であって、
密ピッチグリッドパターンで配列された、PCBの一方の面のボールグリッドアレイ(BGA)パッドのボールグリッドアレイと、
BGAパッドの前記ボールグリッドアレイの第1および第2の前記BGAパッドに隣接してかつその間で、前記PCB内の前記PCBの同じ面の、ミリングされた凹部であって、前記凹部が表面マウントコンポーネント(SMC)を収容するようにサイズ設定される、凹部と、
前記ミリングされた凹部の底の、分離された導電性パッドの第1の対であって、各パッドはそれぞれ前記第1および第2のBGAパッドに導電的に結合されている、第1の対と
を含む、スルーホールプリント回路板(PCB)。 - 分離された導電性パッドの第2の対が前記ミリングされた凹部の開口を囲み、各パッドはそれぞれ前記第1および第2のBGAパッドに導電的に結合される、
請求項1に記載のPCB。 - 前記密ピッチグリッドパターンが1mmのピッチを有する、
請求項1または2に記載のPCB。 - 前記SMCが業界公称0201サイズおよび業界公称01005サイズの1つを有し、
前記第1および第2のBGAパッドが前記グリッドパターンに対して斜めに位置している、
請求項3に記載のPCB。 - BGAパッドの前記ボールグリッドアレイの少なくとも1つのBGAパッドが取り除かれており、
前記ミリングされた凹部が、前記少なくとも1つのBGAが取り除かれたアレイグリッドに位置づけされる、
請求項1から4のいずれか一項に記載のPCB。 - PCBが、グリッドパターンに配列される、PCBの一方の面にボールグリッドアレイ(BGA)パッドのボールグリッドアレイを有する、多層PCBを製造する方法であって、
BGAパッドの前記ボールグリッドアレイの第1および第2の前記BGAパッドに隣接してかつそれの間で、前記PCB内の前記PCBの同じ面に凹部を、ミリングするステップであって、前記凹部の底は前記ミリングされた凹部の底の分離された導電性パッドの第1の対の配列を有し、各パッドはそれぞれ前記第1および第2のBGAパッドに導電的に結合される、ステップと、
表面マウントコンポーネント(SMC)を収容するために前記凹部をサイズ設定するステップと、
分離された導電性パッドの前記第1の対にはんだペーストを配置するステップと、
ボールグリッドアレイ(BGA)パッドの前記ボールグリッドアレイ上にはんだペーストを配置するステップと、
前記凹部の中にSMCを配置するステップと、
前記SMCの上にBGAコンポーネントを配置するステップと、
前記SMCコンポーネントおよび前記BGAコンポーネントをリフローはんだ付けするステップと
を含む方法。 - 前記多層PCBが、前記ミリングされた凹部の開口を囲んでいる分離された導電性パッドの第2の対を有し、各パッドは、それぞれの導電性パッドと同じ第1および第2のBGAパッドに、前記凹部の同じ端でそれぞれ導電的に結合され、
前記凹部の中にSMCを配置するステップの前に、分離された導電性パッドの前記第2の対の上にはんだペーストを配置する、
請求項6に記載の方法。 - 前記第1および第2のBGAパッドが前記グリッドパターンに対して斜めに位置している、
請求項6または7に記載の方法。 - BGAパッドの前記ボールグリッドアレイの少なくとも1つのBGAパッドが取り除かれており、
前記凹部のミリングが、前記少なくとも1つのBGAが取り除かれたアレイグリッドに位置づけされる、
請求項6から8のいずれか一項に記載の方法。 - 前記ミリングがレーザーによって実行される、請求項6から9のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/209,230 US20180020547A1 (en) | 2016-07-13 | 2016-07-13 | Underlying recessed component placement |
US15/209,230 | 2016-07-13 | ||
PCT/IB2017/001056 WO2018011633A1 (en) | 2016-07-13 | 2017-07-13 | Underlying recessed component placement |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019525464A true JP2019525464A (ja) | 2019-09-05 |
Family
ID=59799417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019501607A Pending JP2019525464A (ja) | 2016-07-13 | 2017-07-13 | 下にある凹状コンポーネント配置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20180020547A1 (ja) |
EP (1) | EP3485709A1 (ja) |
JP (1) | JP2019525464A (ja) |
KR (1) | KR20190028760A (ja) |
CN (1) | CN109565934A (ja) |
WO (1) | WO2018011633A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3093271B1 (fr) | 2019-02-25 | 2021-11-05 | Safran Electronics & Defense | Carte électronique comprenant des composants dans des cavités et des plages de brasage partagées |
FR3093270B1 (fr) * | 2019-02-25 | 2021-11-05 | Safran Electronics & Defense | Superposition de composants électroniques avec insertion dans des cavités |
JP2023520764A (ja) | 2020-03-24 | 2023-05-19 | ジェネレーション バイオ カンパニー | 第ix因子治療薬を発現するための非ウイルス性dnaベクター及びその使用 |
AU2021244559A1 (en) | 2020-03-24 | 2022-11-17 | Generation Bio Co. | Non-viral DNA vectors and uses thereof for expressing Gaucher therapeutics |
US20230132123A1 (en) * | 2020-05-14 | 2023-04-27 | Nokia Technologies Oy | Solder trench |
EP4189098A1 (en) | 2020-07-27 | 2023-06-07 | Anjarium Biosciences AG | Compositions of dna molecules, methods of making therefor, and methods of use thereof |
KR20220067192A (ko) * | 2020-11-17 | 2022-05-24 | 삼성전자주식회사 | 인쇄회로기판 및 이를 포함하는 반도체 모듈 |
JP2024517427A (ja) | 2021-04-20 | 2024-04-22 | アンジャリウム バイオサイエンシズ エージー | アミロ-α-1,6-グルコシダーゼ、4-α-グルカノトランスフェラーゼをコードするDNA分子の組成物、その作製の方法、及びその使用の方法 |
EP4329884A1 (en) | 2021-04-27 | 2024-03-06 | Generation Bio Co. | Non-viral dna vectors expressing anti-coronavirus antibodies and uses thereof |
MX2023012643A (es) | 2021-04-27 | 2024-01-05 | Generation Bio Co | Vectores de adn no virales que expresan anticuerpos terapéuticos y usos de estos. |
CN118541346A (zh) | 2021-11-08 | 2024-08-23 | 奥纳治疗公司 | 用于递送环状多核苷酸的脂质纳米颗粒组合物 |
WO2023135273A2 (en) | 2022-01-14 | 2023-07-20 | Anjarium Biosciences Ag | Compositions of dna molecules encoding factor viii, methods of making thereof, and methods of use thereof |
WO2023177655A1 (en) | 2022-03-14 | 2023-09-21 | Generation Bio Co. | Heterologous prime boost vaccine compositions and methods of use |
JP2023140761A (ja) * | 2022-03-23 | 2023-10-05 | キオクシア株式会社 | 電子デバイス |
WO2023239756A1 (en) | 2022-06-07 | 2023-12-14 | Generation Bio Co. | Lipid nanoparticle compositions and uses thereof |
WO2024040222A1 (en) | 2022-08-19 | 2024-02-22 | Generation Bio Co. | Cleavable closed-ended dna (cedna) and methods of use thereof |
WO2024102762A1 (en) | 2022-11-08 | 2024-05-16 | Orna Therapeutics, Inc. | Lipids and lipid nanoparticle compositions for delivering polynucleotides |
WO2024102730A1 (en) | 2022-11-08 | 2024-05-16 | Orna Therapeutics, Inc. | Lipids and nanoparticle compositions for delivering polynucleotides |
WO2024102677A1 (en) | 2022-11-08 | 2024-05-16 | Orna Therapeutics, Inc. | Circular rna compositions |
WO2024119051A1 (en) | 2022-12-01 | 2024-06-06 | Generation Bio Co. | Novel polyglycerol-conjugated lipids and lipid nanoparticle compositions comprising the same |
WO2024119074A1 (en) | 2022-12-01 | 2024-06-06 | Generation Bio Co. | Stealth lipid nanoparticle compositions for cell targeting |
WO2024119103A1 (en) | 2022-12-01 | 2024-06-06 | Generation Bio Co. | Lipid nanoparticles comprising nucleic acids and lipid-anchored polymers |
WO2024119039A2 (en) | 2022-12-01 | 2024-06-06 | Generation Bio Co. | Stealth lipid nanoparticles and uses thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005024945A1 (ja) * | 2003-09-01 | 2005-03-17 | Fujitsu Limited | 集積回路部品及び実装方法 |
JP2005197354A (ja) * | 2004-01-05 | 2005-07-21 | Renesas Technology Corp | 半導体モジュール及びその製造方法 |
JP2007311766A (ja) * | 2006-04-17 | 2007-11-29 | Toyota Industries Corp | 多層基板とその実装方法 |
JP2008098531A (ja) * | 2006-10-14 | 2008-04-24 | Funai Electric Co Ltd | 半導体集積回路装置 |
WO2016052221A1 (ja) * | 2014-09-30 | 2016-04-07 | 株式会社村田製作所 | 半導体パッケージおよびその実装構造 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371321A (en) * | 1992-07-22 | 1994-12-06 | Vlsi Technology, Inc. | Package structure and method for reducing bond wire inductance |
US6459593B1 (en) * | 2000-08-10 | 2002-10-01 | Nortel Networks Limited | Electronic circuit board |
US6608375B2 (en) * | 2001-04-06 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
JP2006041238A (ja) * | 2004-07-28 | 2006-02-09 | Toshiba Corp | 配線基板及び配線基板の製造方法 |
US20100186226A1 (en) * | 2006-06-23 | 2010-07-29 | University Of Washington, The | Fluidic self-assembly for system integration |
US7906734B2 (en) * | 2007-01-30 | 2011-03-15 | Mcdata Corporation | Electrical terminal footprints for a printed circuit board |
CN101296566B (zh) * | 2007-04-29 | 2011-06-22 | 鸿富锦精密工业(深圳)有限公司 | 电气元件载板及其制造方法 |
JP4333783B2 (ja) * | 2007-07-24 | 2009-09-16 | ダイキン工業株式会社 | コンテナ用冷凍装置及びその製造方法 |
CN102065645B (zh) * | 2009-11-17 | 2012-10-10 | 王定锋 | 带元件的双面电路板及其互连导通方法 |
TWI492680B (zh) * | 2011-08-05 | 2015-07-11 | Unimicron Technology Corp | 嵌埋有中介層之封裝基板及其製法 |
US20130044448A1 (en) * | 2011-08-18 | 2013-02-21 | Biotronik Se & Co. Kg | Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement |
US8863071B2 (en) * | 2011-09-13 | 2014-10-14 | Alcatel Lucent | De-pop on-device decoupling for BGA |
US8806420B2 (en) * | 2011-09-13 | 2014-08-12 | Alcatel Lucent | In-grid on-device decoupling for BGA |
JP2016066699A (ja) * | 2014-09-25 | 2016-04-28 | 京セラサーキットソリューションズ株式会社 | 複合配線基板およびその実装構造体 |
-
2016
- 2016-07-13 US US15/209,230 patent/US20180020547A1/en not_active Abandoned
-
2017
- 2017-07-13 WO PCT/IB2017/001056 patent/WO2018011633A1/en unknown
- 2017-07-13 CN CN201780042504.1A patent/CN109565934A/zh active Pending
- 2017-07-13 KR KR1020197004159A patent/KR20190028760A/ko not_active Application Discontinuation
- 2017-07-13 EP EP17762200.8A patent/EP3485709A1/en not_active Withdrawn
- 2017-07-13 JP JP2019501607A patent/JP2019525464A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005024945A1 (ja) * | 2003-09-01 | 2005-03-17 | Fujitsu Limited | 集積回路部品及び実装方法 |
JP2005197354A (ja) * | 2004-01-05 | 2005-07-21 | Renesas Technology Corp | 半導体モジュール及びその製造方法 |
JP2007311766A (ja) * | 2006-04-17 | 2007-11-29 | Toyota Industries Corp | 多層基板とその実装方法 |
JP2008098531A (ja) * | 2006-10-14 | 2008-04-24 | Funai Electric Co Ltd | 半導体集積回路装置 |
WO2016052221A1 (ja) * | 2014-09-30 | 2016-04-07 | 株式会社村田製作所 | 半導体パッケージおよびその実装構造 |
Also Published As
Publication number | Publication date |
---|---|
CN109565934A (zh) | 2019-04-02 |
KR20190028760A (ko) | 2019-03-19 |
US20180020547A1 (en) | 2018-01-18 |
WO2018011633A1 (en) | 2018-01-18 |
EP3485709A1 (en) | 2019-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019525464A (ja) | 下にある凹状コンポーネント配置 | |
US7155821B1 (en) | Techniques for manufacturing a circuit board having a countersunk via | |
US6844505B1 (en) | Reducing noise effects in circuit boards | |
JP2008527724A (ja) | 差動信号対のために改良されたシグナルインテグリティを備えるプリント回路板等 | |
KR20130014122A (ko) | 전자 소자 내장 인쇄회로기판 및 그 제조방법 | |
US10734317B2 (en) | Discrete electronic device embedded in chip module | |
US6630631B1 (en) | Apparatus and method for interconnection between a component and a printed circuit board | |
US20150282317A1 (en) | Edge contacts of circuit boards, and related apparatus and methods | |
KR102134933B1 (ko) | 배선 기판 및 배선 기판의 제조 방법 | |
CN100541916C (zh) | 用于连接掩埋信号线和电器件的互连结构及方法 | |
JP5257177B2 (ja) | プリント配線基板の改造方法および改造済プリント配線基板 | |
EP1197128B1 (en) | Thermal vias arranged in a printed circuit board to conduct heat away from surface mounted components through the board | |
US6683781B2 (en) | Packaging structure with low switching noises | |
TWI440153B (zh) | 封裝基板及其製法 | |
US5181317A (en) | Method of making an engineering change to a printed wiring board | |
US20020047772A1 (en) | Electrical-resistant via hole and process of fabricating the same | |
TWI394495B (zh) | 電路板結構及其製法 | |
JP2010519769A (ja) | 高速メモリパッケージ | |
US20230319985A1 (en) | Loading Pads for Impedance Management in Printed Circuit Board | |
JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
TW496107B (en) | Apparatus to electrically couple a conductive layer to a conductive element and method therefor, and apparatus to electrically couple conductive layers of a circuit board and method therefor | |
JPH1187873A (ja) | 配線板及びその製造方法並びに半導体装置 | |
CN116939961A (zh) | 一种不露铜的开槽方法及封装电路板 | |
JP2009124004A (ja) | 電子回路モジュール | |
JP2007227757A (ja) | 半導体素子搭載用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210105 |