CN100541916C - 用于连接掩埋信号线和电器件的互连结构及方法 - Google Patents
用于连接掩埋信号线和电器件的互连结构及方法 Download PDFInfo
- Publication number
- CN100541916C CN100541916C CNB2005800061019A CN200580006101A CN100541916C CN 100541916 C CN100541916 C CN 100541916C CN B2005800061019 A CNB2005800061019 A CN B2005800061019A CN 200580006101 A CN200580006101 A CN 200580006101A CN 100541916 C CN100541916 C CN 100541916C
- Authority
- CN
- China
- Prior art keywords
- electric device
- contact pad
- connector
- strip
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10704—Pin grid array [PGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明涉及用于连接掩埋信号线和电器件的互连结构及方法。根据本发明的一种互连结构包括:接触焊盘(202),连接到第一电器件中的信号线,其中所述接触焊盘(202)和所述信号线由一层或多层一个或多个层(106、110)覆盖,所述一个或多个层选自由电介质层和接地层组成的组;开口(114),穿过所述一层或多层一个或多个层(106、110),以暴露所述接触焊盘(202)的一部分;以及连接器,与第二电器件进行直接接触,并延伸到所述开口(114)中,以接触所述接触焊盘(202),其中,所述连接器由焊料制成,并通过被熔融而在所述接触焊盘(202)和所述第二电器件之间形成电连接。
Description
技术领域
本发明涉及一种用于连接掩埋信号线和电器件的互连结构及方法。
背景技术
在许多电子部件(诸如印刷电路板)中,迹线或信号线由一层或多层材料覆盖。例如,信号线可以由电介质层和接地层覆盖。然后,必须创建穿过接地层和电介质层的开口或过孔,以与信号线的暴露部分进行电接触。
图1是根据现有技术的带状线电路的一部分的剖视图。带状线电路100包括具有由两层电介质层106、108包围的过孔捕捉焊盘(via capturepad)104的信号层102。接地层110、112分别覆盖电介质层106、108。过孔捕捉焊盘104与信号层102中的迹线或信号线(未示出)接触。
已经创建穿过接地层110和电介质层106的过孔114,以暴露过孔捕捉焊盘104的一部分。金属116填充过孔114,以创建过孔捕捉焊盘104和接触焊盘118之间的电连接。另一个信号线或电器件(未示出)可以使用金属连接器120连接到接触焊盘118。连接器120可以例如构造为焊球、接触针脚或线接合。
过孔捕捉焊盘104、金属116、接触焊盘118以及连接器120在连接到过孔捕捉焊盘104的信号线和另一个电器件之间形成互连。但是,寄生电感和电容由于互连结构而增大。在该连接中,接触焊盘118增加额外的寄生电容,过孔114和金属116增大寄生电感。当过孔捕捉焊盘104需要的最小尺寸比互连需要的最小尺寸大时,过孔还可能限制电路的密度。
发明内容
本发明提供了用于将掩埋信号线连接到电器件的互连结构和方法。一种电部件(诸如迹线、信号线、或连接到迹线或信号线的接触焊盘)由一层或多层覆盖。电部件通过形成贯穿一层或多层的开口而直接连接到电器件。开口暴露电部件的一部分。然后,将连接器(诸如焊球、针脚接触、或线接合)附接到电部件的暴露部分。连接器直接连接到另一个电器件,以在电部件和电器件之间创建电连接。电器件例如可以构造为另一个带状线电路、微带电路、集成电路或电部件中的第二信号线或接触焊盘。
根据本发明的一个方面,一种互连结构,包括:接触焊盘,连接到第一电器件中的信号线,其中所述接触焊盘和所述信号线由一个或多个层覆盖,所述一个或多个层选自由电介质层和接地层组成的组;开口,穿过所述一个或多个层,以暴露所述接触焊盘的一部分;以及连接器,与第二电器件进行直接接触,并延伸到所述开口中,以接触所述接触焊盘,其中,所述连接器由焊料制成,并通过被熔融而在所述接触焊盘和所述第二电器件之间形成电连接。
根据本发明的另一个方面,一种用于在电部件和电器件之间制造互连结构的方法,其中所述电部件由一个或多个层覆盖,所述一个或多个层选自由电介质层和接地层组成的组,所述方法包括:在所述一个或多个层中形成开口,以暴露所述电部件的一部分;向所述开口中引入由焊料制成的连接器,使得所述连接器与所述电器件和所述电部件进行直接接触;以及将所述焊料熔融,由此在所述电部件和所述电器件之间形成电连接。
根据本发明的另一个方面,一种用于制造互连结构的方法,包括:形成第一层,其中所述第一层预制有开口,并包括电介质层和接地层;形成第二层,所述第二层包括电介质层和接地层;将所述第一层附接到所述第二层,使得所述开口暴露位于所述第一层和所述第二层之间的电部件的一部分;将由焊料制成的连接器引入所述开口,使得所述连接器与电器件和所述电部件进行直接接触;以及将所述焊料熔融,由此在所述电部件和所述电器件之间形成电连接。
附图说明
当结合附图阅读根据本发明的下述具体实施例的详细说明时,本发明将更好理解。
图1是据现有技术的带状线电路的一部分的剖视图;
图2是根据本发明的第一实施例中连接到电器件的带状线电路的一部分的剖视图;
图3是根据本发明实施例中针脚栅格阵列的一部分的放大透视图;
图4A-4D是带状线电路的一部分的剖视图,其图示根据本发明第一实施例中的用于制造互连的方法;
图5是根据本发明第二实施例中带状线电路的一部分的剖视图;
图6A-6C是带状线电路的一部分的剖视图,其图示根据本发明第二实施例中的用于制造带状线电路的方法。
具体实施方式
以下说明陈述使本领域一般技术人员能够制造和使用本发明,并且提供在母案申请和其要求的上下文中。公开实施例的不同改进对于本领域一般技术人员来说是明显的,所以,这里的一般原则可以应用到其他实施中。因此,本发明并不意图限制到示出的实施例,而是与这里描述的原则和特征以及权利要求相一致的最宽范围相符。应当理解,本说明参考的附图并非按比例绘制。
现在参考附图(尤其参考图2),示出根据本发明的第一实施例中的连接到电器件的带状线电路的一部分的剖视图。带状线电路200包括具有由两层电介质层106、108包围的接触焊盘202的信号层102。接地层110、112分别覆盖电介质层106、108。根据本发明的本实施例,接触焊盘202可以形成到任何期望的尺寸,并与信号层202中的迹线或信号线(未示出)接触。在根据本发明的其他实施例中,接触焊盘202是迹线或信号线本身、电部件、或集成电路。
已经创建穿过接地层110和电介质层106的开口114,以暴露接触焊盘202的一部分。在根据本发明的本实施例中,电器件206中的接触焊盘204和带状线电路200中的接触焊盘202之间的电连接直接由连接器208进行。电器件206例如可以实现为另一个带状线电路、微带电路、集成电路或电部件。连接器208包括但不限于焊球、接触针脚、线接合或其他接触方法。
接触焊盘202、连接器208以及接触焊盘204形成本实施例中的互连,并创建电器件206和连接到接触焊盘202的信号线之间的电连接。如图2中所示,电介质层106和接地层110的厚度小于连接器208的高度,使得连接器208可以与接触焊盘204接触。在根据本发明的其他实施例中,带状线电路可以包括比图2中所示更多的层。在这些其他实施例中,接触焊盘上面的层的总厚度应该小于连接器的高度或厚度。
图3是根据本发明实施例中针脚栅格阵列的一部分的放大立体图。带状线电路300、302由针脚栅格阵列304电连接在一起。针脚栅格阵列304包括利用图2中互连结构的许多金属针脚。因此,针脚栅格阵列304中的针脚直接插入到开口中,以在两层电路300、302所有位置处的各个信号线之间形成直接电连接。本领域一般技术人员应该意识到,在根据本发明的其他实施例中,球栅格阵列可以替代针脚栅格阵列304。
现在参考图4A-4D示出的带状线电路的一部分的剖视图,其图示了根据本发明第一实施例的用于制造互连的方法。带状线电路400包括具有由两层电介质层106、108包围的接触焊盘202的信号层102。接地层110、112分别覆盖电介质层106、108。在根据本发明的本实施例中,接触焊盘202与信号层102中的迹线或信号线(未示出)接触。在根据本发明的其他实施例中,接触焊盘202是迹线或信号线本身、电部件或集成电路。
掩模或光刻胶层402形成或沉积在接地层110之上,如图4A中所示。使用传统图案化技术显影和图案化掩模,以创建间隙404,间隙404中将创建到接触焊盘202的开口。然后蚀刻没有光刻胶层402覆盖的接地层110,以暴露电介质层106的一部分。蚀刻处理例如可以由化学蚀刻进行。然后移除光刻胶层402。
图4B图示具有沉积在电介质层106之上的另一个掩模或光刻胶层406的带状线电路400。使用传统图案化技术显影和图案化光刻胶层406,以创建间隙408,间隙408中将创建开口。然后蚀刻没有光刻胶层406覆盖的电介质层106,以暴露接触焊盘202的一部分。然后移除光刻胶层406。
在根据本发明的本实施例中,接触焊盘202可以充当蚀刻阻挡层。本领域一般技术人员可以意识到,可以使用除蚀刻之外的其他技术形成开口。例如,可以用机加工或激光钻孔技术创建开口。
根据本发明的本实施例中,在图4C中使用焊球410,以形成电连接。本领域一般技术人员可以意识到,可以使用其他导电连接技术实现电连接,该导电连接技术包括但不限于接触针脚、倒装芯片的凸块、线接合、针脚栅格阵列、球栅格阵列或表面安装技术。焊球410沉积到开口中,以与接触焊盘202进行接触。当熔融时,焊料将信号层102中的接触焊盘202直接接合到电器件414中的接触焊盘412。这个步骤示于图4D中。
参考图5,示出根据本发明第二实施例中的带状线电路一部分的剖视图。带状线电路500根据结合图4A-4D描述的制造技术来构造。但是,在图5的实施例中,线502接合到接触焊盘202,以在接触焊盘202和电器件(未示出)之间创建电连接。
图6A-6C示出带状线电路的一部分的剖视图,其图示根据本发明第二实施例中用于制造带状线电路的方法。带状线电路形成有接触焊盘600和两个层602、604,如图6A中所示。在根据本发明的本实施例中,接触焊盘600连接到迹线或信号线(未示出)。在根据本发明的其他实施例中,接触焊盘202是迹线或信号线本身、电部件或集成电路。
层602包括预制电介质层606和预制接地层608。当带状线电路的制造完成时,已经形成预制电介质层606和预制接地层608,以提供到接触焊盘600的开口610。层604包括预制电介质层612和预制接地层614。为了构造带状线电路,层602用层602、604之间的接触焊盘600附接到层604。用于将层602附接到层604的方法包括但不限于层叠、熔接、用环氧树脂粘合或胶接。
在根据本发明的一个实施例中,信号层在被图案化以形成接触焊盘600之前附接到电介质层612。然后,使用传统图案化技术图案化信号层。在根据本发明的另一个实施例中,对信号层单独进行图案化,以形成放置于电介质层606、612之间的接触焊盘600和图案化信号层。
此外,在根据本发明的一个实施例中,在电介质层606附接到电介质层612之前,将接地层608和614附接到电介质层606、612。在根据本发明的另一个实施例中,在电介质层606附接到电介质层612之后,接地层608、614附接到电介质层606、612。
图6B图示了层602、604组合之后的带状线电路616。接触焊盘600现在由电介质材料包围,过孔610暴露接触焊盘600的一部分。图6C图示由电器件622中结构620保持的金属针脚618。金属针脚618接合到接触焊盘600,并在电器件622和接触焊盘600之间形成电连接。
虽然参考带状线电路描述了图2-6的实施例,但是根据本发明的其他实施并不限于该实现方式。无论何时需要到掩埋迹线或信号线的连接(例如在印刷电路板或使用倒转芯片法时),可以利用根据本发明的互连。
Claims (14)
1.一种互连结构,包括:
接触焊盘(202),连接到第一电器件中的信号线,其中所述接触焊盘(202)和所述信号线由一个或多个层(106、110)覆盖,所述一个或多个层选自由电介质层和接地层组成的组;
开口(114),穿过所述一个或多个层(106、110),以暴露所述接触焊盘(202)的一部分;以及
连接器,与第二电器件进行直接接触,并延伸到所述开口(114)中,以接触所述接触焊盘(202),其中,所述连接器由焊料制成,并通过被熔融而在所述接触焊盘(202)和所述第二电器件之间形成电连接。
2.根据权利要求1所述的互连结构,其中所述第一电器件包括第一带状线电路(200)和印刷电路板中的一个。
3.根据权利要求1-2中任一项所述的互连结构,其中所述连接器包括焊球(410)、线接合(502)、倒装芯片的凸块和表面安装件中的一个。
4.根据权利要求1-2中任一项所述的互连结构,其中所述第二电器件包括第二带状线电路、微带电路、集成电路中的一个。
5.一种用于在电部件和电器件之间制造互连结构的方法,其中所述电部件由一个或多个层(106、110)覆盖,所述一个或多个层选自由电介质层和接地层组成的组,所述方法包括:
在所述一个或多个层(106、110)中形成开口(114),以暴露所述电部件的一部分;
向所述开口(114)中引入由焊料制成的连接器,使得所述连接器与所述电器件和所述电部件进行直接接触;以及
将所述焊料熔融,由此在所述电部件和所述电器件之间形成电连接。
6.根据权利要求5中所述的方法,其中所述电部件包括信号线和连接到信号线的接触焊盘(202)中的一个。
7.根据权利要求5-6中任一项所述的方法,其中所述电部件包括在带状线电路(200)中。
8.根据权利要求5-6中任一项所述的方法,其中所述连接器包括焊球(410)、线接合(502)和表面安装件中的一个。
9.根据权利要求5-6中任一项所述的方法,其中所述电器件包括第二带状线电路、微带电路、集成电路中的一个。
10.一种用于制造互连结构的方法,包括:
形成第一层(602),其中所述第一层(602)预制有开口(610),并包括电介质层和接地层;
形成第二层(604),所述第二层包括电介质层和接地层;
将所述第一层(602)附接到所述第二层(604),使得所述开口暴露位于所述第一层(602)和所述第二层(604)之间的电部件的一部分;
将由焊料制成的连接器引入所述开口(610),使得所述连接器与电器件和所述电部件进行直接接触;以及
将所述焊料熔融,由此在所述电部件和所述电器件之间形成电连接。
11.根据权利要求10所述的方法,其中所述电部件包括信号线和连接到信号线的接触焊盘(600)中的一个。
12.根据权利要求10-11中任一项所述的方法,其中所述电部件包括在带状线电路(616)中。
13.根据权利要求10-11中任一项所述的方法,其中所述连接器包括焊球(410)、线接合(502)和表面安装件中的一个。
14.根据权利要求10-11中任一项所述的方法,其中所述电器件包括第二带状线电路、微带电路、集成电路中的一个。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/787,647 US7018219B2 (en) | 2004-02-25 | 2004-02-25 | Interconnect structure and method for connecting buried signal lines to electrical devices |
US10/787,647 | 2004-02-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1922767A CN1922767A (zh) | 2007-02-28 |
CN100541916C true CN100541916C (zh) | 2009-09-16 |
Family
ID=34827571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800061019A Expired - Fee Related CN100541916C (zh) | 2004-02-25 | 2005-02-24 | 用于连接掩埋信号线和电器件的互连结构及方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7018219B2 (zh) |
JP (1) | JP2007524254A (zh) |
CN (1) | CN100541916C (zh) |
DE (2) | DE202005021915U1 (zh) |
TW (1) | TW200527992A (zh) |
WO (1) | WO2005082034A2 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7427728B2 (en) * | 2006-07-07 | 2008-09-23 | Sokudo Co., Ltd. | Zone control heater plate for track lithography systems |
US7544304B2 (en) | 2006-07-11 | 2009-06-09 | Electro Scientific Industries, Inc. | Process and system for quality management and analysis of via drilling |
US7886437B2 (en) * | 2007-05-25 | 2011-02-15 | Electro Scientific Industries, Inc. | Process for forming an isolated electrically conductive contact through a metal package |
US7943862B2 (en) | 2008-08-20 | 2011-05-17 | Electro Scientific Industries, Inc. | Method and apparatus for optically transparent via filling |
DE102014210889B4 (de) | 2014-06-06 | 2016-02-18 | Continental Automotive Gmbh | Verfahren zur Herstellung einer mehrlagigen Leiterplatte |
JP7352490B2 (ja) | 2020-02-27 | 2023-09-28 | 京セラ株式会社 | 配線基板 |
CN114096057B (zh) * | 2021-10-27 | 2023-11-28 | 中信科移动通信技术股份有限公司 | 多层叠合pcb板 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3218584A (en) * | 1964-01-02 | 1965-11-16 | Sanders Associates Inc | Strip line connection |
US3875479A (en) * | 1973-05-07 | 1975-04-01 | Gilbert R Jaggar | Electrical apparatus |
JPS60250699A (ja) * | 1984-05-25 | 1985-12-11 | 富士通株式会社 | 高周波モジュ−ルの接続構造 |
US5241456A (en) * | 1990-07-02 | 1993-08-31 | General Electric Company | Compact high density interconnect structure |
AU4782293A (en) * | 1992-07-24 | 1994-02-14 | Tessera, Inc. | Semiconductor connection components and methods with releasable lead support |
JP2790033B2 (ja) * | 1993-04-07 | 1998-08-27 | 松下電器産業株式会社 | 半導体装置 |
US5516303A (en) * | 1995-01-11 | 1996-05-14 | The Whitaker Corporation | Floating panel-mounted coaxial connector for use with stripline circuit boards |
JP3876953B2 (ja) * | 1998-03-27 | 2007-02-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3786545B2 (ja) * | 1999-06-30 | 2006-06-14 | 京セラ株式会社 | 配線基板とその接続構造 |
JP2000124348A (ja) * | 1998-10-14 | 2000-04-28 | Oki Electric Ind Co Ltd | Vlsiパッケージ |
US6230400B1 (en) * | 1999-09-17 | 2001-05-15 | George Tzanavaras | Method for forming interconnects |
US6608258B1 (en) * | 1999-11-18 | 2003-08-19 | Nortel Networks Limited | High data rate coaxial interconnect technology between printed wiring boards |
US6366467B1 (en) * | 2000-03-31 | 2002-04-02 | Intel Corporation | Dual-socket interposer and method of fabrication therefor |
US6593535B2 (en) * | 2001-06-26 | 2003-07-15 | Teradyne, Inc. | Direct inner layer interconnect for a high speed printed circuit board |
US6417747B1 (en) * | 2001-08-23 | 2002-07-09 | Raytheon Company | Low cost, large scale RF hybrid package for simple assembly onto mixed signal printed wiring boards |
TW557521B (en) * | 2002-01-16 | 2003-10-11 | Via Tech Inc | Integrated circuit package and its manufacturing process |
-
2004
- 2004-02-25 US US10/787,647 patent/US7018219B2/en not_active Expired - Fee Related
- 2004-08-30 TW TW093126034A patent/TW200527992A/zh unknown
-
2005
- 2005-02-24 CN CNB2005800061019A patent/CN100541916C/zh not_active Expired - Fee Related
- 2005-02-24 DE DE202005021915U patent/DE202005021915U1/de not_active Expired - Lifetime
- 2005-02-24 DE DE112005000438T patent/DE112005000438B4/de not_active Expired - Fee Related
- 2005-02-24 WO PCT/US2005/006021 patent/WO2005082034A2/en active Application Filing
- 2005-02-24 JP JP2007500991A patent/JP2007524254A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20050176272A1 (en) | 2005-08-11 |
TW200527992A (en) | 2005-08-16 |
DE112005000438T5 (de) | 2007-02-22 |
WO2005082034A2 (en) | 2005-09-09 |
US7018219B2 (en) | 2006-03-28 |
DE112005000438B4 (de) | 2013-12-19 |
WO2005082034A3 (en) | 2005-10-27 |
CN1922767A (zh) | 2007-02-28 |
JP2007524254A (ja) | 2007-08-23 |
DE202005021915U1 (de) | 2011-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101420526B1 (ko) | 전자부품 내장기판 및 그 제조방법 | |
US8227711B2 (en) | Coreless packaging substrate and method for fabricating the same | |
US8119516B2 (en) | Bump structure formed from using removable mandrel | |
US10051733B2 (en) | Printed circuit board with coextensive electrical connectors and contact pad areas | |
US7645940B2 (en) | Substrate with via and pad structures | |
CN100541916C (zh) | 用于连接掩埋信号线和电器件的互连结构及方法 | |
JP2019525464A (ja) | 下にある凹状コンポーネント配置 | |
US20080079118A1 (en) | Reworkable passive element embedded printed circuit board | |
US7022552B2 (en) | Semiconductor device and method for fabricating semiconductor device | |
US20100101083A1 (en) | Method for fabricating circuit board structure with concave conductive cylinders | |
CN101425512A (zh) | 堆叠半导体封装及其制造方法 | |
US7384566B2 (en) | Fabrication method for printed circuit board | |
US8436463B2 (en) | Packaging substrate structure with electronic component embedded therein and method for manufacture of the same | |
KR101614856B1 (ko) | 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US8294042B2 (en) | Connector and manufacturing method thereof | |
CN109922600B (zh) | 线路板结构及其制作方法 | |
TWI475758B (zh) | 連接器及其製作方法 | |
CN101241901A (zh) | 内埋式芯片封装结构及其制作方法 | |
JP2010103435A (ja) | 配線基板及びその製造方法 | |
CN101483970B (zh) | 线路板 | |
US6946727B2 (en) | Vertical routing structure | |
CN218039166U (zh) | 封装结构 | |
US20230319985A1 (en) | Loading Pads for Impedance Management in Printed Circuit Board | |
KR102628100B1 (ko) | 내장된 칩을 구비하는 반도체 패키지 및 이의 제조 방법 | |
CN103390598A (zh) | 半导体封装件及其制法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090916 Termination date: 20130224 |