KR101492192B1 - 다층기판 및 이의 제조방법 - Google Patents

Abstract

본 발명에 따른 다층기판제조방법은, 복수의 기판을 적층하는 단계, 상기 적층된 기판의 설정된 위치에 상하 방향의 관통홀을 하나 이상 형성하는 단계, 상기 적층된 기판의 표면 및 상기 관통홀 내면에 도전성 코팅을 형성하는 단계, 상기 적층된 기판의 표면 중 상기 관통홀 둘레의 도전성 코팅을 식각하는 단계 및 상기 관통홀을 통해, 상기 적층된 기판의 각 층간과, 각 관통홀 간의 통전 테스트를 수행하는 단계를 포함한다.
그리고 이에 의해 제조된 다층기판은, 복수 개가 적층되고, 설정된 위치에 상하 방향의 관통홀이 형성되며, 표면 및 상기 관통홀 내면에 도전성 코팅이 형성된 기판을 포함하고, 상기 도전성 코팅은 상기 적층된 기판의 표면 중 상기 관통홀 둘레 영역이 식각된다.

Description

다층기판 및 이의 제조방법{Multi-Layer Printed Circuit Board And Its Manufacturing Method}

본 발명은 복수의 기판이 적층 형성된 다층기판 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 제조 단계 중 각 층간과, 기판에 형성된 관통홀 간의 통전 테스트를 미리 수행할 수 있는 다층기판 및 이의 제조방법에 관한 것이다.

인쇄회로기판(Printed Circuit Board, PCB)은 전자부품을 탑재하여 그 사이의 회로간을 전기적으로 접속하기 위한 것으로서, 현대에는 다양한 산업에서 필수적으로 널리 이용되고 있다.

그리고 이와 같은 기판은 단면기판, 양면기판, 다층기판 등으로 분류된다. 이중 상기 다층기판은 표면 도체층을 포함하여 3층 이상의 도체 패턴이 형성된 프린트 배선판으로, 입체 배선에 의한 부품 실장이 가능하다. 따라서 점유 면적을 획기적으로 감소시킬 수 있어 제품의 소형화 등 여러가지 면에 있어 유리한 효과를 가진다.

이와 같은 다층기판을 제조하기 위해서는 복수 개의 기판을 적층시키고, 각 층간을 통전시키기 위한 관통홀을 형성하게 되며, 이후 다층기판의 표면에 외층회로패턴을 형성하고 PSR(Photo Imageable Solder Resist)인쇄, 표면처리, 치수가공 등의 과정을 거치게 된다.

이후 완성된 다층기판에 BBT(Bare Board Test)를 수행하며, 이는 다층기판의 전기적인 성능을 검사하는 작업이다. 이 과정에서 다층기판의 각 층간 통전시험 및 관통홀 간의 통전시험 등을 수행하게 되며, 이때 불량 판정을 받은 기판은 전량 폐기된다.

한편 불량이 발생하는 부분 중 관통홀, 특히 BGA(Ball Grid Array)가 구비된 실장용 부품의 솔더에 대응되는 복수의 관통홀은 전체 불량 원인 중 대단히 높은 비율을 차지한다.

도 1에는, 다층기판의 불량 원인이 관통홀(H)에서 발생되는 패턴을 나타낸 도면이 도시된다.

먼저, 도 1의 왼쪽 그림에 도시된 바와 같이, 다층기판(1)의 관통홀(H)을 CNC드릴 등으로 가공하는 과정에서 제품과 부자제의 밀착 상태가 좋지 않은 경우, 또는 드릴 비트의 상태가 불량인 경우 버(Burr, R)가 발생되는 경우가 있다.

또한 도 1의 오른쪽 그림과 같이, 드릴 가공 시 드릴 비트의 고열로 인해 절연층의 수지 부분이 녹아내리고, 이것이 내층의 동박 부분(5)에 응고물(S)로 부착되는 현상이 발생하는 경우가 있다. 이에 따라 이후 동도금 수행 시 각 층이 서로 통전되지 않는 상황이 발생할 수 있다.

이와 같이, 관통홀(H) 가공 시 다양한 불량 원인이 발생하게 됨을 알 수 있다.

다만, 종래에는 각 층 별로 선택적으로 회로 연결이 가능하도록 부분적인 비아홀(Via Hole)을 가공하는 공법으로 제작되는 IVH(Interstial Via Hole) 제품의 경우 통전 테스트가 기판 완성 후에 수행되기 때문에, 해당 기판이 관통홀 부분에서 불량이 발생한 경우에도 불필요한 추가 공정들을 수행하게 되는 결과를 가져오는 문제가 있었다.

이에 따라 수율이 크게 떨어짐은 물론이며, 불필요한 제조 비용이 소요되어 수익성을 떨어뜨리는 원인이 된다.

따라서 이와 같은 문제점들을 해결하기 위한 방법이 요구된다.

한국등록특허 제10-1072125호

본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 안출된 발명으로서, IVH공법을 적용한 기판의 관통홀 부분에서 불량이 발생한 것을 미리 판단하여 불필요한 추가 공정들을 수행하게 되는 것을 방지하기 위한 다층기판 및 이의 제조방법을 제공하기 위함이다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기한 목적을 달성하기 위한 본 발명의 다층기판 제조방법은, 복수의 기판을 적층하는 단계, 상기 적층된 기판의 설정된 위치에 상하 방향의 관통홀을 하나 이상 형성하는 단계, 상기 적층된 기판의 표면 및 상기 관통홀 내면에 도전성 코팅을 형성하는 단계, 상기 적층된 기판의 표면 중 상기 관통홀 둘레의 도전성 코팅을 식각하는 단계 및 상기 관통홀을 통해, 상기 적층된 기판의 각 층간과, 각 관통홀 간의 통전 테스트를 수행하는 단계를 포함한다.

그리고 상기 관통홀은 BGA가 구비된 실장용 부품의 솔더에 대응되는 복수의 BGA홀을 포함할 수 있다.

또한 상기 도전성 코팅을 식각하는 단계는, 상기 각 BGA홀의 둘레를 따라 도전성 코팅을 가로 및 세로 방향으로 식각하는 것으로 할 수 있다.

그리고 상기 도전성 코팅을 식각하는 단계는, 상기 복수의 BGA홀 중 서로 통전이 이루어져야 하는 BGA홀 간의 사이 영역은 식각을 생략하는 것으로 할 수 있다.

또한 상기 통전 테스트를 수행하는 단계 이후에는, 상기 통전 테스트를 수행한 적층된 기판에 회로 패턴을 형성하는 단계가 더 포함될 수 있다.

그리고 상기 회로 패턴을 형성하는 단계 이후에는, 상기 적층된 기판에 타 기판을 적층시키는 단계가 더 포함될 수 있다.

또한 상기한 목적을 달성하기 위한 본 발명의 다층기판은, 복수 개가 적층되고, 설정된 위치에 상하 방향의 관통홀이 형성되며, 표면 및 상기 관통홀 내면에 도전성 코팅이 형성된 기판을 포함하고, 상기 도전성 코팅은 상기 적층된 기판의 표면 중 상기 관통홀 둘레 영역이 식각된다.

그리고 상기 관통홀은 BGA가 구비된 실장용 부품의 솔더에 대응되는 복수의 BGA홀을 포함할 수 있다.

상기한 과제를 해결하기 위한 본 발명의 다층기판 및 이의 제조방법은 다음과 같은 효과가 있다.

첫째, 다층기판의 관통홀 형성 과정 이후 통전 테스트를 수행할 수 있어 불량 판정 시 불필요한 추가 공정들을 수행하게 되는 것을 방지할 수 있는 장점이 있다.

둘째, 이에 따라 수율을 향상시킬 수 있는 장점이 있다.

셋째, 불필요한 추가 공정에 의해 불필요한 비용이 소요되는 것을 방지하여 수익성을 증가시킬 수 있는 장점이 있다.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 다층기판의 불량 원인이 관통홀에서 발생되는 패턴을 나타낸 도면;
도 2는 본 발명의 일 실시예에 따른 다층기판 제조방법의 각 단계를 나타낸 흐름도;
도 3은 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 기판 원자재를 준비한 모습을 나타낸 사시도;
도 4는 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 기판 원자재에 회로를 형성한 모습을 나타낸 단면도;
도 5는 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 복수의 기판을 적층하는 모습을 나타낸 사시도;
도 6은 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 적층된 기판에 관통홀을 형성한 모습을 나타낸 사시도;
도 7은 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 적층된 기판의 표면 및 관통홀 내면에 도전성 코팅을 형성한 모습을 나타낸 단면도;
도 8은 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 각 BGA홀의 둘레를 따라 도전성 코팅을 가로 및 세로 방향으로 식각한 모습을 나타낸 평면도;
도 9는 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 적층된 기판에 타 기판을 적층시켜 다층기판을 형성한 모습을 나타낸 단면도; 및
도 10은 본 발명의 다른 실시예에 따른 다층기판 제조방법에 있어서, 복수의 BGA홀 중 서로 통전이 이루어져야 하는 BGA홀 간의 사이 영역을 제외한 나머지 부분의 각 BGA홀 둘레를 따라 도전성 코팅을 가로 및 세로 방향으로 식각한 모습을 나타낸 평면도이다.

이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.

도 2는 본 발명의 일 실시예에 따른 다층기판 제조방법의 각 단계를 나타낸 흐름도이다.

도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 다층기판 제조방법은 복수의 기판을 적층하는 단계(S10), 상기 적층된 기판의 설정된 위치에 상하 방향의 관통홀을 하나 이상 형성하는 단계(S20), 상기 적층된 기판의 표면 및 상기 관통홀 내면에 도전성 코팅을 형성하는 단계(S30), 상기 적층된 기판의 표면 중 상기 관통홀 둘레의 도전성 코팅을 식각하는 단계(S40) 및 상기 관통홀을 통해, 상기 적층된 기판의 각 층간과, 각 관통홀 간의 통전 테스트를 수행하는 단계(S50)을 포함한다.

이하에서는 이들 각 단계에 대해 자세히 설명하도록 한다.

도 3은 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 기판 원자재(10)를 준비한 모습을 나타낸 사시도이다.

도 3에 도시된 바와 같이, 먼저 기판을 제조하기 위한 기판 원자재(10)를 준비하게 되며, 이는 이후 공정 진행 시 적합한 규격으로 원자재를 절단하는 공정을 포함한다. 그리고 기판 원자재(10)로는 그 사용 목적에 따라 FR-4, CEM-3, Polymide, B-T Resin 등 다양한 종류가 선택될 수 있다.

도 4는 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 기판 원자재(10)에 회로(15)를 형성한 모습을 나타낸 단면도이다.

도 4에 도시된 바와 같이, 재단된 기판 원자재(10)의 표면에 회로(15)를 형성하여 기판(100)을 제조하게 된다. 회로(15) 형성을 위한 공정은 그 제한이 없으나, 하나의 실시예로서 다음과 같은 방법이 사용될 수 있다.

구체적으로 기판 원자재(10)에 동박 등의 전도성 코팅을 형성하고, 에칭 레지스트인 드라이필름(Dry Film)의 밀착력을 향상시키기 위해 동박에 조도를 형성한 뒤, 드라이필름을 열과 압력을 가해 밀착시킨다. 이후 자외선을 조사하여 광경화시키고, 비노광 부위의 드라이필름을 현상한 뒤 필요한 패턴 부위가 아닌 동박 부분을 에칭하여 제거한다. 그리고 드라이필름을 제거하여 원하는 회로 패턴을 형성하 수 있다.

도 5는 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 복수의 기판(100, 200)을 적층하는 모습을 나타낸 사시도이다.

도 5에 도시된 바와 같이, 이후 제조된 기판(100, 200)들을 적층하여 다층기판을 형성하게 된다. 본 단계에서는 기판(100, 200) 사이에 절연층(150)을 구비하게 되며, 상기 절연층(150)으로는 프리프레그 등이 사용될 수 있다.

그리고 이때 각 기판(100, 200)과 절연층(150) 간의 접합 방식으로는 아일렛(Eyelet)방식 또는 본딩(Bonding) 방식 등 다양한 방법이 사용될 수 있다. 본 단계를 거쳐 복수의 기판(100, 200)이 적층된 다층기판이 형성된다.

도 6은 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 적층된 기판(300)에 관통홀(H)을 형성한 모습을 나타낸 사시도이다.

도 6에 도시된 바와 같이, 회로의 도전 또는 부품 탑재를 위해 설계된 직경에 따라 상기 적층된 기판(300)의 설정된 위치에 상하 방향의 관통홀(H)을 하나 이상 형성하는 작업이 수행된다.

본 단계에서는 CNC M/C 수치제어를 통해 드릴비트로 관통홀(H)을 가공하게 되며, 특히 본 실시예에서 상기 관통홀(H)은 BGA(Ball Grid Array)가 구비된 실장용 부품의 솔더에 대응되는 복수의 BGA홀(B)을 포함한다.

도 7은 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 적층된 기판(300)의 표면 및 관통홀 내면에 도전성 코팅(310)을 형성한 모습을 나타낸 단면도이다.

도 7에 도시된 바와 같이, 관통홀 형성 이후 동도금 등의 도전성 코팅을 형성하게 된다. 본 단계는 절연층에 의해 분리된 도체 층간의 도통 또는 BGA홀(B)을 포함하는 관통홀에 대한 솔더링성을 부여하기 위하여 실시된다. 이를 위해 데버링(Deburring), 디스미어(Desmear) 등의 공정이 수행될 수 있다.

본 단계에 의해 각 도체 층간의 도통이 이루어지나, 관통홀 형성 과정 중 버(Burr)가 발생하거나 절연층이 용해되어 응고물이 생긴 경우 통전이 원활히 이루어지지 않을 수 있다. 일반적으로 다층기판 제조 과정에 있어서 불량이 발생하는 원인 중 상당 비율은 상기와 같은 이유로 인해 관통홀, 특히 BGA홀(B)에서 발생하는 경우가 많다.

다만, 종래에는 다층기판의 통전 테스트가 기판 완성 후에 수행되기 때문에, 해당 기판이 관통홀 부분에서 불량이 발생한 경우에도 불필요한 추가 공정들을 수행하게 되는 결과를 가져오는 문제가 있었다. 따라서 본 발명에서는 다층기판의 관통홀 형성 과정 이후 통전 테스트를 수행하여 불량 판정 시 불필요한 추가 공정들을 수행하게 되는 것을 방지하도록 한다.

이하에서는 이와 같은 중간 통전 테스트를 수행하기 위한 과정을 설명하도록 한다.

도 8은 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 각 BGA홀(B)의 둘레를 따라 도전성 코팅(310)을 가로 및 세로 방향으로 식각한 모습을 나타낸 평면도이다.

도 8에 도시된 바와 같이, 먼저 적층된 기판의 표면에 형성된 도전성 코팅(310)을 식각하는 단계가 이루어진다. 구체적으로 상기 적층된 기판의 표면 중 관통홀 둘레의 도전성 코팅을 식각하여 관통홀을 전기적으로 독립시키게 된다.

본 실시예의 경우 BGA홀(B)의 둘레를 따라 도전성 코팅(310)을 가로 및 세로 방향으로 식각하여 식각라인(e)이 형성된 것을 확인할 수 있다. 즉 각각의 BGA홀(B) 둘레를 사각형 형상으로 식각하여 각 BGA홀(B)을 전기적으로 독립시킨다. 이와 같은 식각은 레이저 등을 조사하는 것으로 수행될 수 있으며, 이외에도 다양한 방법이 사용될 수 있음은 물론이다.

이후 BGA홀(B)을 포함하는 관통홀을 통해, 상기 적층된 기판의 각 층간과, 각 관통홀 간의 통전 테스트를 수행하는 단계가 이루어진다. 이때 본 실시예에서 각 BGA홀(B)은 전기적으로 독립된 상태를 유지하므로, 각 층간의 통전 여부를 테스트할 수 있어 이후의 공정을 진행하기 전 미리 적층된 기판의 불량 여부를 판정할 수 있다.

테스트 결과 적층된 기판이 양품으로 확인된 경우, 후속 공정을 진행하게 된다. 상기 후속 공정은, 상기 통전 테스트를 수행한 적층된 기판에 회로 패턴을 형성하는 단계와, 상기 적층된 기판에 타 기판을 적층시키는 단계를 포함할 수 있다.

상기 회로 패턴을 형성하는 단계는, 적층된 기판의 표면에 회로 패턴을 형성하게 되며, BGA홀(B)을 포함하는 각 관통홀의 주변 영역를 마스킹하고, 표면의 도전성 코팅(310)을 소정 패턴에 따라 식각하는 것으로 이루어질 수 있다. 이때 본 단계에서 도전성 코팅(310)이 식각되므로, 전술한 관통홀 둘레의 도전성 코팅(310)을 식각하는 단계에서 형성된 식각라인(e)은 기판의 제조 품질에 영향을 미치지 않는다. 이는 식각라인(e)이 본 단계에서 어차피 제거되었을 영역에 속하기 때문이다.

이와 같이 표면에 회로가 형성된 상태의 적층된 기판은, 상기 적층된 기판에 타 기판을 적층시키는 단계를 수행하여 필요에 따라 타 기판을 더 적층시킬 수 있다. 이때 상기 타 기판은 하나의 기판일 수도 있으며, 전술한 각 과정을 거쳐 별도로 제조된 다층기판일 수도 있음은 물론이다.

그리고 본 단계 이후에는, 관통홀을 형성하는 단계 이하 각 단계가 반복 수행될 수 있다. 즉 새로운 적층 공정 이후, 관통홀을 형성하고, 도전성 코팅을 형성한 뒤, 식각라인을 형성하고 테스트를 수행할 수 있다.

이와 같이, 본 발명에 따르면 기판의 적층 과정마다 테스트를 수행하여 불량 여부를 판정할 수 있으며, 불량으로 판정 시 회로 패턴을 형성하는 공정과, 기판의 추가 적층 공정 등의 후속공정을 불필요하게 수행하는 것을 방지할 수 있게 된다.

도 9는 본 발명의 일 실시예에 따른 다층기판 제조방법에 있어서, 적층된 기판에 타 기판을 적층시켜 다층기판(400)을 형성한 모습을 나타낸 단면도이다.

도 9에 도시된 바와 같이, 설계에 따라 복수의 층으로 구성된 다층기판(400)은, 표면에 외층회로(C₂)를 가지며, 내부에는 적층된 기판들의 표면에 형성되었던 내층회로(C₁)가 형성된다. 또한 다층기판(400) 전체를 관통하도록 형성된 비아홀(V)과, 기판의 추가 적층 이전의 적층된 기판에 형성되었던 IVH(I, Inner Via Hole)를 가진다.

이상 설명한 바와 같이, 본 발명의 일 실시예는 다층기판 제조 과정에서 미리 통전 테스트를 수행하며, 이는 기판의 적층 과정마다 수행될 수도 있음은 물론이다. 즉 기판과 기판 간의 적층 시, 또는 다층기판 및 다층기판 간의 적층 시마다 본 테스트를 수행하여 불필요한 추가 공정을 생략할 수 있게 된다. 따라서 수율이 향상됨은 물론 불필요한 추가 공정에 의해 불필요한 비용이 소요되는 것을 방지하여 수익성을 증가시킬 수 있게 된다.

그리고 최종 적층이 완료된 다층기판은 상기의 테스트를 수행 후 불량 여부를 판단하고, 양품으로 확인된 다층기판은 이후 다층기판의 표면에 회로 패턴을 형성한 뒤, PSR, 표면처리, 치수가공 및 최종검사 등과 같은 공정을 통해 제조 완료될 수 있다.

도 10은 본 발명의 다른 실시예에 따른 다층기판 제조방법에 있어서, 복수의 BGA홀(B₁, B₂) 중 서로 통전이 이루어져야 하는 BGA홀(B₂) 간의 사이 영역을 제외한 나머지 부분의 각 BGA(B₁, B₂)홀 둘레를 따라 도전성 코팅(310)을 가로 및 세로 방향으로 식각한 모습을 나타낸 평면도이다.

도 10에 도시된 바와 같이, BGA홀(B₁, B₂) 중에는 서로 통전이 이루어져야 하는 BGA홀(B₂)이 존재하는 경우가 있을 수 있다. 이와 같은 경우, 서로 통전이 이루어져야 하는 BGA홀(B₂) 간의 사이 영역을 제외한 나머지 부분의 둘레를 식각하는 방법이 사용될 수 있다.

그리고 이후 테스트를 수행하여 통전 상태에 따른 불량 여부를 판정할 수 있으며, 이하의 과정은 테스트 결과에 따라 전술한 일 실시예에서 설명한 추가 공정들이 수행될 수 있을 것이다.

이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.

10: 기판 원자재 15: 회로
100, 200: 기판 150: 절연층
300: 다층기판 310: 도전성 코팅
H: 관통홀 B: BGA홀

Claims (8)

1. 복수의 기판을 적층하는 단계;
   상기 적층된 기판의 설정된 위치에 상하 방향의 관통홀을 하나 이상 형성하는 단계;
   상기 적층된 기판의 표면 및 상기 관통홀 내면에 도전성 코팅을 형성하는 단계;
   상기 적층된 기판의 표면 중 상기 관통홀 둘레의 도전성 코팅을 식각하는 단계;
   상기 관통홀을 통해, 상기 적층된 기판의 각 층간과, 각 관통홀 간의 통전 테스트를 수행하는 단계; 및
   상기 통전 테스트를 수행한 적층된 기판에 회로 패턴을 형성하는 단계;
   를 포함하는 다층기판제조방법.
2. 제1항에 있어서,
   상기 관통홀은 BGA가 구비된 실장용 부품의 솔더에 대응되는 복수의 BGA홀을 포함하는 다층기판제조방법.
3. 제2항에 있어서,
   상기 도전성 코팅을 식각하는 단계는,
   상기 각 BGA홀의 둘레를 따라 도전성 코팅을 가로 및 세로 방향으로 식각하는 것으로 하는 다층기판제조방법.
4. 제3항에 있어서,
   상기 도전성 코팅을 식각하는 단계는,
   상기 복수의 BGA홀 중 서로 통전이 이루어져야 하는 BGA홀 간의 사이 영역은 식각을 생략하는 것으로 하는 다층기판제조방법.
5. 삭제
6. 제1항에 있어서,
   상기 회로 패턴을 형성하는 단계 이후에는,
   상기 적층된 기판에 타 기판을 적층시키는 단계가 더 포함되는 다층기판제조방법.
7. 삭제
8. 삭제

Images