KR101320451B1 - 인쇄회로기판의 ｐｔｈ 도금방법 - Google Patents

Abstract

본 발명은 CU층, PI층 및 CU층 순으로 적층되는 인쇄회로기판의 일면에 UV LASER를 조사하여 홀을 가공하는 제1 공정(S10)과, 상기 제1공정에서 준비된 기판에 에칭을 하여 CU층을 제거하는 제2공정(S20)과, PI층의 상하부면 및 홀 내부에 도금 전처리를 하는 제3공정(S30)과, 제3공정을 거친 기판의 상하부 및 홀의 내부에 동도금처리를 하는 제4공정(S40)을 포함하는 것으로서,
CU층을 제거하고 동도금을 진행하면서 전기적 통전과 PI층 상하부면에 도금이 되면서 도금의 두께가 최소화되므롤 FINE PATTERN 형성에 유리하며 슬림화하 가능한 효과를 지닌 인쇄회로기판의 PTH 도금방법에 관한 것이다.

Description

인쇄회로기판의 ＰＴＨ 도금방법{The PTH plating method of printed circuit boards}

본 발명은 인쇄회로기판의 PTH 도금방법에 관한 것으로서, 더욱 상세하게는 기판의 홀을 10~20um으로 가공한 뒤 PHT FILL 도금 방법으로 진행하므로 홀터짐 방지 및 도금의 두께를 최소화하여 FINE PATTERN이 형성될 수 있도록 하는 인쇄회로기판의 PTH 도금방법에 관한 것이다.

현재 반도체의 급속한 발전 및 고 사양의 스마트폰 증가로 사양이 고밀도화 되어지고, 스마트폰 두께가 얇아지고 굴곡성을 필요로 함으로서 연성회로기판 제작에 많은 기술을 투자하고 있다.

도 1은 종래의 연성인쇄회로의 제조방법의 흐름을 도시한 공정도이다.

도 1에 도시된 바와 같이, 기계적 드릴 가공 또는 Laser를 이용하여 홀을 가공하게 되는데, 가공된 홀의 사이즈는 대략 50~200um으로 가공을 한 후, 홀의 내벽에 화학적 전처리를 한 다음 동도금을 통하여 전기적 연결을 해주고 있다.

그러나 상기의 방법은 PTH 내벽에 신뢰성 확보 및 홀 터짐 등의 불량이 나타날 수 있고, PTH 가공 시 기계적 또는 Laser를 통하여 가공할 수 있지만 기계적 드릴 가공 방법은 hole size가 커야 하고 Laser 작업 시에는 hole size가 크면 클 수록 가공 시간이 오래 걸려 COST 상승과 생산성 저하의 요인이 되었다.

상기와 같이 hole size가 클 경우에는 RTR 진행이 힘들어 지고 홀 터짐 불량 발생을 방지하기 위해 pad size를 크게 설정해야 하지만 다른 영역과 겹침 발생 및 공차 확보 문제로 설계에 많은 어려움이 발생하였다.

현재 PTH fill 도금 방법으로 나와 있는 방식들은 일반적인 공정 진행 방식이 아니고 공정 추가가 필요로 하고 전용 설비 및 약품이 필요로 함에 따라 비용 상승이 크고 작업성도 일반 도금 방식보다 느려 생산성 저하가 발생되는 문제점이 있었다.

대한민국 특허청 등록특허공보 제10-1009729호

본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 Laser를 이용하여 홀을 가공할 경우 홀의 사이즈를 10~20um으로 가공을 하고 에칭작업을 하여 기판의 양면에 형성된 cu층을 제거함으로서 도금의 두께를 최소화할 수 있도록 하는 인쇄회로기판의 PTH 도금방법을 제공하는 것이다.

또한, 본 발명은 가공된 홀의 내부에 동도금을 가득 채우게 되므로 추후 패턴 형성이 유리하며 void 불량이 방지되므로 신뢰성 확보가 가능한 인쇄회로기판의 PTH 도금방법을 제공하는 것이다.

본 발명은 앞서 본 목적을 달성하기 위하여 다음과 같은 구성을 가진 실시예에 의해 구현된다.

본 발명은 CU층, PI층 및 CU층 순으로 적층되는 인쇄회로기판의 일면에 UV LASER를 조사하여 홀을 가공하는 제1 공정(S10)과, 상기 제1공정에서 준비된 기판에 에칭을 하여 CU층을 제거하는 제2공정(S20)과, PI층의 상하부면 및 홀 내부에 도금 전처리를 하는 제3공정(S30)과, 제3공정을 거친 기판의 상하부 및 홀의 내부에 동도금처리를 하는 제4공정(S40)을 포함하는 것을 특징으로 한다.

상기에서 홀을 가공하는 제1 공정(S10)은 UV LASER를 shot 방식으로 빔이 움직이지 않게 설정한 다음 홀의 사이즈가 10~20um으로 가공될 수 있도록 하는 것을 특징으로 한다.

상기에서 동도금처리를 하는 제4공정(S40)은 상기 제3공정을 거쳐 도금 전처리를 한 상측에 동도금을 하는 공정으로서, 홀 내부에 동도금이 가득 채워질 수 있도록 하는 것을 특징으로 한다.

상기에서 인쇄회로기판의 PTH 도금방법은 CU층이 제거된 상태에서 도금 전처리 및 동도금 처리가 진행되므로 도금의 두께를 최소화할 수 있도록 하는 것을 특징으로 한다.

상술한 바와 같이 본 발명에 따른 인쇄회로기판의 PTH 도금방법은 가공되는 홀의 사이즈가 10~20um으로 가공되므로 UV Laser를 이용한 홀 가공시간이 단축되고 고가의 설비 및 양품 투자없이 진행이 가능하므로 비용절감 효과를 지닌다.

또한, 종래에는 홀 터짐을 방지하기 위하여 PTH 사이즈에 대비하여 PAD의 사이즈를 확대 진행으로 설계시 공차 확보 및 밀집 설계가 힘들었으나 홀의 사이즈를 작게 함으로서 홀터짐 현상을 방지하였고 패턴 작업에 제약이 없어 설계의 자유화가 가능한 효과를 도모할 수 있다.

또한, CU층을 제거하고 동도금을 진행하면서 전기적 통전과 PI층 상하부면에 도금이 되면서 도금의 두께가 최소화되므롤 FINE PATTERN 형성에 유리하며 슬림화하 가능한 효과를 지닌다.

도 1은 종래의 연성인쇄회로기판의 도금방법에 관한 개략적인 흐름도,
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 PTH 도금방법에 대한 개략적인 흐름도
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 PTH 도금방법에 대한 개략적인 흐름도

이하에서는 본 발명에 따른 인쇄회로기판의 PTH 도금방법을 첨부된 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 PTH 도금방법에 대한 개략적인 구성도이고, 도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 PTH 도금방법에 대한 개략적인 흐름도이다.

본 발명의 일실시예에 따른 인쇄회로기판의 PTH 도금방법은 CU층, PI층 및 CU층 순으로 적층되는 인쇄회로기판의 일면에 UV LASER를 조사하여 홀을 가공하는 제1 공정(S10)과, 상기 제1공정에서 준비된 기판에 에칭을 하여 CU층을 제거하는 제2공정(S20)과, PI층의 상하부면 및 홀 내부에 도금 전처리를 하는 제3공정(S30)과, 제3공정을 거친 기판의 상하부 및 홀의 내부에 동도금처리를 하는 제4공정(S40)을 포함한다.

상기 홀을 가공하는 제1 공정(S10)은 CU층, PI층 및 CU층 순으로 적층되는 인쇄회로기판의 일면에 UV LASER를 조사하여 홀을 가공하는 공정으로서, UV LASER의 빔이 움직이지 않고 빔 size 그대로 가공을 하여 최소 size로 가공을 진행한다.

일반적으로 UV laser Hole 가공 시에는 CIRCLE, SPIRAL 방법으로 빔 size 15~30um이 움직이면서 가공을 진행하게 되는데, 원하는 모양을 만들기 위하여 레이저를 원형(달팽이) 모양처럼 돌려가면서 홀 가공하는 반면, 본원발명은 가공 시 shot 방식으로 빔이 움직이지 않게 설정한 다음 홀의 사이즈가 10~20um으로 가공한다.

상기 CU층을 제거하는 제2공정(S20)은 상기 제1 공정에서 홀이 가공된 기판의 상하부에 위치한 CU층을 제거하는 공정단계로서, 에칭액을 도포하여 순수하게 CU층만을 제거하기 위한 것으로 별도의 노광 현상 박리 공정을 거치지 않도록 한다.

상기 도금 전처리를 하는 제3공정(S30)은 홀이 가공된 기판에 도금 전처리를 하여 도전성 피막을 형성하는 단계로서, 홀의 내벽 뿐만 아니라 PI층의 상하부면에도 도금처리를 한다.

상기 동도금처리를 하는 제4공정(S40)은 상기 제3공정을 거쳐 도금 전처리를 한 상측에 동도금을 하는 공정으로서, 도전성 피막의 상부에 동도금을 하되 도 3에 도시된 바와 같이 홀내부에 동도금이 가득 채워질 수 있도록 한다.

따라서, CU층이 제거된 상태에서 도금 전처리 및 동도금 처리가 진행되므로 도금의 두께를 최소화함으로서 Fine pattern이 가능하며, 홀 터짐 발생이 미연에 방지되므로 pattern 작업에 제약이 없고 수율이 향상되는 효과를 도모할 수 있도록 한다.

이상에서, 출원인은 본 발명의 다양한 실시예들을 설명하였지만, 이와 같은 실시예들은 본 발명의 기술적 사상을 구현하는 일 실시예일 뿐이며, 본 발명의 기술적 사상을 구현하는 한 어떠한 변경예 또는 수정예도 본 발명의 범위에 속하는 것으로 해석되어야 한다.

S10 : 홀을 가공하는 제1 공정
S20 : CU층을 제거하는 제2공정
S30 : 도금 전처리를 하는 제3공정
S40 : 동도금처리를 하는 제4공정

Claims (4)

1. CU층, PI층 및 CU층 순으로 적층되는 인쇄회로기판의 일면에 UV LASER를 조사하여 홀을 가공하는 제1 공정(S10)과, 상기 제1공정에서 준비된 기판에 에칭을 하여 CU층을 제거하는 제2공정(S20)과, PI층의 상하부면 및 홀 내부에 도금 전처리를 하는 제3공정(S30)과, 제3공정을 거친 기판의 상하부 및 홀의 내부에 동도금처리를 하는 제4공정(S40)을 포함하며,
   상기 홀을 가공하는 제1 공정(S10)은 UV LASER를 shot 방식으로 빔이 움직이지 않게 설정한 다음 홀의 사이즈가 10~20um으로 가공될 수 있도록 하고,
   상기 동도금처리를 하는 제4공정(S40)은 상기 제3공정을 거쳐 도금 전처리를 한 상측에 동도금을 하는 공정으로서, 홀 내부에 동도금이 가득 채워질 수 있도록 하는 것을 특징으로 하는 인쇄회로기판의 PTH 도금방법.
2. 삭제
3. 삭제
4. 삭제

Images