JPH07212016A - プリント基板及び電子部品の接合方法 - Google Patents
プリント基板及び電子部品の接合方法Info
- Publication number
- JPH07212016A JPH07212016A JP346994A JP346994A JPH07212016A JP H07212016 A JPH07212016 A JP H07212016A JP 346994 A JP346994 A JP 346994A JP 346994 A JP346994 A JP 346994A JP H07212016 A JPH07212016 A JP H07212016A
- Authority
- JP
- Japan
- Prior art keywords
- land
- hole
- solder bumps
- solder
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 半田バンプの接合率を向上し、接合状態の外
観検査を可能とする。 【構成】 基板本体５と、この基板本体５の表面に形成
され、かつ半田バンプ２，３に接合されるべきランド６
とを備え、このランド６と基板本体５を貫通するスルー
ホール７を設けた。
観検査を可能とする。 【構成】 基板本体５と、この基板本体５の表面に形成
され、かつ半田バンプ２，３に接合されるべきランド６
とを備え、このランド６と基板本体５を貫通するスルー
ホール７を設けた。
Description
【０００１】
【産業上の利用分野】本発明は、半田バンプが接合され
るランドを備えたプリント基板及び電子部品の接合方法
に関するものである。
るランドを備えたプリント基板及び電子部品の接合方法
に関するものである。
【０００２】
【従来の技術】近年フリップチップやボールグリッドア
レイなど多数の半田バンプを有する電子部品が広く用い
られるようになってきている。図６（ａ）〜（ｃ）はこ
のような電子部品が従来のプリント基板に搭載される状
態を示す接合工程説明図である。図６中、１は電子部
品、２，３は電子部品１の下面に多数設けられる半田バ
ンプ、４は電子部品１を吸着するノズルである。また、
５は従来のプリント基板の基板本体、６は基板本体５の
表面に形成された銅はくなどからなるランドである。
レイなど多数の半田バンプを有する電子部品が広く用い
られるようになってきている。図６（ａ）〜（ｃ）はこ
のような電子部品が従来のプリント基板に搭載される状
態を示す接合工程説明図である。図６中、１は電子部
品、２，３は電子部品１の下面に多数設けられる半田バ
ンプ、４は電子部品１を吸着するノズルである。また、
５は従来のプリント基板の基板本体、６は基板本体５の
表面に形成された銅はくなどからなるランドである。
【０００３】
【発明が解決しようとする課題】ところで図６（ａ）に
示すように、半田バンプ２，３には、サイズのばらつき
を生じていることがある。したがって、図６（ｂ）に示
すように、電子部品１を基板本体５上に搭載すると、大
きな半田バンプ２はランド６に着地しているが、小さな
半田バンプ３は隙間ｔだけランド６から浮いている。そ
して図６（ｂ）に示す状態のまま、半田バンプ２，３と
ランド６を接合するため図示していないリフロー炉など
の加熱手段により半田バンプ２，３を溶融しその後冷却
すると、図６（ｃ）に示すように、大きな半田バンプ２
はランド６と接合されるが、小さな半田バンプ３はラン
ド６と接合しない。このように従来のプリント基板で
は、半田バンプ２，３のサイズのばらつきにより接合率
が低下するという問題点を有していた。また、半田バン
プ２，３は電子部品１の搭載後において、電子部品１と
基板本体５の間に挟まれてしまい、図６（ｃ）で示すよ
うな接合不良があるかどうか外観検査で判定することが
極めて困難であるという問題点も有していた。ちなみ
に、接合不良の検査のためＸ線照射装置を応用する技術
が知られているが、大がかりな検査設備を要すると共に
安全性の面で好ましくない。
示すように、半田バンプ２，３には、サイズのばらつき
を生じていることがある。したがって、図６（ｂ）に示
すように、電子部品１を基板本体５上に搭載すると、大
きな半田バンプ２はランド６に着地しているが、小さな
半田バンプ３は隙間ｔだけランド６から浮いている。そ
して図６（ｂ）に示す状態のまま、半田バンプ２，３と
ランド６を接合するため図示していないリフロー炉など
の加熱手段により半田バンプ２，３を溶融しその後冷却
すると、図６（ｃ）に示すように、大きな半田バンプ２
はランド６と接合されるが、小さな半田バンプ３はラン
ド６と接合しない。このように従来のプリント基板で
は、半田バンプ２，３のサイズのばらつきにより接合率
が低下するという問題点を有していた。また、半田バン
プ２，３は電子部品１の搭載後において、電子部品１と
基板本体５の間に挟まれてしまい、図６（ｃ）で示すよ
うな接合不良があるかどうか外観検査で判定することが
極めて困難であるという問題点も有していた。ちなみ
に、接合不良の検査のためＸ線照射装置を応用する技術
が知られているが、大がかりな検査設備を要すると共に
安全性の面で好ましくない。
【０００４】そこで本発明は、半田バンプのサイズのば
らつきがあっても良好な接合率を得ることができ、しか
も外観検査で接合状態の検査を行い得るプリント基板及
び電子部品の接合方法を提供することを目的とする。
らつきがあっても良好な接合率を得ることができ、しか
も外観検査で接合状態の検査を行い得るプリント基板及
び電子部品の接合方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明のプリント基板
は、基板本体と、この基板本体の表面に形成され、かつ
半田バンプに接合されるべきランドとを備え、このラン
ドと基板本体を貫通するスルーホールが設けられてい
る。
は、基板本体と、この基板本体の表面に形成され、かつ
半田バンプに接合されるべきランドとを備え、このラン
ドと基板本体を貫通するスルーホールが設けられてい
る。
【０００６】
【作用】上記構成により、半田バンプが溶融する際、溶
融した半田の一部がスルーホール内に流れ込み、その結
果電子部品が若干下方へ沈み込む。ここでサイズが大き
な半田バンプでは流れ込む半田の量が多く、小さな半田
バンプでは流れ込む量が少なくなる。即ちスルーホール
内に流れ込む半田の量の大小により半田バンプのサイズ
のばらつきが吸収され実質的に均一化され、接合率を良
好にすることができる。また接合後、作業者が基板本体
の裏面側からスルーホール内に半田が流れ込んでいるか
否か観察することにより、外観検査による接合状態の検
査を行うことができる。
融した半田の一部がスルーホール内に流れ込み、その結
果電子部品が若干下方へ沈み込む。ここでサイズが大き
な半田バンプでは流れ込む半田の量が多く、小さな半田
バンプでは流れ込む量が少なくなる。即ちスルーホール
内に流れ込む半田の量の大小により半田バンプのサイズ
のばらつきが吸収され実質的に均一化され、接合率を良
好にすることができる。また接合後、作業者が基板本体
の裏面側からスルーホール内に半田が流れ込んでいるか
否か観察することにより、外観検査による接合状態の検
査を行うことができる。
【０００７】
【実施例】次に図面を参照しながら本発明の実施例を説
明する。図１は、本発明の一実施例におけるプリント基
板と電子部品を示す斜視図である。なお従来の構成を示
す図６と同様の構成要素については同一符号を付すこと
により説明を省略する。本発明のプリント基板では、ラ
ンド６とガラスエポキシなどの基板本体５とを貫通する
スルーホール７が設けられている。図２は本発明の一実
施例におけるプリント基板のスルーホール付近の拡大断
面図であり、スルーホール７の直径は、好ましくは０．
３ｍｍ以上とする。
明する。図１は、本発明の一実施例におけるプリント基
板と電子部品を示す斜視図である。なお従来の構成を示
す図６と同様の構成要素については同一符号を付すこと
により説明を省略する。本発明のプリント基板では、ラ
ンド６とガラスエポキシなどの基板本体５とを貫通する
スルーホール７が設けられている。図２は本発明の一実
施例におけるプリント基板のスルーホール付近の拡大断
面図であり、スルーホール７の直径は、好ましくは０．
３ｍｍ以上とする。
【０００８】次に図３を参照しながら、本実施例のプリ
ント基板の製造工程を説明する。まず図３（ａ）に示す
ように、基板本体５の表裏両面に、約１８μｍ程度の銅
はくＡを形成する。次に図３（ｂ）のように、将来スル
ーホール７を形成する位置に透孔Ｂをあける。次に図３
（ｃ）に示すように、まず無電解メッキ法により透孔Ｂ
内に銅はくＡを形成した後、電解メッキ法により厚さ約
３５μｍ程度となるまで銅はくＡの厚さを増やす。次に
図３（ｄ）で示すように将来ランド６又は回路パターン
として残すべき領域の銅はくＡを保護するレジストＲを
設けると共に、透孔Ｂの下部にもレジストＲを設け、そ
の後エッチング法によりレジストＲ以外の銅はくＡを除
去し、レジストＲを取り除いて図２に示すプリント基板
を得るものである。
ント基板の製造工程を説明する。まず図３（ａ）に示す
ように、基板本体５の表裏両面に、約１８μｍ程度の銅
はくＡを形成する。次に図３（ｂ）のように、将来スル
ーホール７を形成する位置に透孔Ｂをあける。次に図３
（ｃ）に示すように、まず無電解メッキ法により透孔Ｂ
内に銅はくＡを形成した後、電解メッキ法により厚さ約
３５μｍ程度となるまで銅はくＡの厚さを増やす。次に
図３（ｄ）で示すように将来ランド６又は回路パターン
として残すべき領域の銅はくＡを保護するレジストＲを
設けると共に、透孔Ｂの下部にもレジストＲを設け、そ
の後エッチング法によりレジストＲ以外の銅はくＡを除
去し、レジストＲを取り除いて図２に示すプリント基板
を得るものである。
【０００９】次に図４を参照しながら、図６と同様にサ
イズのばらつきがある半田バンプ２，３を備えた電子部
品１が本実施例のプリント基板に接合される過程を説明
する。まず電子部品１が基板本体５上に搭載された状態
では、大きな半田バンプ２はランド６に着地しているが
小さな半田バンプ３はランド６から浮いている。次にリ
フロー炉などにより半田バンプ２，３が加熱され溶融す
ると、大きな半田バンプ２はヌレてランド６に密着する
と共にその一部がスルーホール７内に流れ込む。この流
れ込みによりランド６よりも上方にある半田の量が減少
するので、必然的に電子部品１は矢印Ｎで示すようにや
や下方へ下降する。そのうち小さな半田バンプ３がラン
ド６に接するようになり、小さな半田バンプ３の一部も
スルーホール７に少量流れ込むようになる。そして溶融
が完了すると、図４（ｃ）に示すように、大きな半田バ
ンプ２の半田はより多くスルーホール７内に流れ込み、
小さな半田バンプ３の半田はより少なく流れ込む。この
流れ込む量の大小によって半田バンプ２，３のサイズの
ばらつきが吸収され半田バンプ２，３はいずれもランド
６にしっかり接合し、接合率が良好となる。
イズのばらつきがある半田バンプ２，３を備えた電子部
品１が本実施例のプリント基板に接合される過程を説明
する。まず電子部品１が基板本体５上に搭載された状態
では、大きな半田バンプ２はランド６に着地しているが
小さな半田バンプ３はランド６から浮いている。次にリ
フロー炉などにより半田バンプ２，３が加熱され溶融す
ると、大きな半田バンプ２はヌレてランド６に密着する
と共にその一部がスルーホール７内に流れ込む。この流
れ込みによりランド６よりも上方にある半田の量が減少
するので、必然的に電子部品１は矢印Ｎで示すようにや
や下方へ下降する。そのうち小さな半田バンプ３がラン
ド６に接するようになり、小さな半田バンプ３の一部も
スルーホール７に少量流れ込むようになる。そして溶融
が完了すると、図４（ｃ）に示すように、大きな半田バ
ンプ２の半田はより多くスルーホール７内に流れ込み、
小さな半田バンプ３の半田はより少なく流れ込む。この
流れ込む量の大小によって半田バンプ２，３のサイズの
ばらつきが吸収され半田バンプ２，３はいずれもランド
６にしっかり接合し、接合率が良好となる。
【００１０】図５は本発明の一実施例におけるプリント
基板の底面図である。図５中斜線で示すように、スルー
ホール７内に半田バンプ２，３の一部が流れ込むと、こ
れを基板本体５の裏面から観察することにより接合が成
功していることを確認できる。またＰ部で示すように、
スルーホール７内に半田が見えなければ、その箇所は接
合不良であることが判明する。このような検査は、目視
あるいはカメラを備えた外観検査装置により容易に行う
ことができる。なお、スルーホール７の内面にはいわゆ
るはんだくわれ（はんだが金属内部に溶け込んで金属が
変色する現象）を生じやすい金メッキを施せば一層明瞭
に接合の良否を外観検査により判定でき好適である。
基板の底面図である。図５中斜線で示すように、スルー
ホール７内に半田バンプ２，３の一部が流れ込むと、こ
れを基板本体５の裏面から観察することにより接合が成
功していることを確認できる。またＰ部で示すように、
スルーホール７内に半田が見えなければ、その箇所は接
合不良であることが判明する。このような検査は、目視
あるいはカメラを備えた外観検査装置により容易に行う
ことができる。なお、スルーホール７の内面にはいわゆ
るはんだくわれ（はんだが金属内部に溶け込んで金属が
変色する現象）を生じやすい金メッキを施せば一層明瞭
に接合の良否を外観検査により判定でき好適である。
【００１１】
【発明の効果】本発明のプリント基板は、基板本体と、
この基板本体の表面に形成され、かつ半田バンプに接合
されるべきランドとを備え、このランドと基板本体を貫
通するスルーホールが設けられているので、半田バンプ
のサイズのばらつきを吸収して接合率を向上することが
できる。また、基板本体の裏面からスルーホールの外観
を検査することにより接合良否の判定を簡単に行うこと
ができる。
この基板本体の表面に形成され、かつ半田バンプに接合
されるべきランドとを備え、このランドと基板本体を貫
通するスルーホールが設けられているので、半田バンプ
のサイズのばらつきを吸収して接合率を向上することが
できる。また、基板本体の裏面からスルーホールの外観
を検査することにより接合良否の判定を簡単に行うこと
ができる。
【図１】本発明の一実施例におけるプリント基板と電子
部品を示す斜視図
部品を示す斜視図
【図２】本発明の一実施例におけるプリント基板のスル
ーホール付近の拡大断面図
ーホール付近の拡大断面図
【図３】（ａ）は本発明の一実施例におけるプリント基
板の製造工程説明図 （ｂ）は本発明の一実施例におけるプリント基板の製造
工程説明図 （ｃ）は本発明の一実施例におけるプリント基板の製造
工程説明図 （ｄ）は本発明の一実施例におけるプリント基板の製造
工程説明図 （ｅ）は本発明の一実施例におけるプリント基板の製造
工程説明図
板の製造工程説明図 （ｂ）は本発明の一実施例におけるプリント基板の製造
工程説明図 （ｃ）は本発明の一実施例におけるプリント基板の製造
工程説明図 （ｄ）は本発明の一実施例におけるプリント基板の製造
工程説明図 （ｅ）は本発明の一実施例におけるプリント基板の製造
工程説明図
【図４】（ａ）は本発明の一実施例におけるプリント基
板による接合工程説明図 （ｂ）は本発明の一実施例におけるプリント基板による
接合工程説明図 （ｃ）は本発明の一実施例におけるプリント基板による
接合工程説明図
板による接合工程説明図 （ｂ）は本発明の一実施例におけるプリント基板による
接合工程説明図 （ｃ）は本発明の一実施例におけるプリント基板による
接合工程説明図
【図５】本発明の一実施例におけるプリント基板の底面
図
図
【図６】（ａ）は従来のプリント基板による接合工程説
明図 （ｂ）は従来のプリント基板による接合工程説明図 （ｃ）は従来のプリント基板による接合工程説明図
明図 （ｂ）は従来のプリント基板による接合工程説明図 （ｃ）は従来のプリント基板による接合工程説明図
２，３ 半田バンプ ５ 基板本体 ６ ランド ７ スルーホール
Claims (3)
- 【請求項１】基板本体と、この基板本体の表面に形成さ
れ、かつ半田バンプに接合されるべきランドとを備え、
このランドと前記基板本体を貫通するスルーホールを設
けたことを特徴とするプリント基板。 - 【請求項２】前記スルーホールの内側には、金属メッキ
が施されていることを特徴とする請求項１記載のプリン
ト基板。 - 【請求項３】半田バンプを有する電子部品をプリント基
板へ接合する電子部品の接合方法であって、 前記半田バンプをプリント基板の基板本体の表面に形成
され、かつ中央部にスルーホールが設けられたランド上
に搭載して半田付けするステップと、前記基板本体の裏
面から前記スルーホールの外観検査を行なうステップと
を含むことを特徴とする電子部品の接合方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6003469A JP2842201B2 (ja) | 1994-01-18 | 1994-01-18 | プリント基板及び電子部品の接合方法 |
| US08/457,805 US5489750A (en) | 1993-03-11 | 1995-06-01 | Method of mounting an electronic part with bumps on a circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6003469A JP2842201B2 (ja) | 1994-01-18 | 1994-01-18 | プリント基板及び電子部品の接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212016A true JPH07212016A (ja) | 1995-08-11 |
| JP2842201B2 JP2842201B2 (ja) | 1998-12-24 |
Family
ID=11558195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6003469A Expired - Fee Related JP2842201B2 (ja) | 1993-03-11 | 1994-01-18 | プリント基板及び電子部品の接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842201B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101492192B1 (ko) * | 2013-10-07 | 2015-02-10 | (주)에이티씨 | 다층기판 및 이의 제조방법 |
-
1994
- 1994-01-18 JP JP6003469A patent/JP2842201B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101492192B1 (ko) * | 2013-10-07 | 2015-02-10 | (주)에이티씨 | 다층기판 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2842201B2 (ja) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6081044B2 (ja) | パッケージ基板ユニットの製造方法 | |
| US5570505A (en) | Method of manufacturing a circuit module | |
| US6514845B1 (en) | Solder ball contact and method | |
| JP2009158593A (ja) | バンプ構造およびその製造方法 | |
| JPH0335590A (ja) | 部品の半田付け方法とその装置 | |
| KR940004770A (ko) | 분리가능한 금속 결합 방법 | |
| US5337219A (en) | Electronic package | |
| US6179198B1 (en) | Method of soldering bumped work by partially penetrating the oxide film covering the solder bumps | |
| JP2002064265A (ja) | Ｂｇａ実装方法 | |
| WO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JP2842201B2 (ja) | プリント基板及び電子部品の接合方法 | |
| JPH03145791A (ja) | プリント配線板 | |
| JP2009130038A (ja) | 配線基板の製造方法 | |
| JPH11121648A (ja) | 電子部品実装体およびこれを構成する基板 | |
| JPS63273398A (ja) | プリント基板のリフロ−はんだ付け方法 | |
| JP2011258749A (ja) | 電子部品の実装方法、電子部品の取り外し方法及び配線板 | |
| US20050085007A1 (en) | Joining material stencil and method of use | |
| TWI550738B (zh) | 表面安裝積體電路組件 | |
| JP3635882B2 (ja) | 電子部品実装基板 | |
| JP2009123757A (ja) | 配線基板およびその製造方法 | |
| JP2913912B2 (ja) | 回路断線の修理方法 | |
| JP3942596B2 (ja) | 半導体装置の実装方法及び半導体装置のリペア方法 | |
| JP2003004794A (ja) | 電子部品、回路基板及び電子部品と回路基板のはんだ付け接合の検査方法 | |
| JP3132713B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |