CN1791300B - 多层电路板及其制造方法 - Google Patents

多层电路板及其制造方法 Download PDF

Info

Publication number
CN1791300B
CN1791300B CN2005101301562A CN200510130156A CN1791300B CN 1791300 B CN1791300 B CN 1791300B CN 2005101301562 A CN2005101301562 A CN 2005101301562A CN 200510130156 A CN200510130156 A CN 200510130156A CN 1791300 B CN1791300 B CN 1791300B
Authority
CN
China
Prior art keywords
hole
conductive layer
circuit board
multilayer circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005101301562A
Other languages
English (en)
Other versions
CN1791300A (zh
Inventor
金谷保彦
入江明
长沢胜浩
结城彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Mechanics Ltd
Original Assignee
Hitachi Via Mechanics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Via Mechanics Ltd filed Critical Hitachi Via Mechanics Ltd
Publication of CN1791300A publication Critical patent/CN1791300A/zh
Application granted granted Critical
Publication of CN1791300B publication Critical patent/CN1791300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/092Exposing inner circuit layers or metal planes at the walls of high aspect ratio holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0242Cutting around hole, e.g. for disconnecting land or Plated Through-Hole [PTH] or for partly removing a PTH
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/163Monitoring a manufacturing process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种多层电路板及其制造方法,其使得能够适当地安装电子部件并且不会妨碍所述电子部件的性能。要安装在多层电路板的表面上的电子部件的电源端子(引脚)插入到被镀通孔中以与第一导电层连接。检测部提供在第一导电层的背部的第二导电层上,所述检测部具有与所述通孔同轴地形成并且直径大于所述通孔的直径的检测孔。一具有大直径的孔从所述背部沿着所述通孔借助于工具、同时在第二导电层和所述工具之间施加电压而形成。所述孔的深度基于使所述工具与检测孔电导通而设置。通孔的不必要的镀层可以通过大孔去除。

Description

多层电路板及其制造方法 
技术领域
本发明涉及一种多层电路板,其通过将由导电层和绝缘层组成的多个基板叠加为一体而形成,并且涉及该多层电路板的制造方法。 
背景技术
常规情况下,为了钻一通过多层电路板的孔,已经存在一种检测要被机加工的点的表面高度以及基于该检测高度将该孔钻到指定深度的技术,如在日本专利公开号2001-341052中所公开的。其提高了要被机加工的孔的深度的精度。但是,由于多层电路板的厚度的变化,通过此方法不总是有可能稳定地形成用于连接上和下导电层的盲孔。 
随后,已经提供了一种预先在每个层压的导电层中提供测量区域、在钻孔之前暴露每个测量区域、以及在确认高度方向上工具的位置时钻孔的技术,如在日本专利公开号2004-63771中所公开的。其允许用于连接上和下导电层的盲孔被稳定地形成。 
顺便而言,电子部件如IC封装的电源端子(电源引脚),例如一引脚,在将该IC封装安装在多层电路板上时与所需导电层连接如下。即,达到所需导电层的孔是从多层基板的表面钻的并且镀被执行以在该孔的内面上形成镀层。随后,电源端子(引脚)或者类似物被插入该孔并且焊接被执行从而以所述镀孔为媒介将电源端子(引脚)与所需导电层电连接。 
图4是常规多层电路板的截面图。 
图中所示的多层电路板1形成如下。即,多层电路板1是通过顺序地层压由彼此组合的导电层2a和绝缘层2b组成的第三基板2,由彼此组合的导电层3a和3c和绝缘层3b组成的第二基板3,由彼此组合的导电层4a和绝缘层4b组成的第一基板4,以及由彼此组合的导 电层5a和绝缘层5b组成的表面基板5,借助于粘合剂以及通过热处理将它们彼此组合而形成的。这里,尽管电路图案形成在导电层3a,3c和4a即内部层压层上,存在电路图案被形成以及没有电路图案被形成在表面导电层5a和背部导电层2a上的情况。在第二基板3的情况中,导电层3a以通过镀而形成在连接孔6上的镀层7为媒介与导电层3c’电连接。 
接下来,用于将电子部件的电源端子,如引脚与所需导电层(图4情形中的第一导电层4a)连接的孔8是从用于安装电子部件如IC封装的侧(下文中称为表面侧)来钻的。另外,如果有必要,钻一用于将表面导电层5a和/或背部导电层2a与内导电层3a和3c连接的连接孔。 
随后,紧接着在电路图案形成在表面侧的导电层5a以及与表面侧相对的背侧的导电层2a上时,或者在没有电路图案形成在导电层5a和2a上时通过蚀刻来形成电路图案之后,通过对电源馈送连接孔(图4中未示)的内部进行镀来形成镀层9,所述电源馈送连接孔将表面导电层5a和/或背部导电层2a与内导电层3a和3c连接。 
尽管所述镀在正常情况下是在足够的控制下进行的,存在孔8底部处的镀层9的厚度变得太厚、或者孔8底部处的镀层9的直径与入口侧的相比变小的情况,如图中所示。当这样形成镀层9时,存在电源端子的边缘不能插入所需深度并且电子部件出现在多层电路板1的表面之上的情况。如果电子部件出现在多层电路板的表面之上,则电源端子(引脚)容易由于震动等被损坏,从而降低其可靠性。另外,出现这样的问题,即如果作为结合电子部件的产品的多层电路板的外部尺度变大,其可能不被存储在使用该多层电路板的电子设备内。 
在此情形中,可以设想通过形成孔8作为通孔而避免镀层厚度的分散或者局部增加。但是如果此通孔接近于背侧的电路图案而形成,存在这样的情形,即电子部件由于噪声而导致误操作,所述噪声是由 它们之一者对另一者导致的电磁效应的结果。因此,在镀之后、在用于定位电源端子的孔8被形成为通孔时去除不必要的镀层是必要的。 
但是,通过日本专利公开号2004-63771的技术不能精确地去除不必要的镀层,因为在去除不必要的镀层时,工具通过镀层与所需导电层电导通。 
因此,本发明的一个目的是提供一种多层电路板及其制造方法,其使电子部件能够被适当地安装并且不会妨碍电子部件的性能。该目的可通过组合在本发明独立权利要求中描述的特征来实现。其从属权利要求规定本发明的优选实施例。 
发明内容
为了解决上面提到的问题,根据本发明的第一方面,提供了一种多层电路板,其通过层压和组合由导电层和绝缘层组成的多个基板而形成,具有:通孔,其从多层电路板的表面穿通到其背面,同时与设置在位于所述表面上的基板的表面上的表面导电层接触,以及与位于表面导电层之下和之内的第一导电层接触;导电镀层,镀在该通孔的内周面上,以将表面导电层与第一导电层电连接;检测部,设置在第二导电层上,相对于第一导电层,所述第二导电层位于背面侧,并且具有检测孔,其与所述通孔同轴地形成并且其直径大于所述通孔的直径;以及大孔,其直径大于所述通孔的直径,其与所述通孔同轴地沿着所述通孔从所述背面到至少第二导电层形成,其中通过形成所述大孔,检测部的检测孔的部分被暴露于大孔。 
从而,由于用于连接电子部件的电源端子的连接孔被形成为被镀通孔,并且达到检测孔的所述孔从多层电路板的背部沿着通孔得以形成,如以上所述,因此形成在通孔上的镀层可以被确切地去除。因此,变得有可能提供允许电子部件被适当地安装并且不会妨碍电子部件的工作的多层电路板。 
作为多层电路板,这样的一个被使用,其具有:通孔,从多层电路板的表面穿通到其背面,同时与设置在位于所述表面上的基板的表面上的表面导电层接触,以及与位于表面导电层之下和之内的第一导电层接触;导电镀层,镀在所述通孔的内周面上,以将表面导电层与第一导电层电连接;以及检测部,设置在第二导电层上,从第一导电层,所述第二导电层位于背面侧,并且具有检测孔,其与通孔同轴地形成并且其直径大于通孔的直径,(例如如图1中所示)。 
所述多层电路板是中间产品,并且最终其变为其中形成大孔的多层电路板(见图3)。尽管其为中间产品,其作为产品从基板制造者被运送并且其在产品制造者处被制造为最终产品。 
优选地,第一导电层是与具有表面导电层的表面基板相邻的第二基板的表面侧的导电层;并且第二导电层是与第二基板背侧相邻的第三基板的表面侧的导电层。 
根据本发明的第二方面,提供了一种制造多层电路板的方法,所述多层电路板是通过层压由导电层和绝缘层组成的多个基板形成的,通过它形成用于插入待安装在多层电路板上的电子部件的电源端子的连接孔,所述多层电路板具有在该多层电路板表面上的第一导电层,所述方法具有步骤:在第二导电层上形成具有检测孔的检测部,相对于第一导电层,所述第二导电层在背面侧;形成通孔,其从多层电路板的表面穿通到背面,同时与设置在位于所述表面的基板的表面上的表面导电层接触,以及与位于内部的第一导电层接触,并且通过具有比检测孔的直径小的直径而不与检测孔接触;镀所述通孔的内表面;以及从多层电路板的背侧沿着通孔、通过具有比检测孔直径大的直径的工具、同时在所述工具和其上提供有检测部的第二导电层之间施加预定电压、基于检测孔的检测另外钻一具有大直径和预定深度的孔,其中连接孔是通过表面导电层和第一导电层之间的通孔而形成的,其中所述镀被留在其内周面上;其中第一导电层是与具有表面导 电层的表面基板相邻的第二基板的表面侧的导电层;并且第二导电层是与第二基板背侧相邻的第三基板表面侧的导电层。 
从而,允许电子部件被适当地安装并且不会妨碍电子部件的工作的多层电路板可以通过如下容易地形成:通过所述另外步骤沿着所述通孔从多层电路板的背部精确地到所述预定深度形成具有大直径的孔,以及通过精确地去除不必要的镀层,同时将用于连接电子部件的电源端子的连接孔形成为被镀通孔。 
所述另外步骤中的预定深度可以是基于电压成为预先设置的值或者以下时工具的位置而确定的深度。 
因此可以精确地检测具有大直径以及由所述工具来钻的孔的深度,以及通过钻孔直到在所述工具和其上提供有检测部的第二导电层之间施加的电压变为预设值或以下时,稳定地形成具有大直径以及预定深度的孔。 
多层电路板的制造方法还包括步骤:在所述连接通孔旁,在与具有检测部的第二导电层连接的位置钻一检测通孔,以及镀所述检测通孔的内面,其中在所述另外步骤中,所述预定电压以检测通孔的镀为媒介施加在具有检测部的第二导电层与该工具之间。 
经由镀所述检测通孔,通过设置测量探头等,具有检测部的第二导电层与该工具之间的电压可以被容易地测量,并且具有预定深度和大直径的孔可以被容易并精确地形成,而不需要用于暴露第二导电层的所需机加工。 
附图说明
图1是机加工过程期间被应用了本发明的多层电路板的截面图。 
图2是其上提供有检测部的本发明基板的平面图。 
图3是在安装电子部件之前刚刚被应用了本发明的多层电路板的截面图。 
图4是常规多层电路板的截面图。 
具体实施方式
现在将基于附图中所示的优选实施例来描述本发明,其不是旨在限制本发明而是示例本发明。所述实施例中描述的所有特征及其组合对本发明不必是基本的。 
图1是机加工过程期间被应用了本发明的多层电路板的截面图,图2是其上提供有检测部的基板的平面图以及图3是刚好在安装电子部件之前被应用了本发明的多层电路板的截面图。与图4中的那些相同的部分或者相同的功能将以相同的参考数字来标注,并且这里将省略对其的重复说明。 
尽管在被形成为产品的时间点,图1所示的多层基板变得与图4中所示的多层电路板基本相同,但其与图4中所示的多层电路板的不同之处在于,用于插入电源端子的常规盲孔(图4中的孔8)被形成为通孔(其直径与孔8的直径相同),在于检测通孔23是新提供的并且在于提供了垫(pad)2ap1,2ap2以及5ap,即导电层。即,此多层基板1从其上安装电子部件的表面侧按顺序具有表面基板5、第一基板4、第二基板3以及在背部的第三基板2,这些基板被层压为一体。表面基板5具有用于连接孔的表面导电层5c,其与用于绝缘层5b的表面上的电路图案的表面导电层5a一起形成,并且第一基板4具有第一导电层4a,其形成在绝缘层4b的表面侧并且与所述连接孔连接。第二基板3具有形成在绝缘层3b的表面侧的第一导电层3c’和第二导电层3c,以及形成在绝缘层3b的背侧的导电层3a。导电层3c’和3a通过具有镀层7的连接孔6彼此电连接。第三基板2具有绝缘层2b的背部上的导电层2a。 
注意,用于所述连接孔的表面导电层5c可以具有在其上形成的电路图案,或者可以类似于垫而专用于连接孔。其也可以是通过后面描述的镀过程形成的导电层。 
这将被按顺序说明。 
如图1中所示,从多层电路板1的表面穿通到背部的通孔20被形成为与表面导电层5c和与连接孔连接的第一导电层4a接触,并且通孔的其内周面被镀,以形成镀层21。 
如图2中所示,用于定位电子部件电源端子的通孔20(图4中的孔8)的轴线被假定为是O。具有与轴线O同轴并且其直径大于通孔20的检测孔22的检测部35通过设置在绝缘层4b的背侧并且接近于第一导电层4a的基板3的第二导电层3c形成。 
另外,垫,即导电层2ap1,2ap2以及5ap被提供在表面基板5和背部基板2上,以通孔20的轴线和以稍后描述的检测通孔的轴线为中心,如图1所示。 
接下来,用于制造本发明的多层电路板的步骤将被说明。 
步骤1:用于插入和定位要在所述表面上设置的电子部件的电源端子(引脚)的通孔20被钻。与导电层3c连接的检测通孔23也被钻。注意,检测通孔23被设置在第二导电层3c内的任一位置。 
步骤2:分别通过镀过程,镀层21被形成在通孔20的内面上,以及镀层24被形成在检测通孔23的内面上。 
步骤3:通过其直径比检测孔22的直径大的工具30、同时在工具30和镀层24即导电层3c之间施加例如5V的预设电压,从背侧沿着通孔20(轴线O)来执行钻。当工具30与导电层3c之间的电压变为例如2V的预设电压或以下时,判断工具30已经达到导电层3c的位置,即与导电层3c接触。随后,如果例如导电层3c接近于导电层4a,所述钻在该时刻停止。另外,例如与电路图案的设置有关,当检测部35被设置在背侧的导电层3a而不是导电层3c上时,所述钻从所述位置被进一步执行预设的距离。 
由于工具30的直径大于镀层21的外直径,由工具30从背表面沿着通孔20(轴线O)穿得具有大直径的孔32,如图3所示。孔32被钻到使工具30与通过导电层3c形成的检测孔23电导通的深度。因此, 通孔20的镀层21被稳定地去除直到导电层3c的下面或者略微在检测部35所处的导电层3c之上的位置。 
多层电路板1被以与以下常规方法相同的方式被制造。 
步骤4:电源端子(引脚)被插入到其中形成有镀层21的通孔20中以定位电子部件。 
步骤5:借助于焊接将电源端子与镀层21,即导电层4a连接。 
注意,当没有电路图案形成在导电层2a和5a上时,在结束步骤2之后通过蚀刻等将电路图案形成在导电层2a和5a上。 
这里将说明检测部35被提供的导电层的位置。理想的是将检测部35设置在与电源端子所连接到的导电层最接近的导电层上,以从电源端子所连接到的导电层精确地去除背侧的镀层21。但是,存在电源端子的边缘和提供有检测部35的导电层中的任一者对另一者导致电磁效应的情况。在另一面,如果检测部35与电源端子所连接到的导电层分离以防止电磁效应,则变得难以精确地去除镀层21,因为基板的厚度依赖于层压条件而变化。因此,理想的是根据产品来决定其中设置有检测部35的导电层。 
注意,即使电子部件的电源端子(引脚)的长度比从表面到第一导电层4a的深度长,并且具有在将电子部件的电源端子(引脚)与例如导电层4a连接时达到导电层3c的长度,由工具30所穿的孔32具有比被镀通孔20的直径明显大的直径。因此,插入到镀层21中的电源端子将不与具有大直径的导电层3c接触,并且将不接近以施加电磁影响。另外,即使由于毛细现象,步骤5中的某个量的熔融焊料渗透到通孔20的镀层21与电源端子之间的窄间隙中,其不会到达具有大直径的孔32。另外,即使很小量的焊料达到大孔32的上端,该焊料将不会到达导电层3c,因为电源端子与大孔之间的间隙是大的并且毛细现象停止。 
与导电层3c连接的检测通孔23被提供在本实施例中,使导电层 3c不需要例如通过钻来暴露,并且在测量工具30与导电层3c之间的电压时测量探头可以容易地加以设置。 
注意,通过在用于安装多层电路板1的机加工台上提供用于自动定位要与检测通孔23(镀层24)接触的电压检测探头的装置,工作效率可进一步提高。 
另外,由于垫2ap1,2ap2以及5ap被提供在本实施例中,镀层21和24可以被稳定地形成。注意,垫2ap1,2ap2以及5ap可以不总被提供。另外,如果其上提供有检测部35的导电层3c例如通过暴露它而导电,则没有必要提供检测通孔23。 
尽管已经通过示例的实施例描述了本发明,应当理解的是本领域技术人员可以在本发明的精神和范围内进行许多改变和替换。根据所附权利要求的限定,显而易见的是具有这样的修改的实施例也属于本发明的范围。 

Claims (3)

1.一种制造多层电路板的方法,所述多层电路板是通过层压和组合由导电层和绝缘层组成的多个基板形成的,所述多层电路板中形成有用于插入待安装在所述多层电路板的表面上的电子部件的电源端子以便与第一导电层连接的连接孔,包括步骤:
在第二导电层上形成具有检测孔的检测部,相对于所述第一导电层,所述第二导电层在背面侧;
形成通孔,其从所述多层电路板的所述表面穿通到所述背面,同时与表面导电层接触,以及与位于内部的所述第一导电层接触,并且通过具有比所述检测孔的直径小的直径而不与所述检测孔接触,其中所述表面导电层设置在位于所述表面的基板的表面上;
对所述通孔的内表面施镀;以及
从所述多层电路板的背侧沿着所述通孔、借助于具有比所述检测孔的直径大的直径的工具、同时在所述工具和其上提供有所述检测部的所述第二导电层之间施加预定电压、基于所述检测孔的检测另外钻一具有大直径和预定深度的孔;
其中所述连接孔是通过所述表面导电层和所述第一导电层之间的所述通孔形成的,其中镀层被留在其所述内表面上;
其中所述第一导电层是与具有所述表面导电层的表面基板相邻的第二基板的表面侧的导电层;并且
所述第二导电层是与所述第二基板背侧相邻的第三基板表面侧的导电层。
2.如权利要求1所述的多层电路板的制造方法,其中所述预定深度是基于所述电压变为预先设置的值或者预先设置的值以下时所述工具的位置而确定的深度。
3.如权利要求1所述的多层电路板的制造方法,还包括步骤:
在所述通孔旁,在与具有所述检测部的所述第二导电层连接的位置钻一检测通孔;以及
对所述检测通孔的内面施镀;其中
借助于所述检测通孔的镀层,所述预定电压被施加在具有所述检测部的所述第二导电层与所述工具之间。
CN2005101301562A 2004-12-10 2005-12-12 多层电路板及其制造方法 Active CN1791300B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-359169 2004-12-10
JP2004359169A JP4611010B2 (ja) 2004-12-10 2004-12-10 多層回路基板の製造方法
JP2004359169 2004-12-10

Publications (2)

Publication Number Publication Date
CN1791300A CN1791300A (zh) 2006-06-21
CN1791300B true CN1791300B (zh) 2011-06-01

Family

ID=36584293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101301562A Active CN1791300B (zh) 2004-12-10 2005-12-12 多层电路板及其制造方法

Country Status (5)

Country Link
US (1) US7488676B2 (zh)
JP (1) JP4611010B2 (zh)
KR (1) KR101148317B1 (zh)
CN (1) CN1791300B (zh)
TW (1) TWI372589B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123846B (zh) * 2006-08-09 2010-06-23 亿光电子工业股份有限公司 印刷电路板的盲孔结构及其制造方法
JP4901602B2 (ja) * 2007-06-22 2012-03-21 日立ビアメカニクス株式会社 プリント基板の製造方法及びプリント基板
US20090188710A1 (en) * 2008-01-30 2009-07-30 Cisco Technology, Inc. System and method for forming filled vias and plated through holes
CN101583250B (zh) * 2008-05-15 2011-04-13 华为技术有限公司 印刷线路板过孔加工方法及印刷线路板、通信设备
US8232115B2 (en) 2009-09-25 2012-07-31 International Business Machines Corporation Test structure for determination of TSV depth
WO2011048763A1 (ja) 2009-10-20 2011-04-28 日本電気株式会社 配線基板設計支援装置、配線基板設計方法、プログラム、及び配線基板
CN102548249B (zh) * 2010-12-13 2014-02-05 富葵精密组件(深圳)有限公司 电路板的制作方法
US8816218B2 (en) * 2012-05-29 2014-08-26 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with vias having different dimensions
CN103517581B (zh) * 2012-06-15 2016-08-03 深南电路有限公司 一种多层pcb板制造方法及多层pcb板
CN103796415B (zh) * 2012-10-31 2017-02-08 碁鼎科技秦皇岛有限公司 多层电路板及其制作方法
CN104227060A (zh) * 2013-06-21 2014-12-24 北大方正集团有限公司 一种钻孔方法和钻孔机
CN104470203A (zh) * 2013-09-25 2015-03-25 深南电路有限公司 Hdi电路板及其层间互连结构以及加工方法
KR101492192B1 (ko) * 2013-10-07 2015-02-10 (주)에이티씨 다층기판 및 이의 제조방법
US9341670B2 (en) 2014-05-20 2016-05-17 International Business Machines Corporation Residual material detection in backdrilled stubs
US9354270B2 (en) * 2014-06-13 2016-05-31 Oracle International Corporation Step drill test structure of layer depth sensing on printed circuit board
JP6383252B2 (ja) * 2014-10-30 2018-08-29 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
CN105472892A (zh) * 2015-12-30 2016-04-06 东莞生益电子有限公司 一种电路板的制作方法
EP3346809A4 (en) * 2016-03-04 2018-11-21 Alps Electric Co., Ltd. Electronic circuit module and method for testing electronic circuit module
US11336167B1 (en) 2016-04-05 2022-05-17 Vicor Corporation Delivering power to semiconductor loads
US10785871B1 (en) 2018-12-12 2020-09-22 Vlt, Inc. Panel molded electronic assemblies with integral terminals
US10158357B1 (en) 2016-04-05 2018-12-18 Vlt, Inc. Method and apparatus for delivering power to semiconductors
US10903734B1 (en) 2016-04-05 2021-01-26 Vicor Corporation Delivering power to semiconductor loads
US9872399B1 (en) * 2016-07-22 2018-01-16 International Business Machines Corporation Implementing backdrilling elimination utilizing anti-electroplate coating
WO2018114678A1 (en) * 2016-12-19 2018-06-28 Abb Schweiz Ag Laminated busbar for rear cable connection and a cabinet
WO2018221976A1 (ko) * 2017-05-31 2018-12-06 (주)피코팩 빌드업 다층 인쇄회로기판을 이용한 구강센서 제조방법 및 이로부터 제조된 인트라 오랄 센서
DE102018217349A1 (de) * 2018-10-10 2020-04-16 Conti Temic Microelectronic Gmbh Leiterplatte
WO2021092463A1 (en) * 2019-11-06 2021-05-14 Ttm Technologies Inc. Systems and methods for removing undesired metal within vias from printed circuit boards
CN113727518B (zh) * 2020-05-26 2023-04-18 深圳市大族数控科技股份有限公司 印制电路预制板及背钻方法、印制电路板
CN112140229B (zh) * 2020-09-28 2021-06-18 广东鼎泰高科技术股份有限公司 一种背钻刀具及其制备方法
CN113840479B (zh) * 2021-11-29 2022-02-11 深圳市大族数控科技股份有限公司 背钻深度确定方法、背钻方法及钻孔系统
TWI808859B (zh) * 2022-02-15 2023-07-11 欣興電子股份有限公司 電路板結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1478626A (zh) * 2002-07-29 2004-03-03 日立比亚机械股份有限公司 多层电路板、测量用检测器、定位孔加工装置及其方法
CN1852784A (zh) * 2003-09-19 2006-10-25 通道系统集团公司 闭合反钻系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH054105A (ja) * 1991-06-25 1993-01-14 Fujitsu Ltd プリント基板の穴加工方法
JPH0715147A (ja) * 1993-06-24 1995-01-17 Nec Corp 多層配線基板の半貫通スルーホール形成方法及びその装置
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
JP2609825B2 (ja) * 1994-10-31 1997-05-14 日本電気株式会社 多層配線基板の製造方法
JPH1022643A (ja) * 1996-07-01 1998-01-23 Nippon Avionics Co Ltd キャビティ付きプリント配線板と、その製造方法および製造装置
JP4184575B2 (ja) 2000-05-31 2008-11-19 日立ビアメカニクス株式会社 ワークの加工方法および工具の折損検出方法並びに加工装置
US6562709B1 (en) * 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
JP3797205B2 (ja) * 2001-11-19 2006-07-12 日本電気株式会社 多層配線基板およびその製造方法
JP3527229B2 (ja) * 2002-05-20 2004-05-17 沖電気工業株式会社 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1478626A (zh) * 2002-07-29 2004-03-03 日立比亚机械股份有限公司 多层电路板、测量用检测器、定位孔加工装置及其方法
CN1852784A (zh) * 2003-09-19 2006-10-25 通道系统集团公司 闭合反钻系统

Also Published As

Publication number Publication date
KR20060065539A (ko) 2006-06-14
TWI372589B (en) 2012-09-11
JP2006173146A (ja) 2006-06-29
CN1791300A (zh) 2006-06-21
TW200635469A (en) 2006-10-01
KR101148317B1 (ko) 2012-05-21
JP4611010B2 (ja) 2011-01-12
US20060127652A1 (en) 2006-06-15
US7488676B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
CN1791300B (zh) 多层电路板及其制造方法
TWI412307B (zh) Production method of printed circuit board and printing substrate
US7669321B1 (en) Methods for verifying correct counter-bore depth and precision on printed circuit boards
US7096555B2 (en) Closed loop backdrilling system
US20150233973A1 (en) Method of Manufacturing a Test Socket Body of an Impedance-Matched Test Socket
US20040118605A1 (en) Circuit board having a multi-functional hole
JP2006173146A5 (zh)
TW200810653A (en) Circuit board provided and transmission device with the same mounted
JP4046058B2 (ja) 多層プリント配線板、そのスタブ座ぐり装置、方法
CN101442884B (zh) 一种多层印刷线路板的导通孔的加工方法
CN109526135B (zh) 一种线路板可靠性评价方法
CN114485366A (zh) 线路板钻孔的偏位检测方法
JP2008060208A (ja) 多層配線基板およびそれを用いたプローブカード
EP0304472A4 (en) Biased grinding assembly
US8390308B2 (en) Testbed for testing electronic circuits and components
JP2008135585A (ja) プリント配線板のVia位置ずれ検査パターン構造
EP2096449B1 (en) Testbed for testing electronic circuits and components
CN213662051U (zh) 一种新型pcb板结构
JPH08307065A (ja) 多層印刷配線板およびその検査方法
JP2570174B2 (ja) 多層プリント配線板
KR20100050858A (ko) 더미보드의 층간거리 측정용 드릴장치 및 이를 이용하여 층간거리를 측정하는 방법
CN116075054A (zh) 一种任意层间介质厚度的检测线路设计方法
CN115553076A (zh) 对多层电路板进行背钻的方法及系统
CN115979871A (zh) 钻孔测试评估方法
JPH01310841A (ja) プリント基板の位置ずれ検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1087584

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1087584

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: VIA MECHANICS LTD.

Free format text: FORMER OWNER: HITACHI BIA MACINE CO., LTD.

Effective date: 20140226

TR01 Transfer of patent right

Effective date of registration: 20140226

Address after: Kanagawa

Patentee after: Via Mechanics Ltd.

Address before: Kanagawa

Patentee before: Hitachi Bia Macine Co., Ltd.

TR01 Transfer of patent right