KR101033400B1 - 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법 - Google Patents

반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법 Download PDF

Info

Publication number
KR101033400B1
KR101033400B1 KR1020090050103A KR20090050103A KR101033400B1 KR 101033400 B1 KR101033400 B1 KR 101033400B1 KR 1020090050103 A KR1020090050103 A KR 1020090050103A KR 20090050103 A KR20090050103 A KR 20090050103A KR 101033400 B1 KR101033400 B1 KR 101033400B1
Authority
KR
South Korea
Prior art keywords
substrate
conductive
forming
wiring
probe card
Prior art date
Application number
KR1020090050103A
Other languages
English (en)
Other versions
KR20100131287A (ko
Inventor
남주한
Original Assignee
남주한
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 남주한 filed Critical 남주한
Priority to KR1020090050103A priority Critical patent/KR101033400B1/ko
Publication of KR20100131287A publication Critical patent/KR20100131287A/ko
Application granted granted Critical
Publication of KR101033400B1 publication Critical patent/KR101033400B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Abstract

본 발명은 반도체 기판의 전기적 특성 검사 장치에 사용되는 프로브 카드에 관한 것으로서, 특히, 반도체 기판에 프로브를 전기적으로 접속시켜 전기적 특성 검사를 행하는 프로브 카드의 공간 변형기 및 이의 제작 방법에 관한 것으로, 본 발명에 따른 프로브 카드의 공간 변형기는 단층으로 이루어지고 하나이상의 슬릿이 형성된 제1 기판과; 상기 제1 기판을 관통하는 방향으로 복수의 도전성 배선이 형성되고 상기 제1 기판의 하나이상의 슬릿에 각각 삽입되어 고정되는 제2 기판과 상기 제1 기판의 상면에 형성되어 제2 기판의 배선과 전기적으로 연결된 제1 금속 패드와 상기 제1 기판의 하면에 형성되어 제2 기판의 배선과 전기적으로 연결된 제2 금속패드를 포함하여 이루어지는 것을 특징으로 한다.
반도체 기판, 검사장치, 프로브, 카드, 공간 변형기

Description

반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법 {space transformer of probe card for electrical tester of semiconductor wafer and manufacturing method therefor}
본 발명은 반도체 기판의 전기적 특성 검사 장치에 사용되는 프로브 카드에 관한 것으로서, 특히, 반도체 기판에 프로브를 전기적으로 접속시켜 전기적 특성 검사를 행하는 프로브 카드의 공간 변형기 및 이의 제작방법에 관한 것이다.
일반적으로, 반도체 집적회로 소자는 반도체 기판 즉, 실리콘 웨이퍼나 유리 기판에 다수개가 형성된 후, 다이싱(dicing), 와이어본딩(wire bonding), 패키징(packaging)등 다수의 공정을 거쳐 완성된다. 이러한 반도체 집적회로 소자의 동작 테스트를 위해서는 웨이퍼 상태에서 전기적 특성 검사를 행하는 방법과 완성된 반도체 집적회로 소자를 테스트하는 방법이 행하여 지고 있다.
웨이퍼 상태에서 전기적 특성 검사는 EDS( Electrical Die Sorting) 공정에 의하여 행하여지며, 이 EDS 공정에는 전기적 신호를 웨이퍼상에 인가하여 웨이퍼 내의 개별 다이(die)의 불량 여부를 판정하는 테스터(Wafer Tester)와 상기 테스터와 연동하여 웨이퍼를 로딩하여 상하좌우 이동시키는 프로버(Prober)로 이루어진 전기적 특성 검사장치가 일반적으로 사용된다.
도1은 종래 기술에 의한 웨이퍼 내지 웨이퍼 내의 반도체 집적회로 소자에 대한 전기적 검사 장치를 개략적으로 도시한 도면이다.
상기 도1을 참조하면, 상이 전기 검사 장치는 프로브 카드(2)를 장착하는 테스터 헤드를 포함하여 웨이퍼 내의 반도체 집적회로 소자에 전기적 신호를 인가하여 웨이퍼 내의 반도체 집적회로 소자를 테스트하는 웨이퍼 터스터(1)와, 테스터로부터의 전기적 동작상태를 검사하기한 전기적 신호를 웨이퍼의 지정된 지점에 인가하도록 웨이퍼에 접촉되는 프로브가 부착된 프로브 카드(2)와, 테스트 되는 웨이퍼(4)를 고정시키고 적절한 온도를 가해주는 웨이퍼 척(chuck)을 포함하고 웨이퍼를 X, Y, Z축등으로 움직여 웨이퍼 내의 각 집적회로 소자를 지정된 지점에 프로브를 접촉하도록 하는 프로버(3)로 구성된다.
도2(a)는 종래 기술에 의한 상기 프로브 카드(2)의 구조를 개략적으로 나타낸 도면이다.
도2(a)를 참조하면, 일반적으로 프로브 카드(2)는, 인쇄회로 기판(21), 연결핀등으로 구현되는 공간 변형기(23)와 인쇄회로 기판(21)의 연결부(22), 및 프로브가 부착되는 공간 변형기(23)로 이루어진다.
상기 공간 변환기(23)는 공간 변환기의 상부면 및 하부면에는 금속 재질의 패드(미도시)가 형성되며, 상부면에 형성된 패드의 간격과 하부면에 형성된 패드 간격이 상이하게 형성되어 간격 상의 변환의 기능을 수행한다. 상부면에 형성된 패드와 하부면에 형성된 패드는 공간 변형기 내부의 배선에 의해 전기적으로 연결되 어, 하부면에 다수의 미세 구조의 프로브가 일괄 및 개별로 부착되며, 상부면의 패드는 인쇄회로 기판과 전기적으로 접속하는 구조를 갖는다.
현재 통상적으로 이용되고 있는 공간 변형기는 도2(b) 내지 도2(d)에서와 같은 세라믹 기판을 다층으로 형성한 MLC (Multi Layer Ceramic) 형태로 제작된다.
그러나, 이러한 MLC 형태의 공간 변형기는 다수개의 개개층에 대한 준비작업에 장시간이 소요되는 등 그 제작 공정이 복잡할 뿐만 아니라 제작에 고 비용 및 장시간이 소요되며, 또한, 기판 크기가 커질수록 수율이 급격히 하락하여 가격 상승 폭이 매우 커지므로, 검사되는 웨이퍼 상의 소자 수가 급격히 증가되는 추세에 따라 프로브 카드의 구동 영역이 대면적화 되면서 공간 변형기 역시 대면적화되는 추세임에도 불구하고 MLC 형태의 공간 변형기의 대면적 대응은 제작 가격 적인 측면에서 한계를 가지고 있다.
아울러, 기술적인 측면에 있어서도 MLC 형태의 공간 변형기는 고온 소결에 의한 팽창/수축에 따라 비아위치 차이가 발생하게 되어 특히 사이즈가 커질수록 비아의 불량이 급증하여 면적에 대한 확장 적용성이 떨어지고, 따라서 비아 간의 전기적 쇼트/오픈/리키지 발생에 따른 비아 간의 거리 및 개수가 한정되는 문제점을 가지고 있다.
나아가, 제작 공정이 완료된 후에야 전기적 테스트를 진행하는 것이 가능하여 최종 완성된 공간 변형기의 불량율이 높은 문제점을 가지고 있으며, 이용할 수있는 재질이 알루미나 (Al2O3) 등으로 제한되어 프로브 카드에서 요구하는 웨이퍼와 의 열팽창 차이를 극복하는데 제약이 따른다. 즉, 고온 소성 시 수축률 변화에 의한 위치 조절에서 그 한계를 보이고 있다.
따라서, 본 발명이 해결하고 자 하는 과제 내지 목적은, 제작 공정이 단순하고, 제작 사양의 통일화가 가능하여 짧은 제작 시간과 적은 제작 비용이 소요되며, 대면적 반도체 기판에 적용시에도 불량률이 감소하여 비용적 기술적 측면에서 대면적 기판 대응성이 향상된 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이를 제작하는 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른, 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기는 단층으로 이루어지고 하나이상의 슬릿이 형성된 제1 기판과; 상기 제1 기판을 관통하는 방향으로 복수의 도전성 배선이 형성되고 상기 제1 기판의 하나이상의 슬릿에 각각 삽입되어 고정되는 제2 기판과; 상기 제1 기판의 상면에 형성되어 제2 기판의 배선과 전기적으로 연결된 제1 금속 패드와; 상기 제1 기판의 하면에 형성되어 제2 기판의 배선과 전기적으로 연결된 제2 금속패드를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 제1 기판은 반도체 기판과 열 팽창율이 동일 또는 유사한 재료로 이루어지는 것을 특징으로 한다.
아울러, 바람직하게는, 상기 제2 기판에는 상기 제1 기판을 관통하는 방향의 복수의 홈이 형성되고 상기 홈에 도전성 물질에 채워져 상기 복수의 도전성 배선이 형성된다.
또한, 상기 제2 기판에는 상기 제1 기판을 관통하는 방향의 복수의 관통홀이 형성되고 상기 복수의 관통홀에 도전성 물질이 채워져 상기 복수의 도전성 배선이 형성된다.
더욱 바람직하게는 상기 제1 기판은 세라믹, 실리콘웨이퍼, 강화 글라스, 알루미나(Al2O3), 질화알루미늄(AlN), 실리콘카바이드(SiC)중 선택된 하나의 재료로 이루어 진다.
한편, 상기 제2 기판은 실리콘웨이퍼, 알루미나, 질화알루미늄(AlN), 세라믹, FR4, 인쇄회로 기판 중 선택된 하나의 재료로 이루어진다.
또한, 상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기의 제작방법은 단층으로 이루어진 제1 기판에 제2 기판이 삽입되는 하나 이상의 슬릿을 가공하는 단계; 제2 기판에 도전성 배선을 형성하는 단계; 상기 제2 기판을 제1 기판의 슬릿에 삽입한 후 위치 정렬 및 고정하여 결합하는 단계; 상기 제1 기판의 상하면에 상기 제2 기판의 금속 배선과 전기적으로 연결되는 금속 패드를 형성하는 단계를 포함한다.
바람직하게는, 상기 슬릿을 가공하는 단계는 기계가공 공정에 의하여 행하여 진다.
또한, 상기 슬릿을 가공하는 단계는 에칭(etching) 공정에 의하여 행하여 질수 있다.
아울러, 바람직하게는 상기 제 2 기판에 도전성 배선을 형성하는 단계는, 제2 기판에 제1기판을 관통하는 방향으로 복수개의 홈을 형성하는 단계, 상기 복수개의 홈에 도전성 물질을 삽입하는 단계, 및 상기 복수개의 홈에 삽입된 전도성 물질이 서로 분리되어 도선을 형성하도록 표면 가공하는 단계를 포함한다.
또한, 상기 제 2 기판에 도전성 배선을 형성하는 단계는, 제2 기판에 제1기판을 관통하는 방향으로 복수개의 관통홀을 형성하는 단계, 및 상기 복수개의 관통홀에 도전성 물질을 삽입하는 단계를 포함할 수 있다.
이와 같은 본 발명에 의하면, 세라믹 기판을 다층으로 형성한 MLC 기판을 사용하지 않고도, 제작 비용이 저렴하고 및 가공 공정이 단순한 단층 기판을 이용하여 기계 가공등 다양한 단순한 가공으로 제2 기판을 삽입할 수 있는 슬릿을 형성하고, 여기에 제작 공정이 단순하고 제작 스펙이 통일될 수 있는 제2 기판을 삽입함으로써 공간 변형기의 제작 시간과 제작 비용을 절감할 수 있다.
또한, 제2 기판에 도전성 배선이 형성된 뒤 제1 기판에 삽입하여 고정하는 구조로서, MLC 형태의 공간 변형기와 비교하여 소결 공정등이 불필요하므로 보다 정확한 비아 즉, 배선의 위치를 구현할 수 있으며, 제2 기판의 미세 배선 공정만으로 비아간의 간격 및 개수 조절이 용이하다.
아울러, 최종 제작 후 전기적 테스트가 가능한 MLC 형태의 공간 변형기와는 달리, 최종 제작 공정전 전기적 테스트 즉, 제2 기판에 대한 테스트를 행하는 것이 가능하여 불량률을 감소시키고 제작 비용을 절감할 수 있다.
나아가, 공간 변형기의 재질 선택이 용이하여, 제1 기판에 대하여만 열 팽창성 및/또는 열 전도성등을 고려하면, 슬릿 형성등을 위한 기계 가공성의 확보만으 로도 대면적 반도체 기판에 대응할 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 형태를 구체적으로 설명한다.
먼저, 본 발명의 일 실시형태에 따른 공간 변형기를 도면을 참조하여 설명한다.
도3(a)는 본 발명의 일 실시 형태에 따른 공간 변형기의 평면도이며, 도3(b) 및 도3(c)는 각각 다른 일 실시 형태에 따른 공간 변형기의 투시도이다.
도4 및 도5(a) 내지 도5(d)에는 본 발명의 다양한 실시형태에 따른 제1 기판의 슬릿의 위치 및 형태의 변형예를 도시하고 있다.
상기 도면을 참조하면, 본 발명의 실시형태에 따른 공간 변형기는 단층으로 이루어지고 하나이상의 슬릿(32)이 형성된 제1 기판(31)과 상기 제1 기판을 관통하는 방향으로 복수의 도전성 배선(34)이 형성된 제2 기판(33)과 상기 제1 기판의 상면에 형성되어 제2 기판의 배선과 전기적으로 연결된 제1 금속 패드(35)와 상기 제1 기판의 하면에 형성되어 제2 기판의 도선과 전기적으로 연결된 제2 금속패드(36)로 이루어진다.
제1 기판(31)은 세라믹, 글라스, 실리콘 웨이퍼, 강화 글라스, 알루미나(Al2O3), 질화알루미늄(AlN), 실리콘카바이드(SiC) 등을 다양한 재료를 선택하여 제작될 수 있다.
제1 기판의 재질은 반도체 기판과 열 팽창계수가 동일하거나 유사한 재료로 선택되어, 대면적 반도체 기판에 대응할 수 있게 된다.
즉, 시험되는 반도체 기판 즉, 웨이퍼가 실리콘 웨이퍼인 경우 실시콘 웨이퍼를 사용하여 제1 기판을 제작하고, 강화 글라스인 경우 동일한 강화 글라스를 이용하여 제1기판을 제작하는 등 제1 기판의 재료가 반도체 기판과 동일한 열 팽창 계수의 재료로 선택될 수 있다.
아울러, 열 전도성을 고려하는 경우에는 열 팽창율이 반도체 기판과 유사하면서도 열 전도성이 우수하거나, 반도체 기판의 열전도도와 유사한 재료를 선택하는 것이 더욱 바람직하다.
즉, 반도체 기판의 시험시 척(chuck)에서 테스트에 필요한 온도가 생성되어 프로브 카드는 웨이퍼와 프로브를 통해 가열되게 되며 열 팽창율이 유사하면서도, 열전도도가 우수하거나 웨이퍼와 유사하면, 온도가 포화되는 시간이 적게 소모되어 반도체 기판의 테스트 시간을 단축할 수 있고 이는 생산성이 증가되는 결과를 가져오게 된다.
따라서, 예를 들면, 반도체 기판이 실리콘 웨이퍼인 경우에는 실리콘과 열 팽창율 뿐만 아니라 열 전도도가 유사한 질화알루미늄(AlN)을 제1 기판의 재료를 선택하여 제1 기판을 제작하는 것이 바람직하다.
참고로, 실리콘(Si)의 열전도도는 157 RT[W/mK], 열팽창계수는 3.9[x106/oC]이며, 질화알루미늄(AlN)은 열전도도가 160~170 RT[W/mK], 열팽창계수가 4.2[x106/oC]로 열팽창계수와 열전도도가 실리콘과 가장 유사하다.
상기 제1 기판(31)의 슬릿(32)은 드릴링, 밀링, 스크라이빙과 같은 기계가공을 통해 형성될 수 있으며, 제2 기판을 세워서 끼울수 있는 형태로 제작된다. 글라스나 실리콘웨이퍼로 제1 기판을 제작하는 경우, 세라믹에 비해 가공시 취성(脆性)이 높으므로 글라스의 경우 강화글라스를 이용하고, 실리콘 웨이퍼의 경우 건식 또는 습식 에칭을 통해 제작할 수도 있다.
제1 기판은 절연 특성을 지녀야 하므로 도전성 재료(반도체 재료 포함)인 경우 가공후 절연층(미도시)을 표면에 추가로 형성한다.
또한, 슬릿(32)의 위치 및 형태는 프로브 내지 프로브 팁이 형성되는 위치를 고려하여 정하여 지며, 그 크기는 제2 기판이 세워져 삽입될 수 있도록 제2 기판의 두께보다 조금 크게 제작된다.
도6 내지 도8에는 본 발명의 다양한 실시형태에 따른 제2 기판의 도전성 배선의 형태의 변형예를 도시하고 있다.
상기 도면을 아울러 참조하면, 제2 기판(33)은 제1 기판(31)에 가공된 슬릿(32)에 삽입 가능한 크기로 제작된 세라믹 등의 기판에 다이싱 소우, 및 스크라이빙등을 통한 기계적 가공으로 제1 기판을 관통하는 방향으로 복수개의 홈을 형성한 후, 도금 및 도전성 에폭시 등으로 홈을 메운 후 표면 가공을 통해 복수 개의 홈에 메워진 배선을 서로 분리시킴으로써 제작될 수 있다.
제2 기판의 재료로는 실리콘웨이퍼, 알루미나, 질화알루미늄(AlN), 기타 세라믹, FR4등이 이용될 수 있다.
실시 형태에 따라서는, 도7(b)와 같이, 제2 기판은 드릴링 등의 가공을 통해 제1 기판을 관통하는 방향으로 복수 개의 관통홀을 형성한 후 이 관통 홀을 도전성 물질로 메워서 배선을 형성할 수도 있다.
또한, 실시 형태에 따라서는, 도7(c)와 같이, 상기 홈과 관통홀을 모두 형성하여 이들에 도전성 물질을 삽입 가공하여 배선이 형성되도록 제작할 수도 있다.
나아가, 실시 형태에 따라서는 배선 회로가 형성된 인쇄회로기판을 그대로 이용할 수도 있다.
제2 기판은 각각 제작될 수도 있고, 대형 기판에 복수 개의 제2 기판 부분을 동시에 제작한 후 이를 절단하여 사용할 수도 있다.
상기와 같이 제작된 제2 기판은 제1 기판의 슬릿에 삽입하여 고정한다. 제 2 기판은 제1 기판의 슬릿에 삽입후 제1 기판과 제2 기판의 그 틈새를 비전도성 에폭시 등으로 메운 뒤 경화시킴으로써 고정될 수 있다.
또한, 실시 형태에 따라서는 제2 기판의 재료로 비전도성 에폭시 및 반소결된 세라믹을 이용하는 경우는 우선 이들 재료를 제1 기판에 삽입 가능한 크기로 반가공(딱딱하지 않은 상태임)한 후, 전도성 니들등을 원하는 위치에 직접 삽입하여 경화시키거나, 삽입 후 다시 제거하여 관통 홀을 형성한 후 나중에 이 관통 홀을 전도성 물질로 메워서 제1 기판에 삽입 고정된 제2 기판을 형성할 수도 있다.
도3을 참조하면, 공간 변환기의 상부면 및 하부면에는 금속 재질의 금속패드(35)가 각각 형성되며, 상부면에 형성된 패드의 간격과 하부면에 형성된 패드 간격이 상이하게 형성되어 간격 상의 변환의 기능을 수행한다. 상부면에 형성된 패드와 하부면에 형성된 패드는 공간 변형기 내부의 배선에 의해 전기적으로 연결되어, 하부면에 다수의 미세 구조의 프로브가 일괄 및 개별로 부착되며, 상부면의 패드는 인쇄회로 기판과 전기적으로 접속하는 구조를 갖는다.
상기 금속 패드는 제2 기판이 삽입된 제1 기판의 상하면에 순차적으로 다양한 공지의 기판의 배선 공정 즉, CVD(chemical vapor deposition), PVD(Physical vapor deposition) 또는 무전해 도금을 이용하여 씨앗층(seed layer)을 형성하고, 포토 리쏘그라피 공정을 통해 포토 레지스트로 패턴을 형성하고, 도금을 통해 금속 (Cu/Au/Ni등등)배선을 형성한 뒤, 포토 레지스트와 잔여 씨앗층을 제거하여 배선을 형성하는 방법이나, 포토 레지스트로 패턴을 형성한 후 그 위에 금속배선층을 형성하고, 포토레지스트를 제거하는 리프트 오프(lift-off)방법을 통해 요구되는 도전성 배선을 형성함으로써 제작될 수 있다.
이하 도4 및 도9(a) 내지 도9(c)를 참조하여, 본 발명의 일 실시 형태에 따른 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기의 제작방법을 상술한 공간 변형기에 관한 설명과 중복되지 않는 범위에서 설명한다.
도9(a) 내지 도9(c)는 본 발명의 일 실시형태에 따른 공간 변형기의 제작 공정을 설명하는 도면이다.
본 발명의 일 실시 형태에 따른 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기의 제작방법은 단층으로 이루어진 제1 기판에 제2 기판이 삽입되는 하나이상의 슬릿을 형성하는 단계, 제2 기판에 도전성 배선을 형성하는 단계, 상기 제2 기판을 제1 기판의 슬릿에 삽입한 후 위치 정렬 및 고정하여 결합 하는 단계, 상기 제1 기판의 상하면에 상기 제2 기판의 금속 배선과 전기적으로 연결되는 금속 패드를 형성하는 단계를 포함하여 이루어진다.
단층으로 이루어진 제1 기판에 하나 이상의 슬릿을 형성하는 단계는 드릴링, 밀링, 스크라이빙과 같은 기계가공을 통해 이루어진다, 실리콘웨이퍼로 제1 기판을 제작하는 경우 세라믹에 비해 가공시 취성(脆性)이 높으므로 실리콘 웨이퍼의 경우 건식 또는 습식 에칭을 통해 제작할 수도 있다. 상기 슬릿은 제2 기판을 세워서 끼울 수 있는 형태로 형성된다.
또한, 슬릿의 위치 및 형태는 프로브 내지 프로브 팁이 형성되는 위치를 고려하여 정하여 지며, 그 크기는 제2 기판이 세워져 삽입될 수 있도록 제2 기판의 두께보다 조금 크게 제작된다.
제2 기판에 도전성 배선을 형성하는 단계는 요구되는 배선의 형태에 따라, 상기 제1 기판의 슬릿에 삽입 가능한 크기로 제작된 제2 기판에 다이싱 소우 및 스크라이빙 등을 통한 기계적 가공으로 제1 기판을 관통하는 방향으로 복수개의 홈을 형성한 후, 도금 및 도전성 에폭시 등으로 홈을 메운 후 표면 가공을 통해 복수 개의 홈에 메워진 배선을 서로 분리시키는 공정에 의하여 행하여 질 수 있으며, 요구되는 배선 형태에 따라서는 드릴링 등의 가공을 통해 제1 기판을 관통하는 방향으로 복수 개의 관통홀을 형성한 후 이 관통 홀을 도전성 물질로 메우는 공정을 통해 배선을 형성할 수도 있다. 아울러, 배선 형태에 따라서는 상기 홈과 관통홀을 모두 형성하여 이들에 도전성 물질을 삽입 가공하는 공정에 의하여 배선을 형성할 수도 있다.
여기서, 상기 복수개의 홈을 형성하여 배선을 형성하는 공정은, 제2 기판에 제1기판을 관통하는 방향으로 복수개의 홈을 형성하는 단계, 상기 복수개의 홈에 도전성 물질을 삽입하는 단계, 및 상기 복수개의 홈에 삽입된 전도성 물질이 서로 분리되어 도선을 형성하도록 표면 가공하는 단계를 포함하게 되며, 상기 복수개의 홀을 형성하여 배선을 형성하는 공정은 제2 기판에 제1기판을 관통하는 방향으로 복수개의 관통홀을 형성하는 단계, 및 상기 복수개의 관통홀에 도전성 물질을 삽입하는 단계를 포함하게 된다.
나아가, 실시 형태에 따라서는 배선 회로가 형성된 인쇄회로기판을 그대로 이용하는 경우에는 상기 단계는 일반적인 인쇄회로기판의 제작에 공정에 따라, 요구되는 도전성 배선이 제2 기판에 형성된다.
상기 제2 기판을 제1 기판의 슬릿에 삽입한 후 위치 정렬 및 고정하여 결합하는 단계는 제 2 기판을 제1 기판의 슬릿에 정확한 위치에 삽입하여 정렬 후 제1 기판과 제2 기판의 그 틈새를 비전도성 에폭시 등으로 메운 뒤 경화시키는 공정에 의하여 행하여진다. 그러나, 이에 한정되지는 않고 각 기판의 재질적 특징 및 구조에 따라, 제2 기판은 다양한 화학적, 기계적 방법에 의하여 상기 단계가 행하여 질 수도 있다.
실시 형태에 따라, 제2 기판의 재료로 비전도성 에폭시 및 반소결된 세라믹을 이용하는 경우, 우선 이들 재료를 제1 기판에 삽입 가능한 크기로 반가공(딱딱하지 않은 상태임)한 후, 전도성 니들등을 원하는 위치에 직접 삽입하여 경화시키거나, 삽입 후 다시 제거하여 관통 홀을 형성한 후 나중에 이 관통 홀을 전도성 물 질로 메워서 제1 기판에 삽입 고정된 제2 기판을 형성하므로, 상기 제2 기판에 도전성 배선을 형성하는 단계와 상기 제2 기판을 제1 기판의 슬릿에 삽입한 후 위치 정렬 및 고정하여 결합하는 단계는 동시 또는 순서를 달리하여 행하여 질 수도 있다.
상기 제1 기판의 상하면에 상기 제2 기판의 금속 배선과 전기적으로 연결되는 금속 패드를 형성하는 단계는 상기 금속 패드는 제2 기판이 삽입된 제1 기판의 상하면에 순차적으로 다양한 공지의 기판의 배선 공정에 의하여 즉, 제2 기판이 결합된 제2 기판의 일면에 CVD(chemical vapor deposition), PVD(Physical vapor deposition) 또는 무전해 도금을 이용하여 도금을 위한 씨앗층(seed layer)을 형성하는 공정, 포토 리쏘그라피 공정을 통해 포토 레지스트로 패턴을 형성하는 공정, 도금을 통해 금속 (Au/Ni/Cu 등등)배선을 형성하는 공정, 포토 레지스트와 씨앗층을 제거하는 공정을 순차적으로 수행하여 배선을 형성하도록 하거나, 포토레지스트 몰드 형성하는 공정 금속 배선층을 형성 공정, 포토 레지스트를 제거하는 공정을 순차적으로 수행하여 요구되는 도전성 배선을 형성할 수 있다.
이상에서 본 발명은 실시 형태에 따라 도면에 도시된 실시예를 참고로 설명되었으나, 이들은 예시적인 것으로 본 발명의 권리범위는 이들에 한정되지 않으며, 다양한 변형 및 균등의 범위의 실시형태를 포함하여 청구범위에 기재된 사항에 따라 본 발명의 권리범위가 정해진다.
도1은 종래 기술에 의한 웨이퍼 내지 웨이퍼 내의 반도체 집적회로 소자에 대한 전기적 검사 장치를 개략적으로 도시한 도면.
도2(a)는 종래 기술에 의한 상기 프로브 카드의 구조를 개략적으로 나타낸 도면.
도2(b) 내지 도2(d)는 종래 기술에 의한 공간 변형기를 세라믹 기판을 다층으로 형성한 MLC (Multi Layer Ceramic) 형태로 제작한 경우의 예시도.
도3(a)는 본 발명의 일 실시 형태에 따른 공간 변형기의 평면도.
도3(b) 및 도3(c) 본 발명의 각각 다른 일 실시 형태에 따른 공간 변형기의 투시도
도4는 본 발명의 일 실시 형태에 따른 제1 기판의 사시도
및 도5(a) 내지 도5(d)는 본 발명의 다양한 실시형태에 따른 제1 기판의 슬릿의 위치 및 형태의 변형예를 도시한 도면.
도6은 본 발명의 일 실시 형태에 따른 제2 기판의 사시도
도7(a) 내지 도(c)는 본 발명의 다양한 실시형태에 따른 제2 기판의 도전성 배선의 형태의 변형예를 도시하는 평면도
도8(a) 내지 도8(e)는 본 발명의 다양한 실시형태에 따른 제2 기판의 도전성 배선의 형태의 변형예를 도시하는 단면도.
도9(a) 내지 도9(c)는 본 발명의 일 실시형태에 따른 공간 변형기의 제작 공정을 설명하는 도면.

Claims (11)

  1. 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기에 있어서,
    단층으로 이루어지고 하나이상의 슬릿이 형성된 제1 기판과,
    상기 제1 기판을 관통하는 방향으로 복수의 도전성 배선이 형성되고 상기 제1 기판의 하나이상의 슬릿에 각각 삽입되어 고정되는 제2 기판과,
    상기 제1 기판의 상면에 형성되어 제2 기판의 배선과 전기적으로 연결된 제1 금속 패드와,
    상기 제1 기판의 하면에 형성되어 제2 기판의 배선과 전기적으로 연결된 제2 금속패드를 포함하여 이루어지는 프로브 카드의 공간 변형기.
  2. 제 1 항에 있어서,
    상기 제1 기판은 반도체 기판과 열 팽창율이 동일 또는 유사한 재료로 이루어지는 것을 특징으로 하는 프로브 카드의 공간 변형기.
  3. 제 1 항에 있어서,
    상기 제2 기판에는 상기 제1 기판을 관통하는 방향의 복수의 홈이 형성되고 상기 홈에 도전성 물질에 채워져 상기 복수의 도전성 배선이 형성되는 것을 특징으로 하는 프로브 카드의 공간 변형기.
  4. 제 1 항에 있어서,
    상기 제2 기판에는 상기 제1 기판을 관통하는 방향의 복수의 관통홀이 형성되고 상기 복수의 관통홀에 도전성 물질에 채워져 상기 복수의 도전성 배선이 형성되는 것을 특징으로 하는 프로브 카드의 공간 변형기.
  5. 제 1 항에 있어서,
    상기 제1 기판은 세라믹, 실리콘웨이퍼, 강화 글라스, 알루미나(Al2O3), 질화알루미늄(AlN), 실리콘카바이드(SiC) 중 선택된 하나의 재료로 이루어지는 것을 특징으로 하는 프로브 카드의 공간 변형기.
  6. 제 1 항에 있어서,
    상기 제2 기판은 실리콘웨이퍼, 알루미나, 질화알루미늄, 세라믹, FR4, 인쇄회로기판 중 선택된 하나의 재료로 이루어지는 것을 특징으로 하는 프로브 카드의 공간 변형기.
  7. 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기의 제작방법에 있어서,
    단층으로 이루어진 제1 기판에 제2 기판이 삽입되는 하나이상의 슬릿을 형성 하는 단계;
    제2 기판에 도전성 배선을 형성하는 단계;
    상기 제2 기판을 제1 기판의 슬릿에 삽입한 후 위치 정렬 및 고정하여 결합하는 단계;
    상기 제1 기판의 상하면에 상기 제2 기판의 금속 배선과 전기적으로 연결되는 금속 패드를 형성하는 단계를 포함하여 이루어지는 프로브 카드의 공간 변형기의 제작방법.
  8. 제 7 항에 있어서,
    상기 하나이상의 슬릿을 가공하는 단계는 기계가공 공정에 의하여 행하여 지는 것을 특징으로 하는 프로브 카드의 공간 변형기의 제작방법.
  9. 제 7 항에 있어서,
    상기 하나이상의 슬릿을 가공하는 단계는 에칭(etching) 공정에 의하여 행하여 지는 것을 특징으로 하는 프로브 카드의 공간 변형기의 제작방법.
  10. 제 7 항에 있어서,
    상기 제2 기판에 도전성 배선을 형성하는 단계는,
    제2 기판에 제1 기판을 관통하는 방향으로 복수개의 홈을 형성하는 단계,
    상기 복수개의 홈에 도전성 물질을 삽입하는 단계, 및
    상기 복수개의 홈에 삽입된 전도성 물질이 서로 분리되어 도선을 형성하도록 표면가공하는 단계를 포함하는 것을 특징으로 하는 프로브 카드의 공간 변형기의 제작방법.
  11. 제 7 항에 있어서,
    상기 제2 기판에 도전성 배선을 형성하는 단계는,
    제2 기판에 제1 기판을 관통하는 방향으로 복수개의 관통홀을 형성하는 단계, 및 상기 복수개의 관통홀에 도전성 물질을 삽입하는 단계를 포함하는 것을 특징으로 하는 프로브 카드의 공간 변형기의 제작방법.
KR1020090050103A 2009-06-05 2009-06-05 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법 KR101033400B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090050103A KR101033400B1 (ko) 2009-06-05 2009-06-05 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090050103A KR101033400B1 (ko) 2009-06-05 2009-06-05 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법

Publications (2)

Publication Number Publication Date
KR20100131287A KR20100131287A (ko) 2010-12-15
KR101033400B1 true KR101033400B1 (ko) 2011-05-09

Family

ID=43507368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090050103A KR101033400B1 (ko) 2009-06-05 2009-06-05 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법

Country Status (1)

Country Link
KR (1) KR101033400B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621360A (zh) * 2011-01-27 2012-08-01 台湾积体电路制造股份有限公司 探针板布线结构
CN104569514A (zh) * 2013-10-22 2015-04-29 旺矽科技股份有限公司 采用芯片封装用载板的空间转换器及其制造方法
KR101816676B1 (ko) 2016-02-16 2018-01-11 (주) 루켄테크놀러지스 프로브 카드

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102276512B1 (ko) * 2015-03-19 2021-07-14 삼성전기주식회사 전기 검사용 지그 및 그의 제조 방법
KR102520449B1 (ko) * 2021-04-29 2023-05-03 (주)샘씨엔에스 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080074010A (ko) * 2007-02-07 2008-08-12 (주)넴스프로브 열팽창 정합형 스페이스 트랜스포머
KR20090005785A (ko) * 2007-07-10 2009-01-14 (주)티에스이 스루 비아를 갖는 스페이스 트랜스포머와 그 제조 방법
KR20090057208A (ko) * 2009-05-26 2009-06-04 (주)엠투엔 프로브 기판 조립체

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080074010A (ko) * 2007-02-07 2008-08-12 (주)넴스프로브 열팽창 정합형 스페이스 트랜스포머
KR20090005785A (ko) * 2007-07-10 2009-01-14 (주)티에스이 스루 비아를 갖는 스페이스 트랜스포머와 그 제조 방법
KR20090057208A (ko) * 2009-05-26 2009-06-04 (주)엠투엔 프로브 기판 조립체

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621360A (zh) * 2011-01-27 2012-08-01 台湾积体电路制造股份有限公司 探针板布线结构
CN104569514A (zh) * 2013-10-22 2015-04-29 旺矽科技股份有限公司 采用芯片封装用载板的空间转换器及其制造方法
KR101816676B1 (ko) 2016-02-16 2018-01-11 (주) 루켄테크놀러지스 프로브 카드

Also Published As

Publication number Publication date
KR20100131287A (ko) 2010-12-15

Similar Documents

Publication Publication Date Title
KR100385963B1 (ko) 반도체 검사장치 및 이를 이용한 반도체장치 제조방법
JP4786679B2 (ja) プローブカード及びその製造方法
US8033012B2 (en) Method for fabricating a semiconductor test probe card space transformer
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
KR101033400B1 (ko) 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법
JP4343256B1 (ja) 半導体装置の製造方法
KR101990458B1 (ko) 프로브 카드 및 그 제조방법
KR101079895B1 (ko) 홀 형성 기판 및 그 제조방법과 웨이퍼 일괄 콘택트 보드
WO2009044975A1 (en) Probe card
JP2004317162A (ja) プローブカード、プローブピン及びその製造方法
KR101066551B1 (ko) 프로브 카드 제조에 사용되는 핀 어레이 틀
KR20090074383A (ko) 프로브 구조물 및 그 제조방법
KR100811466B1 (ko) 스페이스 트랜스포머 제조 방법
KR100679167B1 (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드
TWI754537B (zh) 空間轉換器、探針卡及其製造方法
JP4492976B2 (ja) 半導体装置
KR101016385B1 (ko) 전기 검사 장치 및 그 제조 방법
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
TWI721424B (zh) 空間轉換器、探針卡及其製造方法
KR102093419B1 (ko) 프로브 카드
KR100915326B1 (ko) 전기 검사 장치의 제조 방법
KR101047009B1 (ko) 프로브용 기판 제조방법
KR100805217B1 (ko) 프로브 카드
KR20090057208A (ko) 프로브 기판 조립체
KR101097156B1 (ko) 프로브카드용 보조기판의 금속봉 접합방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee