JP2019124671A - 検査装置及び検査方法 - Google Patents

検査装置及び検査方法 Download PDF

Info

Publication number
JP2019124671A
JP2019124671A JP2018007485A JP2018007485A JP2019124671A JP 2019124671 A JP2019124671 A JP 2019124671A JP 2018007485 A JP2018007485 A JP 2018007485A JP 2018007485 A JP2018007485 A JP 2018007485A JP 2019124671 A JP2019124671 A JP 2019124671A
Authority
JP
Japan
Prior art keywords
pad
signal
capacitive probe
substrate
capacitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018007485A
Other languages
English (en)
Inventor
共則 中村
Tomonori Nakamura
共則 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2018007485A priority Critical patent/JP2019124671A/ja
Priority to PCT/JP2018/045733 priority patent/WO2019142554A1/ja
Priority to TW108100159A priority patent/TW201935011A/zh
Publication of JP2019124671A publication Critical patent/JP2019124671A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits

Abstract

【課題】インターポーザの検査においてパッドの損傷を抑制することができる検査装置及び検査方法を提供する。【解決手段】検査装置100は、インターポーザ10を支持するステージ110と、パッド13と容量的に結合される容量型プローブ部120と、容量型プローブ部120がパッド13と容量的に結合されるように、ステージ110と容量型プローブ部120との相対位置を制御する電動マニピュレータ130と、容量型プローブ部120を介してパッド13に対してRF信号を出力することによりパッド13からの反射信号を測定するネットワークアナライザ140と、RF信号に対する反射信号の位相遅延に基づいて配線12の異常の有無を判定する制御部170と、を備える。【選択図】図3

Description

本発明の一側面は、インターポーザを検査する検査装置及び検査方法に関する。
従来、例えばメイン基板と複数のLSIとを中継する部材として、インターポーザが知られている。このようなインターポーザには、当該インターポーザ上に搭載される複数のLSI同士を電気的に接続するための多数の配線が設けられている。このようなインターポーザの各配線の異常の有無を検査する手法としては、インターポーザの各配線の端部に位置するパッドにプローブ針を当て、ネットワークアナライザ等により各配線のオープン(断線)又はショート(短絡)等を判定する手法が知られている(例えば特許文献1〜3参照)。
特開2005−309520号公報 特開2011−112560号公報 特開2012−093127号公報
しかしながら、上記のような検査手法では、パッドにプローブ針の先端が接触させられることによって、パッドが損傷してしまうおそれがある。特に、配線の数が数万本以上に及ぶようなインターポーザでは、配線及びパッドのサイズが非常に小さいため、上記のようなプローブ針の接触によってパッドが損傷する虞が高い。
そこで、本発明の一側面は、インターポーザの検査においてパッドの損傷を抑制することができる検査装置及び検査方法を提供することを目的とする。
本発明の一側面に係る検査装置は、基板、それぞれ基板の表面に形成された第1パッド及び第2パッド、並びに第1パッドと第2パッドとを結ぶ配線を有するインターポーザを検査する検査装置であって、インターポーザを支持する支持部と、第1パッドと容量的に結合される容量型プローブ部と、容量型プローブ部が第1パッドと容量的に結合されるように、支持部と容量型プローブ部との相対位置を制御する位置制御部と、容量型プローブ部を介して第1パッドに対して交流信号を出力することにより第1パッドからの反射信号を測定する測定部と、交流信号に対する反射信号の位相遅延に基づいて配線の異常の有無を判定する判定部と、を備える。
本発明の一側面に係る検査装置では、配線の一方のパッド(第1パッド)に対して容量的に結合される容量型プローブ部を介して、交流信号が第1パッドに対して出力されると共に、当該交流信号に対する反射信号が測定される。そして、当該交流信号に対する反射信号の位相遅延に基づいて配線の異常(例えば、オープン(断線)又はショート(短絡)等)の有無が判定される。上記検査装置によれば、第1パッドに対して容量的に結合される容量型プローブ部を用いたことにより、パッドにプローブ針を直接押し当てる従来の手法と比較して、第1パッドに対する物理的な負荷を低減することができる。これにより、第1パッドの損傷を抑制しつつ、インターポーザの配線の異常の有無を検査することができる。
上記検査装置は、基板に対して基板内にキャリアを発生させるための光を照射する光源を更に備えてもよい。この場合、基板を光で励起してキャリアを生成することにより、配線の電気容量を増大させることができる。その結果、反射信号を増大させ、反射信号のS/N比(信号対雑音比)を増大させることができる。
基板は、第1パッド及び第2パッドが設けられた第1表面と、第1表面とは反対側の第2表面とを有しており、光源は、第2表面に対向する位置に配置されており、第2表面に対して光を照射してもよい。この場合、光源を基板の第2表面側に配置することにより、光源と基板の第1表面側に配置される容量型プローブ部等の部材とが干渉することを防ぎ、第2表面側から基板に安定的に光を照射することが可能となる。その結果、反射信号のS/N比を安定的に増大させることができる。
上記検査装置は、第2パッドに対向するように配置された金属部材を更に備えてもよい。この場合、検査対象となる配線の容量型プローブ部と容量的に結合される側の端部(第1パッド)の反対側の端部(第2パッド)に対向するように金属部材が配置されることにより、当該配線の電気容量が増大する。その結果、反射信号を増大させ、反射信号のS/N比を増大させることができる。
インターポーザは、複数の配線及び複数の第1パッドを有しており、位置制御部は、容量型プローブ部と容量的に結合された所定の第1パッドについて測定部による測定が完了した後に、容量型プローブ部が所定の第1パッドとは異なる他の第1パッドと容量的に結合されるように、相対位置を変化させてもよい。この場合、支持部と容量型プローブ部との相対位置を順次変化させて反射信号を測定することにより、各配線の検査を順次実行することができる。
インターポーザは、複数の配線及び複数の第1パッドを有しており、容量型プローブ部は、それぞれ互いに異なる第1パッドと容量的に結合される複数の容量型プローブを有しており、上記検査装置は、複数の容量型プローブのうちから測定部と電気的に接続される容量型プローブを選択的に切り替える切替部を更に備えてもよい。この場合、単一の容量型プローブを用いて各配線の検査を実行する場合と比較して、支持部に対する容量型プローブ部の位置決めの回数を低減できる。これにより、各配線の検査を効率的に実行することができる。
測定部は、所定の位相遅延量に対応する周波数を有する交流信号を出力し、判定部は、反射信号の位相遅延と所定の位相遅延量とを比較することにより、配線の異常の有無を判定してもよい。この場合、交流信号の周波数を一定(所定の位相遅延量(例えば45度)に対応する周波数)にした状態で、各配線の検査を行うことができる。従って、各配線の検査毎に所定の位相遅延量に対応する周波数を特定し、特定された周波数の大きさから把握される位相遅延に基づいて配線の異常の有無を判定する場合と比較して、各配線の検査を効率的に実行することができる。
測定部は、ネットワークアナライザであってもよい。この場合、交流信号の信号源と反射信号を検出する部分との両方を含むネットワークアナライザを用いることにより、反射信号を測定するための装置構成を単純化することができる。
本発明の一側面に係る検査方法は、基板、それぞれ基板の表面に形成された第1パッド及び第2パッド、並びに第1パッドと第2パッドとを結ぶ配線を有するインターポーザを検査する検査方法であって、インターポーザを支持部によって支持するステップと、第1パッドと容量的に結合されるように容量型プローブ部を配置するステップと、容量型プローブ部を介して第1パッドに対して交流信号を出力することにより第1パッドからの反射信号を測定するステップと、交流信号に対する反射信号の位相遅延に基づいて配線の異常の有無を判定するステップと、を含む。
本発明の一側面に係る検査方法では、配線の一方のパッド(第1パッド)に対して容量的に結合される容量型プローブ部を介して、交流信号が第1パッドに対して出力されると共に、当該交流信号に対する反射信号が測定される。そして、当該交流信号に対する反射信号の位相遅延に基づいて配線の異常の有無が判定される。上記検査方法によれば、第1パッドに対して容量的に結合される容量型プローブ部を用いたことにより、パッドにプローブ針を直接押し当てる従来の手法と比較して、第1パッドに対する物理的な負荷を低減することができる。これにより、第1パッドの損傷を抑制しつつ、インターポーザの配線の異常の有無を検査することができる。
反射信号を測定するステップにおいて、基板に対して基板内にキャリアを発生させるための光を照射しながら反射信号を測定してもよい。この場合、基板を光で励起してキャリアを生成することにより、配線の電気容量を増大させることができる。その結果、反射信号を増大させ、反射信号のS/N比を増大させることができる。
基板は、第1パッド及び第2パッドが設けられた第1表面と、第1表面とは反対側の第2表面とを有しており、反射信号を測定するステップにおいて、光は、第2表面に対して照射してもよい。この場合、第2表面側から基板に安定的に光を照射することが可能となる。その結果、反射信号のS/N比を安定的に増大させることができる。
上記検査方法は、反射信号を測定するステップよりも前に、第2パッドに対向するように金属部材を配置するステップを更に含んでもよい。この場合、検査対象となる配線の容量型プローブ部を結合する側の端部(第1パッド)の反対側の端部(第2パッド)に対向するように金属部材を配置することにより、当該配線の電気容量を増大させることができる。その結果、反射信号を増大させ、反射信号のS/N比を増大させることができる。
インターポーザは、複数の配線及び複数の第1パッドを有しており、上記検査方法は、容量型プローブ部と容量的に結合された所定の第1パッドについての反射信号を測定するステップが完了した後に、容量型プローブ部が所定の第1パッドとは異なる他の第1パッドと容量的に結合されるように、支持部と容量型プローブ部との相対位置を変化させるステップを更に含んでもよい。この場合、支持部と容量型プローブ部との相対位置を順次変化させて反射信号を測定することにより、各配線の検査を順次実行することができる。
インターポーザは、複数の配線及び複数の第1パッドを有しており、容量型プローブ部は、それぞれ互いに異なる第1パッドと容量的に結合される複数の容量型プローブを有しており、反射信号を測定するステップにおいて、複数の容量型プローブのうちから測定対象となる容量型プローブを選択的に切り替えることにより、複数の容量型プローブの各々に対応する反射信号を測定してもよい。この場合、単一の容量型プローブを用いて各配線の検査を実行する場合と比較して、支持部に対する容量型プローブ部の位置決めの回数を低減できる。これにより、各配線の検査を効率的に実行することができる。
反射信号を測定するステップにおいて、所定の位相遅延量に対応する周波数を有する交流信号を出力し、判定するステップにおいて、交流信号に対する反射信号の位相遅延と所定の位相遅延量とを比較することにより、配線の異常の有無を判定してもよい。この場合、交流信号の周波数を一定(所定の位相遅延量(例えば45度)に対応する周波数)にした状態で、各配線の検査を行うことができる。従って、各配線の検査毎に所定の位相遅延量に対応する周波数を特定し、特定された周波数の大きさから把握される位相遅延に基づいて配線の異常の有無を判定する場合と比較して、各配線の検査毎に交流信号の周波数をスキャンする(変化させる)必要がないため、各配線の検査を効率的に実行することができる。
本発明の一側面によれば、インターポーザの検査においてパッドの損傷を抑制することができる検査装置及び検査方法を提供することができる。
一実施形態のインターポーザの概略構成を示す斜視図である。 図1における領域Aの拡大図である。 第1実施形態の検査装置の全体構成を示す図である。 パッドと容量型プローブとの容量的な結合の一例を示す概略図である。 容量型プローブ部の移動制御の一例を説明するための模式図である。 パッドと容量型プローブとの容量的な結合の変形例を示す概略図である。 図3の検査装置による検査方法を示すフローチャートである。 第2実施形態の検査装置の全体構成を示す図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。また、図面に示される各部材(又は部位)の寸法又は寸法の比率は、説明をわかり易くするために、実際の寸法又は寸法の比率とは異なることがある。
[第1実施形態]
まず、図1を参照して、本実施形態に係る検査装置100(図3参照)の検査対象となる被検査デバイス(DUT:Device Under Test)であるインターポーザ10について説明する。インターポーザ10は、プロセッサ20と4つのメモリ30A〜30Dとが搭載される基板11を有している。基板11には、プロセッサ20とメモリ30A〜30Dとを大帯域で接続する複数の配線が設けられている。基板11に設けられた配線の総数は、例えば数万本以上である。基板11は、例えばシリコン基板である。プロセッサ20は、例えばCPU(Central Processing Unit)、GPU(Graphics Processing Unit)等のプロセッサユニットである。メモリ30A〜30Dは、例えばDRAM(Dynamic Random Access Memory)、HBM(High Bandwidth Memory)等のメモリユニットである。
図1に示されるように、本実施形態では一例として、矩形板状の基板11の厚み方向から見て、基板11の一方面(第1表面11a)の中央部にプロセッサ20が搭載される。また、図1において、プロセッサ20の右側、下側、左側及び上側に、メモリ30A〜30Dが搭載される。
図2は、図1における領域Aの拡大図である。図2に示されるように、基板11の第1表面11aには、プロセッサ20とメモリ30Aとを接続するための複数の配線12が設けられている。複数の配線12の線幅/間隙(L/S)は、例えば1μm〜2μmである。各配線12の両端部には、半田ボールを実装するためのパッド13(第1パッド)及びパッド14(第2パッド)が設けられている。パッド13は、インターポーザ10とプロセッサ20とを接続するための接続パッドであり、パッド14は、インターポーザ10とメモリ30Aとを接続するための接続パッドである。
図2におけるP1は、複数のパッド13が形成された領域を示している。複数のパッド13は、矩形状の領域P1において、例えば30μm〜40μmピッチで配置されている。図2における複数(ここでは8つ)の領域P2の各々は、複数のパッド14が形成された領域を示している。複数のパッド14は、上述したパッド13と同様に、それぞれ矩形状の各領域P2において、例えば30〜40μmピッチで配置されている。なお、プロセッサ20と他のメモリ30B〜30Dとの間にも、上記と同様に複数の配線及びパッドが設けられている。プロセッサ20と他のメモリ30B〜30Dとの間のインターポーザ10の構成(配線及びパッド)は、プロセッサ20とメモリ30Aとの間の構成と同様であるため、詳細な説明を省略する。
図3は、検査装置100の全体構成を示す図である。検査装置100は、基板11上にプロセッサ20及びメモリ30A〜30Dが搭載される前の状態のインターポーザ10について、プロセッサ20とメモリ30A〜30Dとを接続する各配線12の異常の有無を検査するための構成を備えている。図3に示されるように、検査装置100は、ステージ110(支持部)と、容量型プローブ部120と、電動マニピュレータ130(位置制御部)と、ネットワークアナライザ140(測定部)と、スイッチユニット150(切替部)と、光源装置160(光源)と、検査装置100の各部の動作を制御する制御部170と、を備えている。制御部170は、ネットワークアナライザ140による測定結果(反射信号の位相遅延)に基づいて配線の異常の有無を判定する判定部としても機能する。
ステージ110は、インターポーザ10を支持する部材である。ステージ110は、導電性を有しており、アース接続(接地)されている。ステージ110は、例えば金属部材である。上述したように、ステージ110には、プロセッサ20及びメモリ30A〜30Dが搭載される前の状態のインターポーザ10が支持される。すなわち、ステージ110に支持されるインターポーザ10は、基板11と、それぞれ基板11の表面(第1表面11a)に形成された複数のパッド13,14と、それぞれパッド13とパッド14とを結ぶ複数の配線12と、を有している。本実施形態では一例として、基板11の第1表面11aとは反対側の表面(第2表面11b)の少なくとも一部がステージ110に載置されることにより、インターポーザ10がステージ110に支持されている。ステージ110は、例えばXYZステージである。すなわち、ステージ110に支持されたインターポーザ10の基板11の厚み方向をZ軸方向とすると、ステージ110は、図示しない駆動機構によって、Z軸方向、並びに、Z軸方向に直交するX軸方向及びY軸方向に移動可能とされている。
ステージ110には、光源装置160から出力された光(励起光)を基板11の第2表面11bに照射するための透光部111が設けられている。本実施形態では、透光部111は、ステージ110の中央部に設けられた開口部である。ただし、透光部111は、開口部に限定されず、例えばガラス等の光透過部材によって形成されていてもよい。
容量型プローブ部120は、ネットワークアナライザ140と電気的に接続されており、測定対象となる配線12の一方の端部(本実施形態ではパッド13)と容量的に結合される。本実施形態では、容量型プローブ部120は、それぞれ互いに異なるパッド13と容量的に結合される複数の容量型プローブ121(図4参照)を有している。容量型プローブ121とパッド13とは一対一に対応している。すなわち、1つの容量型プローブ121が、1つのパッド13と容量的に結合される。
図4は、パッド13と容量型プローブ121との容量的な結合の一例を示す概略図である。容量型プローブ121は、パッド13と容量的に結合される電極部材である。容量型プローブ121のパッド13に対向する先端部には、耐摩耗性及び高誘電率を有する材料によって形成された被覆部122が設けられている。被覆部122の材料は、例えばフッ素樹脂(フッ化炭素樹脂)等である。また、基板11の第1表面11aには、上述したパッド13及び当該パッド13に接続された配線12が設けられていると共に、パッド13の縁部及び配線12を覆うように保護膜15が設けられている。保護膜15には、パッド13の上面を露出させると共に上述した半田ボールを形成するための開口部15aが形成されている。保護膜15の材料は、例えば二酸化ケイ素(SiO2)、感光性ポリイミド等である。保護膜15は、例えばCVD(化学気相成長)、塗布、露光等の手法によって形成される。
図4に示されるように、容量型プローブ121は、基板11の厚み方向から見て、容量型プローブ121と測定対象の配線12のパッド13とが重なるように配置される。ここで、基板11の厚み方向から見て、容量型プローブ121の被覆部122の先端面122aは、開口部15aよりも大きい。このため、被覆部122の先端面122aの縁部が保護膜15に当接する。その結果、被覆部122とパッド13とを離間させた状態で(すなわち、パッド13に対して非侵襲的に)、容量型プローブ121をパッド13に容量的に結合させることができる。インターポーザ10に対する容量型プローブ121(容量型プローブ部120)の位置決め(アライメント)は、後述する電動マニピュレータ130によって実行される。
電動マニピュレータ130は、容量型プローブ部120がパッド13と容量的に結合されるように(本実施形態では、複数の容量型プローブ121がそれぞれ対応するパッド13と容量的に結合されるように)、ステージ110(すなわち、ステージ110に支持されたインターポーザ10)と容量型プローブ部120との相対位置を制御する。具体的には、電動マニピュレータ130は、各容量型プローブ部120を移動させることにより、上記相対位置を変化させる。ただし、上記相対位置は、ステージ110が移動することによって変化させられてもよい。この場合、ステージ110の駆動機構が、検査装置100における位置制御部として機能する。或いは、上記相対位置は、容量型プローブ部120及びステージ110の両方が移動することによって変化させられてもよい。この場合、電動マニピュレータ130及びステージ110の駆動機構の両方が、検査装置100における位置制御部として機能する。
図5は、電動マニピュレータ130による容量型プローブ部120の移動制御の一例を説明するための模式図である。図5は、基板11の第1表面11aに直交する方向から見た場合における、第1表面11a上に配置された複数のパッド13(ここでは6行×3列に配置された18個のパッド13)及び容量型プローブ部120の位置関係を概略的に示している。ここでは一例として、容量型プローブ部120は、3行×3列に配置された9個の容量型プローブ121を有している。隣り合う容量型プローブ121同士のピッチ(中心間の距離)は、隣り合うパッド13同士のピッチと同一である。
図5の(A)及び(B)に示されるように、電動マニピュレータ130は、複数の容量型プローブ121の先端面122aと複数のパッド13とが対向するように、容量型プローブ部120を移動させる。(A)は移動前の状態を示しており、(B)は移動後の状態を示している。続いて、図5の(B)及び(C)に示されるように、電動マニピュレータ130は、図5の(B)に示される状態において容量型プローブ部120と容量的に結合されたパッド群について後述するネットワークアナライザ140による反射信号の測定が完了した後に、容量型プローブ部120が上記パッド群とは異なる未測定の他のパッド群(ここでは、図5の(C)において複数の容量型プローブ121の先端面122aに対向する複数のパッド13)と容量的に結合されるように、上記相対位置を変化させる。このような電動マニピュレータ130による容量型プローブ部120の移動(走査)によって、各パッド13についての測定を順次実行することができる。
電動マニピュレータ130は、図4に示されるようにパッド13に対する容量型プローブ121の先端面122aの位置決めを行う際に、被覆部122の先端面122aと保護膜15(すなわちインターポーザ10)との間で及ぼし合う力(すなわち、インターポーザ10にかかる荷重)を測定してもよい。そして、電動マニピュレータ130は、当該荷重が予め定められた閾値以下となるようにフィードバック制御を行うことにより、パッド13に対する容量型プローブ121の先端面122aの位置を決定してもよい。或いは、各容量型プローブ121の少なくとも先端部分は、上下方向(先端面122aに直交する方向)に移動自在とされていてもよい。この場合、容量型プローブ121の先端面122aがインターポーザ10に及ぼす荷重は、容量型プローブ121において上下方向に移動自在とされている先端部分の重量に応じた大きさとなる。いずれの手法によっても、容量型プローブ121の先端面122aが保護膜15を介してパッド13に及ぼす荷重を比較的小さくすることができる。
一般に、プローブ針をパッドに押し当てて行う侵襲的な検査の場合には、プローブ針とパッドとが点接触する部分に対して10g程度の荷重がかかる。一方、上述したように容量型プローブ121をパッド13に容量的に結合する手法によれば、インターポーザ10に対してかかる荷重を、先端面122aと保護膜15とが面接触する部分に対する、制御可能な範囲で限りなく0gに近い荷重(先端面122aと保護膜15とを密着させるために必要最低限の荷重)に抑えることができる。その結果、従来のプローブ針を用いた検査と比較して、パッド13に対してかかる荷重を効果的に低減でき、パッド13の損傷を抑制することができる。
また、図6に示されるように、検査装置100は、基板11との距離を計測可能な距離センサ123を備えていてもよい。距離センサ123は、例えば静電容量方式のセンサ(容量センサ)であり、距離センサ123の先端面123aと基板11(例えば第1表面11a)との距離を計測する。例えば、図6に示されるように、距離センサ123は、距離センサ123の先端面123aと容量型プローブ121の先端面122aとが、基板11の厚み方向に直交する略同一平面上に位置するように、容量型プローブ121と近接する位置に配置される。また、距離センサ123は、例えば電動マニピュレータ130によって、容量型プローブ121と同期して移動するように制御される。これにより、距離センサ123により計測された先端面123aと基板11との距離から、容量型プローブ121の先端面122aと基板11との距離を把握することができる。この場合、電動マニピュレータ130は、距離センサ123により計測された値に基づいて、容量型プローブ121の先端面122aがインターポーザ10に接触しないように、容量型プローブ121の位置決めを行ってもよい。これにより、電動マニピュレータ130は、容量型プローブ121の先端面122aの位置を、インターポーザ10から離間すると共にパッド13と容量的に結合されて反射信号を測定可能な位置に調節することができる。その結果、容量型プローブ121をインターポーザ10に接触させることなく(インターポーザ10に荷重をかけることなく)、反射信号を測定することが可能となり、パッド13の損傷をより確実に抑制することができる。
ネットワークアナライザ140は、容量型プローブ121(容量型プローブ部120)を介してパッド13に対してRF(radio frequency)信号(交流信号)を出力することにより、当該パッド13からの反射信号(反射波)を測定する。ネットワークアナライザ140は、RF信号の信号源と反射信号を測定する部分とが内蔵された装置である。具体的には、ネットワークアナライザ140は、ステージ110に接続される第1端子141(グランド端子)と、容量型プローブ部120に接続される第2端子142とを有している。第1端子141は、ステージ110に接続されている。これにより、ステージ110は、アース接続されている。第2端子142は、後述するスイッチユニット150を介して容量型プローブ部120と電気的に接続されている。この状態でネットワークアナライザ140の第2端子142からRF信号が出力されることにより、第2端子142において測定対象のパッド13からの反射信号が測定される。反射信号は、いわゆるSパラメータであるS11信号又はS22信号等として測定される。
スイッチユニット150は、複数の容量型プローブ121のうちから、ネットワークアナライザ140と電気的に接続される容量型プローブ121を選択的に切り替える装置である。例えば、図5の(B)に示される状態において、スイッチユニット150は、複数(ここでは9個)の容量型プローブ121のうちから一の容量型プローブ121のみがネットワークアナライザ140と電気的に接続されるように、ネットワークアナライザ140と当該一の容量型プローブ121との電気的な接続を確立する。そして、当該一の容量型プローブ121による反射信号の測定が完了した後に、スイッチユニット150は、ネットワークアナライザ140と他の容量型プローブ121との電気的な接続を確立する。このように、スイッチユニット150が、ネットワークアナライザ140と電気的に接続される容量型プローブ121を順次切り替えることにより、各容量型プローブ121についての反射信号の測定が順次実行される。
光源装置160は、基板11に対して基板11内にキャリアを発生させるための光を照射する装置である。具体的には、光源装置160は、基板11のバンドギャップエネルギーよりも大きいエネルギーを有する光(励起光)を基板11に照射する。これにより、基板11が励起され、基板11内にキャリアが生成される。その結果、配線12の電気容量が増大することにより上述した反射信号が増大し、反射信号のS/N比が増大する。光源装置160は、例えば図3に示されるように、基板11の第2表面11bに対向する位置に配置されており、第2表面11bに対して光を照射する。光源装置160は、ネットワークアナライザ140による反射信号の測定が実施されている間、基板11に対して一定強度の光を連続的に照射する。
制御部170は、ステージ110、容量型プローブ部120、電動マニピュレータ130、ネットワークアナライザ140、スイッチユニット150、及び光源装置160の動作を制御する。制御部170は、例えばCPU等のプロセッサ、記憶媒体であるRAM、ROM(Read Only Memory)及びHDD(Hard Disk Drive)等を含むコンピュータである。
また、制御部170は、測定対象のパッド13についてネットワークアナライザ140により測定された反射信号のRF信号に対する位相遅延に基づいて、当該パッド13に対応する配線12の異常の有無を判定する。例えば、制御部170は、以下のような反射信号の位相遅延の特性に基づいて、配線12の異常(オープン又はショート)の有無を判定する。すなわち、反射信号は、配線12に付随するL(インダクタンス)、C(キャパシタンス)及びR(レジスタンス)による位相遅延の影響を受ける。例えば、配線12がオープン(断線)していた場合には、当該配線12に接続されたパッド13の容量が小さくなるため、C(キャパシタンス)が大幅に減少する。その結果、配線12が良品である場合(オープンしていない場合)と比較して、反射信号の位相遅延が減少する。一方、配線12がショート(短絡)していた場合には、当該配線12に接続されたパッド13が他のパッド13とも接続されている状態となるため、C(キャパシタンス)が大幅に増大する。その結果、配線12が良品である場合(ショートしていない場合)と比較して、反射信号の位相遅延が増大する。
以下、反射信号の位相遅延に基づく配線12の検査手順の例を説明する。ここでは、ネットワークアナライザ140において周波数スキャンを行う場合(RF信号の周波数を変化させる場合)及び周波数スキャンを行わない場合のそれぞれの場合の手順例を説明する。いずれの手順例においても、配線12が良品である場合に所定の位相遅延量(ここでは一例として45度)の位相遅延を生じさせるRF信号の周波数(以下「特定周波数」)が予め推定されているものとする。このような特定周波数は、配線12に付随するL(インダクタンス)、C(キャパシタンス)、R(レジスタンス)等のパラメータに基づいて予め推定可能である。ここでは、複数の配線12は、いずれも同様のパラメータを有しており、特定周波数が同一であるものとする。なお、互いにパラメータの異なる複数の配線群が存在する場合には、配線群毎に異なる特定周波数を用いて下記と同様の検査を実施すればよい。
(周波数スキャンを行う場合の手順例)
ネットワークアナライザ140は、RF信号の周波数を順次変更しながら、各周波数のRF信号に対する反射信号の位相遅延を測定することにより、位相遅延が所定の位相遅延量(45度)になる周波数fを検出又は推定する。すなわち、ネットワークアナライザ140は、RF信号の周波数を適宜変更しながら反射信号を測定することにより、所定の位相遅延量(45度)に対応する周波数fを決定する。続いて、制御部170は、周波数fと特定周波数との差d1を算出し、当該差d1が予め定められた許容誤差内(例えば、−δ1≦d1≦δ1)であるか否かを判定する。ここで、δ1は、予めオペレータ等によって定められた0よりも大きい閾値である。具体的には、制御部170は、周波数fが特定周波数よりも許容範囲を超えて小さい場合(すなわち、「d1<−δ1」が成立する場合)には、反射信号の位相遅延が許容範囲を超えて小さいと判定し、測定対象の配線12はオープンしていると判定する。一方、制御部170は、周波数fが特定周波数よりも許容範囲を超えて大きい場合(すなわち、「δ1<d1」が成立する場合)には、反射信号の位相遅延が許容範囲を超えて大きいと判定し、測定対象の配線12はショートしていると判定する。この例では、周波数fと特定周波数との差d1が、反射信号の位相遅延を示す指標といて用いられる。
(周波数スキャンを行わない場合の手順例)
ネットワークアナライザ140は、特定周波数を有するRF信号を出力し、当該RF信号に対する反射信号を測定する。続いて、制御部170は、当該反射信号の位相遅延v(角度)と所定の位相遅延量(45度)とを比較する。例えば、制御部170は、位相遅延vと所定の位相遅延量(45度)との差d2(=v−45)が予め定められた許容誤差内(例えば、−δ2≦d2≦δ2)であるか否かを判定することにより、配線12の異常の有無を判定する。ここで、δ2は、予めオペレータ等によって定められた0よりも大きい閾値である。具体的には、制御部170は、位相遅延vが所定量よりも許容範囲を超えて小さい場合(すなわち、「d2<−δ2」が成立する場合)、測定対象の配線12はオープンしていると判定する。一方、制御部170は、位相遅延vが所定量よりも許容範囲を超えて大きい場合(すなわち、「δ2<d2」が成立する場合)には、測定対象の配線12はショートしていると判定する。
以上述べた2つの手順例を比較すると、後者の方が、ネットワークアナライザ140における周波数スキャンを省略できるため、効率的に検査を実行することができる。そこで、例えば、検査装置100は、良品であること(オープンもショートも生じていないこと)が判明している配線12について前者の手順(周波数スキャン)を実行することにより、精度の高い特定周波数を求めてから、当該特定周波数を用いて残りの各配線12について後者の手順を実行してもよい。
制御部170は、各配線12についての異常の有無の判定結果をモニタ(不図示)等に出力してもよい。例えば、制御部170は、図2で示したような配線構成を示す画面をモニタ上に出力してもよい。そして、制御部170は、このような画面において、異常(オープン又はショート)が検出された配線12に対応する箇所を、異常の種類毎に予め定められた色(例えばオープンしている配線には青色、ショートしている配線には赤色)で表してもよい。このような画面をモニタ上に出力することにより、オペレータに配線の異常個所及び異常の種類を視覚的に容易に把握させることが可能となる。なお、インターポーザ10に設けられた複数の配線12のうち1つでも異常がある場合に当該インターポーザ10を不良品と判定する場合には、制御部170は、配線12の異常が検出された時点でそれ以降の測定を行う必要がない。この場合には、制御部170は、配線12の異常が最初に検出された時点で、配線12に異常が検出された旨を示す情報をモニタ等に出力し、残りの配線12についての反射信号の測定及び異常の有無の判定を省略してもよい。
[検査装置100による検査方法]
次に、図7を参照して、検査装置100による検査方法の手順の一例について説明する。ここでは一例として、上述した「周波数スキャンを行わない場合の手順例」に基づく手順について説明する。なお、上述した「周波数スキャンを行う場合の手順例」に基づく手順を行う場合には、後述するステップS5及びS6における処理が、上述した「周波数スキャンを行う場合の手順例」に基づく手順に置き換えられる。
まず、ステップS1において、検査対象のインターポーザ10(プロセッサ20及びメモリ30A〜30Dが搭載される前の状態のインターポーザ10)が、ステージ110によって支持される(図3参照)。続いて、ステップS2において、測定対象のパッド13と容量的に結合されるように、容量型プローブ部120が配置される。例えば、図5の(A)及び(B)に示されるように、電動マニピュレータ130によって、複数の容量型プローブ121が、未検査の複数のパッド13上に移動させられる。これにより、複数の容量型プローブ121と複数のパッド13との位置関係は、図5の(B)に示したような状態となる。
続いて、ステップS3〜S5において、反射信号の測定(すなわち、ネットワークアナライザ140から容量型プローブ部120を介してパッド13に対してRF信号を出力することによって反射信号を測定する処理)が実行される。
まず、ステップS3において、スイッチユニット150によって、複数(図5の例では9個)の容量型プローブ121のうちから測定対象となる一の容量型プローブ121が選択される。これにより、選択された容量型プローブ121が、ネットワークアナライザ140の第2端子142と電気的に接続される。
続いて、ステップS4において、光源装置160によって、基板11の第2表面11bに対して光(励起光)が照射される。当該光は、各配線12についての反射信号の測定が完了するまで、基板11の第2表面11bに対して連続的に照射される。これにより、後述のステップS5において、基板11に対して当該光を照射しながら反射信号を測定することが可能となる。
続いて、ステップS5において、ネットワークアナライザ140が、容量型プローブ部120を介してパッド13に対してRF信号を出力することにより、パッド13からの反射信号を測定する。具体的には、スイッチユニット150によって選択された容量型プローブ121に対してネットワークアナライザ140からのRF信号が出力され、当該容量型プローブ121に対応するパッド13についての反射信号が測定される。上述した通り、ここでは一例として、ネットワークアナライザ140は、特定周波数に対応するRF信号を出力することにより、当該RF信号に対応する反射信号を測定する。
続いて、ステップS6において、制御部170は、RF信号に対する反射信号の位相遅延に基づいて、測定対象の配線12(反射信号が測定されたパッド13に対応する配線12)の異常の有無を判定する。具体的には、制御部170は、上述した「周波数スキャンを行わない場合の手順例」に基づいて、特定周波数に対応するRF信号に対する反射信号の位相遅延v(角度)と所定の位相遅延量(ここでは一例として45度)とを比較することにより、測定対象の配線12の異常の有無を判定する。
容量型プローブ部120が有している複数の容量型プローブ121の全てについての測定が完了するまで、上述したステップS3〜S6が繰り返し実施される(ステップS7)。図5の(B)の例では、9個の容量型プローブ121の全てについての反射信号の測定が完了するまで、上述したステップS3〜S6が繰り返し実施される。すなわち、スイッチユニット150によって、一の容量型プローブ121による測定が完了する毎に、測定対象となる容量型プローブ121が選択的に切り替えられることにより、ステップS5において各容量型プローブ121について反射信号が測定され、ステップS6において各配線12の異常の有無が判定される。
また、全てのパッド13についての測定が完了するまで、上述したステップS2〜S7が繰り返し実施される(ステップS8)。図5の例では、図5の(B)に示す状態において9個の容量型プローブ121の全てについての反射信号の測定が完了した後、未検査のパッド13(上側3行の9個のパッド13)が存在する。従って、この場合には、ステップS2に戻り、電動マニピュレータ130によって、容量型プローブ121が未検査のパッド13上に移動させられる。すなわち、図5の(B)及び(C)に示されるように、電動マニピュレータ130は、容量型プローブ部120と容量的に結合されたパッド群(ここでは、図5の(B)において複数の容量型プローブ121に対向する複数のパッド13)について反射信号の測定が完了した後に、容量型プローブ部120が上記パッド群とは異なる未測定の他のパッド群(ここでは、図5の(C)において複数の容量型プローブ121に対向する複数のパッド13)と容量的に結合されるように、ステージ110と容量型プローブ部120との相対位置を変化させる。
全てのパッド13についての測定が完了した後(ステップS8:YES)、ステップS9において、制御部170は、例えばモニタ等に検査結果を出力する。上述したように、例えば、制御部170は、異常(オープン又はショート)が検出された配線12に対応する箇所が異常の種類毎に予め定められた色で表された画面をモニタ上に表示させる。
なお、インターポーザ10に設けられた複数の配線12のうち1つでも異常がある場合に当該インターポーザ10を不良品と判定する場合には、制御部170は、配線12の異常が検出された時点でそれ以降の測定を行う必要がない。そこで、このような場合には、上述したステップS6において配線12の異常が検出された時点で、制御部170は、ステップS9に移行し、配線12に異常が検出された旨を示す検査結果をモニタ等に出力して処理を終了してもよい。
[作用効果]
上述した検査装置100及び検査装置100による検査方法では、配線12の一方のパッド13に対して容量的に結合される容量型プローブ部120を介して、RF信号がパッド13に対して出力されると共に、当該RF信号に対する反射信号が測定される。そして、当該RF信号に対する反射信号の位相遅延に基づいて配線12の異常の有無が判定される。従って、検査装置100及び検査方法によれば、パッド13に対して容量的に結合される容量型プローブ部120を用いたことにより、パッド13にプローブ針を直接押し当てる従来の手法と比較して、パッド13に対する物理的な負荷を低減することができる。これにより、パッド13の損傷を抑制しつつ、インターポーザ10の配線12の異常の有無を検査することができる。また、本手法によれば、パッド13にプローブ針を直接押し当てる従来の手法と比較して、高速に検査(反射信号の測定及び反射信号の位相遅延に基づく判定)を実行することができる。
また、検査装置100は、基板11に対して基板11内にキャリアを生成させるための光(励起光)を照射する光源装置160を備えている。従って、基板11を光で励起してキャリアを生成することにより、配線12の電気容量を増大させることができる。その結果、反射信号を増大させ、反射信号のS/N比を増大させることができる。これにより、配線12の異常の有無を精度良く判定することができる。
また、基板11は、パッド13,14が設けられた第1表面11aと、第1表面11aとは反対側の第2表面11bとを有している。光源装置160は、第2表面11bに対向する位置に配置されている。光源装置160は、第2表面11bに対して光を照射する。このように、光源装置160を基板11の第2表面11b側に配置することにより、光源装置160と基板11の第1表面11a側に配置される容量型プローブ部120等の部材とが干渉することを防ぎ、第2表面11b側から基板11に安定的に光を照射することが可能となる。その結果、反射信号のS/N比を安定的に増大させることができる。
また、電動マニピュレータ130は、容量型プローブ部120と容量的に結合されたパッド群(所定の第1パッド)についてネットワークアナライザ140による測定が完了した後に、容量型プローブ部120が当該パッド群とは異なる他のパッド群と容量的に結合されるように、ステージ110と容量型プローブ部120との相対位置を変化させる。このように、ステージ110と容量型プローブ部120との相対位置を順次変化させて反射信号を測定することにより、各配線12の検査を順次実行することができる。
また、検査装置100は、複数の容量型プローブ121のうちからネットワークアナライザ140と電気的に接続される容量型プローブ121を選択的に切り替えるスイッチユニット150を備えている。仮に単一の容量型プローブ121を用いて各配線12の検査を実行する場合には、各配線12の検査(測定)が完了する毎に、当該容量型プローブ121を次の検査対象となる配線12のパッド13上に毎回移動させなければならない。一方、容量型プローブ部120がスイッチユニット150によって選択的に切り替え可能な複数の容量型プローブ121を有していることにより、上記のように単一の容量型プローブ121を用いて各配線12の検査を実行する場合と比較して、ステージ110に対する容量型プローブ部120の位置決めの回数を低減できる。これにより、各配線12の検査を効率的に実行することができる。
また、上述した「周波数スキャンを行わない場合の手順例」においては、ネットワークアナライザ140は、所定の位相遅延量(例えば45度)に対応する特定周波数を有するRF信号を出力する。また、制御部170は、反射信号の位相遅延と所定の位相遅延量とを比較することにより、配線12の異常の有無を判定する。この場合、RF信号の周波数を一定(すなわち、特定周波数)にした状態で、各配線12の検査を行うことができる。従って、各配線12の検査毎に所定の位相遅延量に対応する周波数を特定し、特定された周波数の大きさから把握される位相遅延に基づいて配線の異常の有無を判定する場合(すなわち、上述した「周波数スキャンを行う場合の手順例」)と比較して、各配線12の検査を効率的に実行することができる。
また、検査装置100における測定部として、RF信号の信号源と反射信号を検出する部分との両方を含むネットワークアナライザ140を用いることにより、反射信号を測定するための装置構成を単純化することができる。
[第2実施形態]
図8は、第2実施形態に係る検査装置200の全体構成を示す図である。例えば、第1実施形態のようにインターポーザ10の基板11がシリコン基板である場合には、光源装置160からの光によって基板11を励起させてキャリアを生成することができる。しかし、基板11として例えばシリコン以外のガラス等の材料によって形成された基板を用いる場合等には、上記のように光によって基板11を励起させる手法を適用できない。そこで、検査装置200は、光によって基板11を励起させる手法とは異なる手法によって配線12の電気容量を増大させるように構成されている。具体的には、図8に示されるように、検査装置200は、光源装置160の代わりに、測定対象の配線12のパッド14に対向するように配置された金属部材210を備える点で、検査装置100と相違している。検査装置200のその他の構成は、検査装置100と同様である。
金属部材210は、例えば平板状の金属部材である。金属部材210の材料は、例えばアルミニウム等である。例えば、金属部材210は、基板11の厚み方向から見て、測定対象の配線12のパッド14と重なるように、パッド14と近接する位置に配置される。
検査装置200によれば、検査対象となる配線12の容量型プローブ部120(容量型プローブ121)と容量的に結合される側の端部(パッド13)の反対側の端部(パッド14)に対向するように金属部材210が配置されることにより、当該配線12の電気容量が増大する。その結果、ネットワークアナライザ140によって測定される反射信号を増大させ、反射信号のS/N比を増大させることができる。
検査装置200を用いて検査を実行する場合には、図7におけるステップS4に代えて、測定対象の配線12のパッド14に対向するように金属部材210を配置する処理が実行されればよい。なお、金属部材210が、基板11の厚み方向から見て、基板11に設けられた全ての配線12のパッド14に対向するような大きさ及び形状を有している場合には、金属部材210が配置される処理は、最初の1回だけ実行されればよい。また、金属部材210が配置される処理は、図7におけるステップS1においてインターポーザ10がステージ110上に載置されてから、ステップS5における反射信号の測定が行われるまでの任意の時点に実行され得る。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
例えば、検査装置における測定部は、ネットワークアナライザ140の代わりに、以下のような複数の装置によって構成されてもよい。例えば、方向性結合器と周波数シンセサイザとによって上記RF信号の信号源が構成され、ロックインアンプ、スペクトラムアナライザ、パワーメータ等によって上記反射信号(S11信号等)を測定する部分が構成されてもよい。
また、上記実施形態では、プロセッサ20と接続されるパッド13に対して反射信号の測定が実施されたが、メモリ30A〜30Dと接続されるパッド14に対して反射信号の測定が実施されてもよい。すなわち、上述した容量型プローブ121による反射信号の測定は、検査対象となる配線12のいずれか一方のパッドに対して実行されればよい。
また、上述した第1実施形態と第2実施形態とは互いに組み合わせられてもよい。例えば、基板11がシリコン基板である場合には、配線12の電気容量を増大させる手法として、第1実施形態における光源装置160からの光の照射と、第2実施形態における金属部材210の配置とを両方適用することが可能である。従って、検査装置は、上述した光源装置160及び金属部材210の両方を備えた上で、基板11に対する光の照射及び金属部材210の配置の両方を実行することによって、配線12の電気容量を増大させてもよい。
10…インターポーザ、11…基板、11a…第1表面、11b…第2表面、12…配線、13…パッド(第1パッド)、14…パッド(第2パッド)、100,200…検査装置、110…ステージ(支持部)、120…容量型プローブ部、121…容量型プローブ、130…電動マニピュレータ(位置制御部)、140…ネットワークアナライザ(測定部)、150…スイッチユニット(切替部)、160…光源装置(光源)、170…制御部(判定部)、210…金属部材。

Claims (15)

  1. 基板、それぞれ前記基板の表面に形成された第1パッド及び第2パッド、並びに前記第1パッドと前記第2パッドとを結ぶ配線を有するインターポーザを検査する検査装置であって、
    前記インターポーザを支持する支持部と、
    前記第1パッドと容量的に結合される容量型プローブ部と、
    前記容量型プローブ部が前記第1パッドと容量的に結合されるように、前記支持部と前記容量型プローブ部との相対位置を制御する位置制御部と、
    前記容量型プローブ部を介して前記第1パッドに対して交流信号を出力することにより前記第1パッドからの反射信号を測定する測定部と、
    前記交流信号に対する前記反射信号の位相遅延に基づいて前記配線の異常の有無を検出する判定部と、
    を備える、検査装置。
  2. 前記基板に対して前記基板内にキャリアを発生させるための光を照射する光源を更に備える、請求項1に記載の検査装置。
  3. 前記基板は、前記第1パッド及び前記第2パッドが設けられた第1表面と、前記第1表面とは反対側の第2表面とを有しており、
    前記光源は、前記第2表面に対向する位置に配置されており、前記第2表面に対して前記光を照射する、請求項2に記載の検査装置。
  4. 前記第2パッドに対向するように配置された金属部材を更に備える、請求項1〜3のいずれか一項に記載の検査装置。
  5. 前記インターポーザは、複数の前記配線及び複数の前記第1パッドを有しており、
    前記位置制御部は、前記容量型プローブ部と容量的に結合された所定の第1パッドについて前記測定部による測定が完了した後に、前記容量型プローブ部が前記所定の第1パッドとは異なる他の第1パッドと容量的に結合されるように、前記相対位置を変化させる、請求項1〜4のいずれか一項に記載の検査装置。
  6. 前記インターポーザは、複数の前記配線及び複数の前記第1パッドを有しており、
    前記容量型プローブ部は、それぞれ互いに異なる前記第1パッドと容量的に結合される複数の容量型プローブを有しており、
    前記複数の容量型プローブのうちから前記測定部と電気的に接続される容量型プローブを選択的に切り替える切替部を更に備える、請求項1〜5のいずれか一項に記載の検査装置。
  7. 前記測定部は、所定の位相遅延量に対応する周波数を有する前記交流信号を出力し、
    前記判定部は、前記反射信号の前記位相遅延と前記所定の位相遅延量とを比較することにより、前記配線の異常の有無を判定する、請求項1〜6のいずれか一項に記載の検査装置。
  8. 前記測定部は、ネットワークアナライザである、請求項1〜7のいずれか一項に記載の検査装置。
  9. 基板、それぞれ前記基板の表面に形成された第1パッド及び第2パッド、並びに前記第1パッドと前記第2パッドとを結ぶ配線を有するインターポーザを検査する検査方法であって、
    前記インターポーザを支持部によって支持するステップと、
    前記第1パッドと容量的に結合されるように容量型プローブ部を配置するステップと、
    前記容量型プローブ部を介して前記第1パッドに対して交流信号を出力することにより前記第1パッドからの反射信号を測定するステップと、
    前記交流信号に対する前記反射信号の位相遅延に基づいて前記配線の異常の有無を判定するステップと、
    を含む、検査方法。
  10. 前記反射信号を測定するステップにおいて、前記基板に対して前記基板内にキャリアを発生させるための光を照射しながら前記反射信号を測定する、請求項9に記載の検査方法。
  11. 前記基板は、前記第1パッド及び前記第2パッドが設けられた第1表面と、前記第1表面とは反対側の第2表面とを有しており、
    前記反射信号を測定するステップにおいて、前記光は、前記第2表面に対して照射される、請求項10に記載の検査方法。
  12. 前記反射信号を測定するステップよりも前に、前記第2パッドに対向するように金属部材を配置するステップを更に含む、請求項9〜11のいずれか一項に記載の検査方法。
  13. 前記インターポーザは、複数の前記配線及び複数の前記第1パッドを有しており、
    前記容量型プローブ部と容量的に結合された所定の第1パッドについての前記反射信号を測定するステップが完了した後に、前記容量型プローブ部が前記所定の第1パッドとは異なる他の第1パッドと容量的に結合されるように、前記支持部と前記容量型プローブ部との相対位置を変化させるステップを更に含む、請求項9〜12のいずれか一項に記載の検査方法。
  14. 前記インターポーザは、複数の前記配線及び複数の前記第1パッドを有しており、
    前記容量型プローブ部は、それぞれ互いに異なる前記第1パッドと容量的に結合される複数の容量型プローブを有しており、
    前記反射信号を測定するステップにおいて、前記複数の容量型プローブのうちから測定対象となる容量型プローブを選択的に切り替えることにより、前記複数の容量型プローブの各々に対応する前記反射信号を測定する、請求項9〜13のいずれか一項に記載の検査方法。
  15. 前記反射信号を測定するステップにおいて、所定の位相遅延量に対応する周波数を有する前記交流信号を出力し、
    前記判定するステップにおいて、前記交流信号に対する前記反射信号の前記位相遅延と前記所定の位相遅延量とを比較することにより、前記配線の異常の有無を判定する、請求項9〜14のいずれか一項に記載の検査方法。
JP2018007485A 2018-01-19 2018-01-19 検査装置及び検査方法 Pending JP2019124671A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018007485A JP2019124671A (ja) 2018-01-19 2018-01-19 検査装置及び検査方法
PCT/JP2018/045733 WO2019142554A1 (ja) 2018-01-19 2018-12-12 検査装置及び検査方法
TW108100159A TW201935011A (zh) 2018-01-19 2019-01-03 檢查裝置及檢查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018007485A JP2019124671A (ja) 2018-01-19 2018-01-19 検査装置及び検査方法

Publications (1)

Publication Number Publication Date
JP2019124671A true JP2019124671A (ja) 2019-07-25

Family

ID=67302146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018007485A Pending JP2019124671A (ja) 2018-01-19 2018-01-19 検査装置及び検査方法

Country Status (3)

Country Link
JP (1) JP2019124671A (ja)
TW (1) TW201935011A (ja)
WO (1) WO2019142554A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251387A (ja) * 1998-10-30 1999-09-17 Komatsu Electronic Metals Co Ltd 半導体ウェーハの厚さ測定方法および厚さ測定装置並びに半導体ウェーハの平坦度測定方法および平坦度測定装置
JP2003203958A (ja) * 2001-10-31 2003-07-18 Ngk Spark Plug Co Ltd 高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法、高周波回路チップ製造用基板の検査装置
JP2005241614A (ja) * 2004-01-30 2005-09-08 Nidec-Read Corp 基板検査装置及び基板検査方法
US20070085550A1 (en) * 2005-10-03 2007-04-19 University Of Utah Research Foundation Non-contact reflectometry system and method
JP2008026320A (ja) * 2006-07-20 2008-02-07 Microinspection Inc 非接触シングルサイドプローブ及び、これを用いたパターン電極の断線・短絡検査装置及びその方法
JP2009109445A (ja) * 2007-11-01 2009-05-21 Hioki Ee Corp 回路基板検査装置
JP2010243507A (ja) * 2010-07-20 2010-10-28 Hioki Ee Corp 回路基板検査装置
JP2013535113A (ja) * 2010-06-28 2013-09-09 ザイリンクス インコーポレイテッド ダイ間ボンディングをテストするための集積回路および方法
US20140139259A1 (en) * 2012-11-19 2014-05-22 Industrial Technology Research Institute Test method for interposer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218957A (ja) * 1985-03-25 1986-09-29 Nec Corp 短絡箇所検出装置
US6242923B1 (en) * 1997-02-27 2001-06-05 International Business Machines Corporation Method for detecting power plane-to-power plane shorts and I/O net-to power plane shorts in modules and printed circuit boards
JP2007309691A (ja) * 2006-05-16 2007-11-29 Nidec-Read Corp 基板検査装置及び基板検査方法
JP4291843B2 (ja) * 2006-10-19 2009-07-08 株式会社東京カソード研究所 パターン検査装置
JP6479441B2 (ja) * 2014-11-29 2019-03-06 日置電機株式会社 基板検査装置および基板検査方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251387A (ja) * 1998-10-30 1999-09-17 Komatsu Electronic Metals Co Ltd 半導体ウェーハの厚さ測定方法および厚さ測定装置並びに半導体ウェーハの平坦度測定方法および平坦度測定装置
JP2003203958A (ja) * 2001-10-31 2003-07-18 Ngk Spark Plug Co Ltd 高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法、高周波回路チップ製造用基板の検査装置
JP2005241614A (ja) * 2004-01-30 2005-09-08 Nidec-Read Corp 基板検査装置及び基板検査方法
US20070085550A1 (en) * 2005-10-03 2007-04-19 University Of Utah Research Foundation Non-contact reflectometry system and method
JP2008026320A (ja) * 2006-07-20 2008-02-07 Microinspection Inc 非接触シングルサイドプローブ及び、これを用いたパターン電極の断線・短絡検査装置及びその方法
JP2009109445A (ja) * 2007-11-01 2009-05-21 Hioki Ee Corp 回路基板検査装置
JP2013535113A (ja) * 2010-06-28 2013-09-09 ザイリンクス インコーポレイテッド ダイ間ボンディングをテストするための集積回路および方法
JP2010243507A (ja) * 2010-07-20 2010-10-28 Hioki Ee Corp 回路基板検査装置
US20140139259A1 (en) * 2012-11-19 2014-05-22 Industrial Technology Research Institute Test method for interposer

Also Published As

Publication number Publication date
TW201935011A (zh) 2019-09-01
WO2019142554A1 (ja) 2019-07-25

Similar Documents

Publication Publication Date Title
JP2940815B2 (ja) 導体回路基板の検査方法およびその検査装置
JP3558434B2 (ja) 電気的配線検査方法及び装置
JP3877952B2 (ja) デバイス検査装置および検査方法
JP2002083849A (ja) 半導体デバイス検査装置
KR101421051B1 (ko) 반도체 검사장치
US10942216B2 (en) Apparatus and method for testing an interconnect circuit and method for manufacturing a semiconductor device including the test method
JP5873741B2 (ja) 半導体検査装置および半導体検査方法
US20110128011A1 (en) Apparatus and method for inspecting defects in circuit pattern
WO2019142554A1 (ja) 検査装置及び検査方法
JP6918659B2 (ja) 回路基板検査装置
US20050067616A1 (en) Ground-signal-ground pad layout for device tester structure
US11391756B2 (en) Probe module and probe
KR20020025786A (ko) 반도체 시험장치용 캘리브레이션 장치, 캘리브레이션 방법및 반도체시험장치
JP3295863B2 (ja) 半導体レーザ変調分光試験方法およびそのための装置
JP2010281639A (ja) 校正用基板および校正方法
US6337218B1 (en) Method to test devices on high performance ULSI wafers
JP2001318127A (ja) 配線ショート箇所の検査方法及び検査装置
TWI600910B (zh) Dynamic response analysis probe device
JP2010216847A (ja) 基板接続検査装置
JP2000098005A (ja) 探針の寿命判定方法及びプローブ装置
JP7168669B2 (ja) 電子顕微鏡を用いた微小電子デバイス特性評価装置及びそのプローブユニット
JP2003302437A (ja) 基板検査方法および基板検査装置
JP7357826B1 (ja) 光半導体検査装置
US20230341438A1 (en) Detection unit, semiconductor film layer inspection apparatus including the same, and semiconductor film layer inspection method using the same
TWI838948B (zh) 用於積體電路的自動化測試系統

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220412