JP2007250604A - Ｅｍｉ対策を施した半導体集積回路 - Google Patents

Abstract

【課題】回路基板に搭載したときに、電源ノイズを抑制する程度を切り替え可能な半導体集積回路を提供する。
【解決手段】半導体集積回路１０に、静電容量の異なる複数のコンデンサ１１〜１３と、コンデンサ１１〜１３の中から選択されたコンデンサを電源配線３とグランド配線４の間に挿入するためのスイッチ回路１４とを設ける。これにより、半導体集積回路の内部で、複数のコンデンサの中から選択したコンデンサをバイパスコンデンサとして挿入することができる。このような半導体集積回路を用いれば、回路基板に変更を加えることなく、電源ノイズを抑制する程度を切り替えることができる。
【選択図】図１

Description

本発明は、半導体集積回路に関し、特にＥＭＩ対策を施した半導体集積回路に関する。

電子機器は、動作中に電磁波を放射し、他の電子機器の動作に悪影響を及ぼす可能性がある。このような現象の発生を防止するため、日本や欧米などでは、電子機器の種類に応じてＥＭＩ（Electro Magnetic Interference ：電磁干渉）規格が定められており、ＥＭＩ規格を満たさない電子機器の輸入や販売は禁止されている。したがって、電子機器を設計するときに適切なＥＭＩ対策を施すことは、必須の要件とされている。

ＥＭＩ対策の１つとして、電子機器に内蔵される回路基板にバイパスコンデンサを設ける方法が知られている。バイパスコンデンサは、回路基板上に、２つの電極が回路基板上の電源配線とグランド配線に接続するように実装される。バイパスコンデンサは、電源配線とグランド配線の間の高周波信号に対するインピーダンスを下げ、電源ノイズを抑制する役割を有する。

ところで、複数の国や地域に向けて同じ電子機器を製造するときには、国や地域ごとに異なる回路基板を使用するのではなく、共通の回路基板を使用することが望ましい。一方、ＥＭＩ規格は国や地域ごとに定められており、ＥＭＩ規格の内容も国や地域ごとに異なる。したがって、ある国または地域に向けた電子機器を製造、販売するためには、当該国あるいは当該地域が要求するレベルに応じたＥＭＩ対策を電子機器に施す必要がある。

そこで、ＥＭＩ対策としてバイパスコンデンサを設ける場合には、図６に示すように、半導体集積回路９０の近傍にバイパスコンデンサの実装スペース９６を有する回路基板９５が使用される。ある国または地域に向けた電子機器を製造するときには、当該国あるいは当該地域のＥＭＩ規格を満たすように、所定の静電容量を有するコンデンサが回路基板９５に実装される。

例えば、Ａ国向けの電子機器を製造するときには、回路基板９５には静電容量Ｃ１、Ｃ１、Ｃ２、Ｃ２のバイパスコンデンサが実装され（図７（ａ）を参照）、Ｂ国向けの電子機器を製造するときには、回路基板９５には静電容量Ｃ１、Ｃ３、Ｃ２、Ｃ３のバイパスコンデンサが実装される（図７（ｂ）を参照）。これにより、Ａ国向けの電子機器とＢ国向けの電子機器を共通の回路基板を用いて製造することができる。

なお、本願発明に関連する技術として、特許文献１には、源発振周波数に応じて除去できるノイズのパルス幅を調整するために、複数の抵抗のうちから１以上の抵抗を選択する発振装置のノイズ除去回路が開示されている。また、特許文献２には、積層型コンデンサの層数を変えることにより、パッケージ内に２種類以上の静電容量の異なるコンデンサを形成した半導体装置が開示されている。
特開平６−１９６９８２号公報 特開平７−２０２０７２号公報

しかしながら、上述したように、国や地域ごとに異なる静電容量を有するバイパスコンデンサを回路基板に実装する方法を用いると、共通の回路基板を使用するメリット（製造工程の簡略化、製造コストの低減など）が損なわれる。例えば、上記の例では、電子機器の製造工程において、図７（ａ）に示す回路基板９５ａと図７（ｂ）に示す回路基板９５ｂとを別々に製作し、管理する必要がある。電子機器の出荷先の国数が増えるほど、この問題はさらに深刻となる。

それ故に、本発明は、回路基板に搭載したときに、電源ノイズを抑制する程度を切り替え可能な半導体集積回路を提供することを目的とする。

第１の発明は、ＥＭＩ対策を施した半導体集積回路であって、
複数のコンデンサを含むコンデンサ群と、
前記コンデンサ群の中から選択された１個以上のコンデンサを電源配線とグランド配線との間に挿入するためのスイッチ回路とを備える。

第２の発明は、第１の発明において、
前記コンデンサ群に含まれるコンデンサの静電容量が互いに異なることを特徴とする。

第３の発明は、第１の発明において、
前記スイッチ回路は、前記コンデンサ群の中から選択された１個のコンデンサを前記電源配線と前記グランド配線との間に挿入することを特徴とする。

第４の発明は、第１の発明において、
前記スイッチ回路は、前記コンデンサ群の中から選択された任意個のコンデンサを前記電源配線と前記グランド配線との間に挿入することを特徴とする。

第５の発明は、第１の発明において、
前記コンデンサ群に含まれるコンデンサの一方の電極は前記電源配線および前記グランド配線のうちの一方に接続されており、他方の電極は前記スイッチ回路を介して前記電源配線および前記グランド配線のうちの他方に接続されていること特徴とする。

第６の発明は、第１の発明において、
外部端子経由で直列に入力された信号に基づき、前記コンデンサ群の中から選択すべきコンデンサを示す選択制御信号を生成し、前記スイッチ回路に供給するシリアルインターフェイス回路をさらに備える。

第７の発明は、第１の発明において、
データを不揮発的に記憶する記憶回路と、
前記記憶回路に記憶されたデータに基づき、前記コンデンサ群の中から選択すべきコンデンサを示す選択制御信号を生成し、前記スイッチ回路に供給する選択制御回路とをさらに備える。

第８の発明は、第７の発明において、
前記記憶回路は、記憶したデータを電気的に書き換え可能であることを特徴とする。

第９の発明は、第１〜第８のいずれかの発明に係る半導体集積回路を搭載した回路基板である。

上記第１の発明によれば、半導体集積回路の内部で、予め設けられた複数のコンデンサの中から１個以上のコンデンサを選択し、選択したコンデンサをバイパスコンデンサとして電源配線とグランド配線の間に挿入することができる。このような半導体集積回路を用いれば、回路基板に変更を加えることなく、電源ノイズを抑制する程度を切り替えることができる。したがって、共通の回路基板を用いて、国や地域ごとに定められたＥＭＩ規格を満たす電子機器を製造することができる。

上記第２の発明によれば、半導体集積回路の内部で、異なる静電容量のコンデンサをバイパスコンデンサとして電源配線とグランド配線の間に挿入することができる。このような半導体集積回路を用いれば、回路基板に変更を加えることなく、電源ノイズを抑制する程度を切り替えることができる。

上記第３の発明によれば、簡単なスイッチ回路を用いて、電源ノイズを抑制する程度を切り替え可能な半導体集積回路を得ることができる。

上記第４の発明によれば、予め設けられた複数のコンデンサの中から任意個のコンデンサを選択できるので、電源ノイズを抑制する程度を多くの段階に切り替え可能な半導体集積回路を得ることができる。

上記第５の発明によれば、コンデンサ群の中から選択された１個以上のコンデンサを電源配線とグランド配線の間に挿入するスイッチ回路を備えた半導体集積回路を得ることができる。

上記第６の発明によれば、予め設けられた複数のコンデンサの中からいずれのコンデンサを選択するかを半導体集積回路の外部から指定することができる。

上記第７の発明によれば、予め設けられた複数のコンデンサの中からいずれのコンデンサを選択するかを半導体集積回路の内部で指定することができる。

上記第８の発明によれば、記憶回路に記憶されたデータを電気的に書き換えることにより、回路基板に変更を加えることなく、予め設けられた複数のコンデンサの中からいずれのコンデンサを選択するかを変更することができる。

上記第９の発明によれば、半導体集積回路の内部で、予め設けられた複数のコンデンサの中から１個以上のコンデンサを選択し、選択したコンデンサをバイパスコンデンサとして電源配線とグランド配線の間に挿入することができる。このような半導体集積回路を搭載した回路基板によれば、回路基板に変更を加えることなく、電源ノイズを抑制する程度を切り替えることができる。したがって、共通の回路基板を用いて、国や地域ごとに定められたＥＭＩ規格を満たす電子機器を製造することができる。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体集積回路の構成を示す図である。図１に示す半導体集積回路１０は、電源配線３とグランド配線４に接続された内部回路１を内蔵している。電源配線３とグランド配線４はそれぞれＶｃｃ端子とＧＮＤ端子に接続され、これら２つの端子には半導体集積回路１０の外部からそれぞれ電源電圧Ｖｃｃと接地電圧（０Ｖ）が印加される。このように内部回路１に対する電源電圧の供給は、電源配線３とグランド配線４を用いて行われる。

電源配線３とグランド配線４に対応して、複数のコンデンサとスイッチ回路１４が設けられる。半導体集積回路１０では、複数のコンデンサとして、互いに異なる静電容量Ｃ１〜Ｃ３を有する３個のコンデンサ１１〜１３が設けられる。スイッチ回路１４は、４つの入出力端子（以下、ａ１〜ａ３端子およびｂ端子という）と制御端子を有し、制御端子に与えられた信号に従い、ｂ端子をａ１端子に接続するか、ａ２端子に接続するか、ａ３端子に接続するか、あるいは、いずれの端子にも接続しないかを切り替える。

コンデンサ１１〜１３の一方の電極は、いずれもグランド配線４に接続される。コンデンサ１１〜１３の他方の電極は、それぞれ、スイッチ回路１４のａ１〜ａ３端子に接続される。スイッチ回路１４のｂ端子は、電源配線３に接続される。

内部回路１は、シリアルインターフェイス回路２を含んでいる。シリアルインターフェイス回路２は、ＣＬＫやＤＡＴＡなどの外部端子を有し、外部端子経由で直列に入力された信号に基づき、スイッチ回路１４の制御端子に与えるべき選択制御信号Ｘを生成する。シリアルインターフェイス回路２には、例えば、Ｉ² Ｃ（Inter Integrated Circuit）バスインターフェイス回路などが使用される。

選択制御信号Ｘは、第１〜第４の値を取る。選択制御信号Ｘが第１の値を取るとき、スイッチ回路１４のｂ端子はａ１端子に接続され、電源配線３とグランド配線４の間には静電容量Ｃ１のコンデンサ１１が挿入される。選択制御信号Ｘが第２の値を取るとき、スイッチ回路１４のｂ端子はａ２端子に接続され、電源配線３とグランド配線４の間には静電容量Ｃ２のコンデンサ１２が挿入される。選択制御信号Ｘが第３の値を取るとき、スイッチ回路１４のｂ端子はａ３端子に接続され、電源配線３とグランド配線４の間には静電容量Ｃ３のコンデンサ１３が挿入される。選択制御信号Ｘが第４の値を取るとき、スイッチ回路１４のｂ端子はいずれの端子にも接続されず、電源配線３とグランド配線４の間にはいずれのコンデンサも挿入されない。

このようにスイッチ回路１４は、コンデンサ１１〜１３の中から選択された１個のコンデンサを電源配線３とグランド配線４の間に挿入する。スイッチ回路１４によって挿入されたコンデンサは、バイパスコンデンサとして機能し、電源配線３とグランド配線４の間の高周波信号に対するインピーダンスを下げ、電源ノイズを抑制する。

なお、半導体集積回路１０は、コンデンサ１１〜１３とスイッチ回路１４を設けた電源配線３およびグランド配線４を１組だけ備えていてもよく、あるいは、複数組備えていてもよい。コンデンサ１１〜１３とスイッチ回路１４は、任意のＶｃｃ端子に接続された電源配線と、任意のＧＮＤ端子に接続されたグランド配線との間に設けられる。

図２は、半導体集積回路１０を搭載した回路基板を示す図である。図２に示す回路基板１５には、半導体集積回路１０に加えて、選択制御回路１６が搭載されている。選択制御回路１６は、半導体集積回路１０に含まれるシリアルインターフェイス回路２に対応したシリアルインターフェイス回路（以下、送信側シリアルインターフェイス回路という）を含んでいる。選択制御回路１６は、送信側シリアルインターフェイス回路を用いて、半導体集積回路１０において選択制御信号Ｘが取るべき値を送信する。

選択制御回路１６は、例えば、ＣＰＵを用いて実現される。この場合ＣＰＵは、ＣＰＵに内蔵されたフラッシュメモリや回路基板１５に搭載されたフラッシュメモリやＲＯＭなどから、選択制御信号Ｘが取るべき値を読み出す。読み出され値は、送信側シリアルインターフェイス回路からシリアルインターフェイス回路２に送信される。

図２に示す例では、半導体集積回路１０は４個のＶｃｃ端子（斜線を付した端子）と４個のＧＮＤ端子（クロスハッチを付した端子）とを備え、Ｖｃｃ端子に接続された電源配線とＧＮＤ端子に接続されたグランド配線の間には、静電容量Ｃ１〜Ｃ３のコンデンサとスイッチ回路が設けられているとする。

半導体集積回路１０をある国または地域（以下、Ａ国とする）向けの電子機器に使用する場合には、選択制御回路１６は、シリアルインターフェイス回路２に対して、選択制御信号Ｘが取るべき値として、第１の値、第１の値、第２の値、および、第２の値を順に出力する。シリアルインターフェイス回路２は、これらの値に基づき、各スイッチ回路に対する選択制御信号Ｘを生成して出力する。これにより、図２（ａ）に示すように、内部回路１の上側および右側に書かれた電源配線とグランド配線の間には静電容量Ｃ１のコンデンサが挿入され、内部回路１の下側および左側に書かれた電源配線とグランド配線の間には静電容量Ｃ２のコンデンサが挿入される。したがって、ＥＭＩ対策として静電容量Ｃ１、Ｃ１、Ｃ２、Ｃ２のバイパスコンデンサを搭載した回路基板１５を得ることができる。

一方、半導体集積回路１０を別の国または地域（以下、Ｂ国とする）向けの電子機器に使用する場合には、選択制御回路１６は、シリアルインターフェイス回路２に対して、選択制御信号Ｘの値として、第１の値、第３の値、第２の値、および、第３の値を順に出力する。シリアルインターフェイス回路２は、これらの値に基づき、各スイッチ回路に対する選択制御信号Ｘを生成して出力する。これにより、図２（ｂ）に示すように、内部回路１の上側に書かれた電源配線とグランド配線の間には静電容量Ｃ１のコンデンサが挿入され、内部回路１の下側に書かれた電源配線とグランド配線の間には静電容量Ｃ２のコンデンサが挿入され、内部回路１の右側および左側に書かれた電源配線とグランド配線の間には静電容量Ｃ３のコンデンサが挿入される。したがって、ＥＭＩレベル対策として静電容量Ｃ１、Ｃ３、Ｃ２、Ｃ３のバイパスコンデンサを搭載した回路基板１５を得ることができる。

以上に示すように、本実施形態に係る半導体集積回路によれば、半導体集積回路の内部で、予め設けられた複数のコンデンサの中から１個のコンデンサを選択し、選択したコンデンサをバイパスコンデンサとして電源配線とグランド配線の間に挿入することができる。このような半導体集積回路を用いれば、回路基板に変更を加えることなく、電源ノイズを抑制する程度を切り替えることができる。

特に、コンデンサの静電容量が互いに異なっているので、異なる静電容量のコンデンサをバイパスコンデンサとして電源配線とグランド配線の間に挿入することができる。

また、スイッチ回路は、予め設けられた複数のコンデンサの中から選択された１個のコンデンサを電源配線とグランド配線の間に挿入するので、スイッチ回路を簡単な回路で構成することができる。

また、半導体集積回路は外部端子経由で直列に入力された信号に基づき選択制御信号を生成するシリアルインターフェイス回路を備えているので、予め設けられた複数のコンデンサの中からいずれのコンデンサを選択するかを半導体集積回路の外部から指定することができる。

なお、図１に示す例では、電源配線３とグランド配線４に対応して３個のコンデンサ１１〜１３が設けられているが、電源配線３とグランド配線４に対応して設けられるコンデンサの個数は２個以上であれば何個でもよい。コンデンサの個数の具体的な値は、電源ノイズを抑制する程度の数に応じて決定すればよい。

また、図１に示す例では、コンデンサ１１〜１３はグランド配線４とスイッチ回路１４との間に設けられているが、コンデンサ１１〜１３を電源配線３とスイッチ回路１４の間に設けてもよい。以上の２点は、以下に示す実施形態についても同様である。

（第２の実施形態）
図３は、本発明の第２の実施形態に係る半導体集積回路の構成を示す図である。図３に示す半導体集積回路２０は、第１の実施形態に係る半導体集積回路１０（図１）において、スイッチ回路１４をスイッチ回路群２４に置換したものである。本実施形態の構成要素のうち第１の実施形態と同じものについては、同一の参照符号を付して説明を省略する。

スイッチ回路群２４は、独立して動作するスイッチ回路２１〜２３を含んでいる。スイッチ回路２１〜２３は、制御端子に与えられた信号に従い、導通状態となるか、非導通状態となるかを切り替える。コンデンサ１１〜１３の一方の電極は、いずれもグランド配線４に接続される。コンデンサ１１〜１３の他方の電極は、それぞれ、スイッチ回路２１〜２３の一方の端子に接続される。スイッチ回路２１〜２３の他方の端子は、いずれも電源配線３に接続される。

本実施形態ではシリアルインターフェイス回路２は、外部端子経由で直列に入力された信号に基づき、スイッチ回路２１〜２３の制御端子に与えるべき選択制御信号Ｘ１〜Ｘ３を生成する。選択制御信号Ｘ１〜Ｘ３は、いずれも、第１および第２の値を取る。選択制御信号Ｘ１が第１の値を取るとき、スイッチ回路２１は導通状態となり、電源配線３とグランド配線４の間にはコンデンサ１１が挿入される。選択制御信号Ｘ１が第２の値を取るとき、スイッチ回路２１は非導通状態となり、電源配線３とグランド配線４の間にコンデンサ１１は挿入されない。スイッチ回路２２、２３は、スイッチ回路２１と同様に動作する。

このようにスイッチ回路２１〜２３は、コンデンサ１１〜１３の中から選択された任意個のコンデンサを電源配線３とグランド配線４の間に挿入する。コンデンサ１１〜１３の中から複数個のコンデンサが選択されたとき、選択されたコンデンサは電源配線３とグランド配線４の間に並列に挿入される。スイッチ回路２１〜２３によって挿入されたコンデンサは、第１の実施形態と同様に、バイパスコンデンサとして機能する。

以上に示すように、本実施形態に係る半導体集積回路によれば、半導体集積回路の内部で、予め設けられた複数のコンデンサの中から任意個のコンデンサを選択し、選択したコンデンサをバイパスコンデンサとして電源配線とグランド配線の間に挿入することができる。このような半導体集積回路を用いれば、回路基板に変更を加えることなく、電源ノイズを抑制する程度を切り替えることができる。

特に、スイッチ回路は、予め設けられた複数のコンデンサの中から選択された任意個のコンデンサを電源配線とグランド配線の間に挿入するので、このような半導体集積回路を用いれば、電源ノイズを抑制する程度をより多くの段階に（図３に示す例では８とおりに）切り替えることができる。

なお、第１の実施形態では、複数のコンデンサの静電容量は互いに異なることとしたが、第２の実施形態では、複数のコンデンサの静電容量の一部または全部が同じであってもよい。

（第３の実施形態）
図４は、本発明の第３の実施形態に係る半導体集積回路の構成を示す図である。図４に示す半導体集積回路３０は、第１の実施形態に係る半導体集積回路１０（図１）において、シリアルインターフェイス回路２を含む内部回路１を、フラッシュメモリ６と選択制御回路７を含む内部回路８に置換したものである。以下、第１の実施形態との相違点を説明する。

フラッシュメモリ６は、選択制御回路７で必要とされる選択制御データを不揮発的に記憶している。選択制御データには、例えば、選択すべきコンデンサを示すデータ、あるいは、選択すべきコンデンサを決定する際に参照される国や地域を示すコードデータなどが使用される。選択制御回路７は、フラッシュメモリ６に記憶された選択制御データを読み出し、読み出した選択制御データに基づき、スイッチ回路１４の制御端子に与えるべき選択制御信号Ｘを生成する。

半導体集積回路３０をＡ国向けの電子機器に使用する場合には、フラッシュメモリ６には選択制御データとして、Ａ国向けの電子機器で選択すべきコンデンサを示すデータ、あるいは、Ａ国を示すコードデータなどが書き込まれる。この半導体集積回路３０を用いれば、Ａ国向けのＥＭＩ対策を施した回路基板を得ることができる。

一方、半導体集積回路３０をＢ国向けの電子機器に使用する場合には、フラッシュメモリ６には選択制御データとして、Ｂ国向けの電子機器で選択すべきコンデンサを示すデータ、あるいは、Ｂ国を示すコードデータなどが書き込まれる。この半導体集積回路３０を用いれば、Ｂ国向けのＥＭＩ対策を施した回路基板を得ることができる。

以上に示すように、本実施形態に係る半導体集積回路によれば、第１の実施形態と同様に、半導体集積回路の内部で、予め設けられた複数のコンデンサの中から１個のコンデンサを選択し、選択したコンデンサをバイパスコンデンサとして電源配線とグランド配線の間に挿入することができる。このような半導体集積回路を用いれば、回路基板に変更を加えることなく、電源ノイズを抑制する程度を切り替えることができる。

特に、半導体集積回路は、データを不揮発的に記憶するフラッシュメモリと、フラッシュメモリに記憶されたデータに基づき選択制御信号を生成する選択制御回路を備えているので、予め設けられた複数のコンデンサの中からいずれのコンデンサを選択するかを半導体集積回路の内部で指定することができる。

また、フラッシュメモリは、記憶したデータを電気的に書き換え可能という特性を有するので、フラッシュメモリに記憶されたデータを電気的に書き換えることにより、回路基板に変更を加えることなく、予め設けられた複数のコンデンサの中からいずれのコンデンサを選択するかを変更することができる。

（第４の実施形態）
図５は、本発明の第４の実施形態に係る半導体集積回路の構成を示す図である。図５に示す半導体集積回路４０は、第２の実施形態に係る半導体集積回路２０（図３）において、シリアルインターフェイス回路２を含む内部回路１を、フラッシュメモリ６と選択制御回路７を含む内部回路８に置換したものである。半導体集積回路４０の動作および効果は、第１〜第３の実施形態の説明から明らかであるので、ここでは説明を省略する。

以上に示すように、本発明の第１〜第４の実施形態に係る半導体集積回路は、複数のコンデンサを含むコンデンサ群と、電源配線とグランド配線の間にコンデンサ群の中から選択された１個以上のコンデンサを挿入するためのスイッチ回路とを備えている。このため、半導体集積回路の内部で、予め設けられた複数のコンデンサの中から１個以上のコンデンサを選択し、選択したコンデンサをバイパスコンデンサとして電源配線とグランド配線の間に挿入することができる。このような半導体集積回路を用いれば、回路基板に変更を加えることなく、電源ノイズを抑制する程度を切り替えることができる。したがって、共通の回路基板を用いて、国や地域ごとに定められたＥＭＩ規格を満たす電子機器を製造することができる。

本発明の第１の実施形態に係る半導体集積回路の構成を示す図である。 図１に示す半導体集積回路を搭載した回路基板を示す図である。 本発明の第２の実施形態に係る半導体集積回路の構成を示す図である。 本発明の第３の実施形態に係る半導体集積回路の構成を示す図である。 本発明の第４の実施形態に係る半導体集積回路の構成を示す図である。 従来の半導体集積回路を搭載した回路基板のバイパスコンデンサ実装前の様子を示す図である。 従来の半導体集積回路を搭載した回路基板のバイパスコンデンサ実装後の様子を示す図である。

符号の説明

１、８…内部回路
２…シリアルインターフェイス回路
３…電源配線
４…グランド配線
６…フラッシュメモリ
７…選択制御回路
１０、２０、３０、４０…半導体集積回路
１１、１２、１３…コンデンサ
１４、２１、２２、２３…スイッチ回路
１５…回路基板
１６…選択制御回路
２４…スイッチ回路群
Ｘ、Ｘ１〜Ｘ３…選択制御信号

Claims (9)

1. ＥＭＩ対策を施した半導体集積回路であって、
   複数のコンデンサを含むコンデンサ群と、
   前記コンデンサ群の中から選択された１個以上のコンデンサを電源配線とグランド配線との間に挿入するためのスイッチ回路とを備えた、半導体集積回路。
2. 前記コンデンサ群に含まれるコンデンサの静電容量が互いに異なることを特徴とする、請求項１に記載の半導体集積回路。
3. 前記スイッチ回路は、前記コンデンサ群の中から選択された１個のコンデンサを前記電源配線と前記グランド配線との間に挿入することを特徴とする、請求項１に記載の半導体集積回路。
4. 前記スイッチ回路は、前記コンデンサ群の中から選択された任意個のコンデンサを前記電源配線と前記グランド配線との間に挿入することを特徴とする、請求項１に記載の半導体集積回路。
5. 前記コンデンサ群に含まれるコンデンサの一方の電極は前記電源配線および前記グランド配線のうちの一方に接続されており、他方の電極は前記スイッチ回路を介して前記電源配線および前記グランド配線のうちの他方に接続されていること特徴とする、請求項１に記載の半導体集積回路。
6. 外部端子経由で直列に入力された信号に基づき、前記コンデンサ群の中から選択すべきコンデンサを示す選択制御信号を生成し、前記スイッチ回路に供給するシリアルインターフェイス回路をさらに備えた、請求項１に記載の半導体集積回路。
7. データを不揮発的に記憶する記憶回路と、
   前記記憶回路に記憶されたデータに基づき、前記コンデンサ群の中から選択すべきコンデンサを示す選択制御信号を生成し、前記スイッチ回路に供給する選択制御回路とをさらに備えた、請求項１に記載の半導体集積回路。
8. 前記記憶回路は、記憶したデータを電気的に書き換え可能であることを特徴とする、請求項７に記載の半導体集積回路。
9. 請求項１〜８のいずれかに記載の半導体集積回路を搭載した、回路基板。

Images