JP2001343402A - 直流電流検出器 - Google Patents

直流電流検出器

Info

Publication number
JP2001343402A
JP2001343402A JP2000168030A JP2000168030A JP2001343402A JP 2001343402 A JP2001343402 A JP 2001343402A JP 2000168030 A JP2000168030 A JP 2000168030A JP 2000168030 A JP2000168030 A JP 2000168030A JP 2001343402 A JP2001343402 A JP 2001343402A
Authority
JP
Japan
Prior art keywords
capacitor
current
integrator
capacitors
discharging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000168030A
Other languages
English (en)
Inventor
Satoru Inoue
井上  悟
Fumio Mizohata
文雄 溝畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000168030A priority Critical patent/JP2001343402A/ja
Publication of JP2001343402A publication Critical patent/JP2001343402A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

(57)【要約】 【課題】 従来の直流電流検出器では、主に低周波数帯
域のゲインを決定するコンデンサが大容量となり短時間
で電荷を放電することができないので、積分器のグラン
ドレベルを0Vに保持できず測定誤差が大きくなるとい
う課題があった。 【解決手段】 直流電流検出器において、積分器3の構
成要素として積分器3のグランドレベルに影響を与える
コンデンサC1,C2にそれぞれ並列に接続されて、コ
ンデンサC1,C2に蓄積された電荷を放電させるリセ
ットスイッチ4,5と、被測定電流の無電流期間におい
てリセットスイッチ4,5を動作させるように制御する
制御手段6,7とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、自己消弧素子を
用いた電力変換装置等を流れる無電流期間を有する直流
電流を測定するための直流電流検出器に関するものであ
る。
【0002】
【従来の技術】図7は、従来の直流電流検出器の構成を
示す回路図である。図7において、101は被測定電流
Iが流れる直流母線、102は直流母線101を流れる
被測定電流Iに比例した磁界強度の変化量を検出するロ
ゴスキーコイル、103は演算増幅器OP、抵抗R1,
R2,R3,R4およびコンデンサC1,C2を有して
構成されてロゴスキーコイル102の出力を積分する積
分器、104はコンデンサC1に蓄積された電荷を放電
するためのリセットスイッチ、105はリセットスイッ
チ104を閉じさせるためのリセットパルス信号を発生
するリセットパルス発生器、106は被測定電流Iに係
る無電流期間を予測する無電流期間予測器である。
【0003】次に動作について説明する。図8は、従来
の直流電流検出器に係る種々の信号波形を示す図であ
る。ロゴスキーコイル102の出力電圧Vlは、以下の
式(1)により表される。 Vl=μNA・dI/dt (1) ここで、μは透磁率、Nはロゴスキーコイルの巻数、A
はロゴスキーコイルの断面積を示している。式(1)に
示されるように、ロゴスキーコイル102の出力電圧V
lは微分値となるので、積分器103を用いることによ
り被測定電流Iの波形を再現する。
【0004】上記のロゴスキーコイル102を用いた直
流電流検出器については、原理的に被測定電流Iの直流
成分を検出することはできない。したがって、図8
(a)に示されるような無電流期間を有する直流電流を
測定する場合に、リセットパルス等を用いた波形補正手
段を用いなければ、積分器103の出力電圧Voutは
図8(b)に示されるように時間の経過とともに正負方
向の平均値が互いに平衡した交流波形となる。
【0005】そこで、従来の直流電流検出器では、無電
流期間予測器106により被測定電流Iが直流母線10
1に通電されない期間である無電流期間を予測して、無
電流期間において図8(c)に示されるようにリセット
パルス発生器105から数μ秒程度の短いリセットパル
スを発生させてリセットスイッチ104をオン状態にす
ることで、コンデンサC1に蓄積された電荷を放電させ
て積分器103の電圧波形Voutを補正する。
【0006】上記のような補正方式を用いた場合には、
図8(a)に示されるような波形を連続して長時間測定
すると、図8(d)に示されるように測定波形Vout
として、初期(期間d、期間d)には被測定電流I
と相似の波形を得ることができるが、時間が経過するに
したがって(期間di−1、期間d等)コンデンサC
2の両端部間の電圧Vcが大きくなって、見かけ上交流
信号波形が観測されるようになる。すなわち、当該電圧
Vcだけ積分器103のグランドレベルが0Vから離間
するために、被測定電流Iに対する測定誤差が大きくな
ることになる。これは、コンデンサC2の電荷が放電さ
れないことに起因するものであり、無電流期間を有する
被測定電流Iに係る測定時間が長くなる程、積分器10
3のグランドレベルを0Vに維持できなくなるために測
定誤差が大きくなる。
【0007】ここで、コンデンサC2の機能について説
明する。抵抗R2,R3,R4およびコンデンサC2が
ない場合の積分器103のゲインは、以下の式(2)に
より求められる。 Gh=1/ωC1R1 (2) 式(2)から明らかなように、低周波数帯域(0Hz近
傍)のゲインはおおよそ無限大となるので、このままで
は積分器103のグランドレベルが不安定となってしま
う。したがって、低周波数帯域のゲインを低くするため
に、抵抗R2,R3,R4およびコンデンサC2を図7
に示されるように配置する。これら抵抗R2,R3,R
4およびコンデンサC2に基づくゲインは、以下の式
(3)により求められる。 Gl=Zr/R1 (3) ここで、Zrは以下の式(4)により与えられる。 Zr=R2[1+{R3/(R4+1/ωC2)}] (4) したがって、トータルゲインGtは、以下の式(5)に
より求められる。 Gt=Gh・Gl (5)
【0008】
【発明が解決しようとする課題】従来の直流電流検出器
は以上のように構成されているので、主に高周波数帯域
におけるゲインを決定するコンデンサC1の容量は入力
抵抗R1に基づいて小容量に調整でき、コンデンサC1
に蓄積された電荷の放電は短時間で実施することができ
る。しかし、抵抗R2,R3,R4に係る調整範囲は小
さいために、主に低周波数帯域におけるゲインを決定す
るコンデンサC2は大容量となり、コンデンサC2に蓄
積された電荷を短時間で放電することはできないため
に、リセットパルス発生後における積分器の出力を0V
に復帰することができず、測定誤差が大きくなるという
課題があった。
【0009】この発明は上記のような課題を解決するた
めになされたもので、無電流期間中において積分器のグ
ランドレベルを0Vに保持して、直流電流値を正確に測
定することができる直流電流検出器を得ることを目的と
する。
【0010】
【課題を解決するための手段】この発明に係る直流電流
検出器は、積分器の構成要素として積分器のグランドレ
ベルに影響を与える1または複数のコンデンサにそれぞ
れ並列に接続されて、コンデンサに蓄積された電荷を放
電させる放電手段と、被測定電流の無電流期間において
放電手段を動作させるように制御する制御手段とを備え
るようにしたものである。
【0011】この発明に係る直流電流検出器は、積分器
内に設けられて一方の端部が互いに電気的に接続される
とともに他方の端部がそれぞれ開放されたおおよそ同じ
容量の複数のコンデンサから成る1または複数のコンデ
ンサユニットと、それぞれのコンデンサユニット毎に設
けられ、コンデンサユニットに含まれるいずれか1つの
コンデンサの他方の端部と積分器を構成する他の回路部
位とを選択的に接続する切り替え手段と、コンデンサユ
ニットに含まれるコンデンサにそれぞれ並列に接続され
て、コンデンサに蓄積された電荷を放電させる放電手段
と、被測定電流の無電流期間において切り替え手段によ
るコンデンサの接続を選択的に変更するとともに、切り
替え手段により選択されたコンデンサに係る放電手段を
オフ状態にして、切り替え手段により選択されないコン
デンサに係る放電手段をオン状態にするように制御する
制御手段とを備えるようにしたものである。
【0012】この発明に係る直流電流検出器は、放電手
段として、制御手段により制御される半導体スイッチま
たは機械的接点を備えたスイッチを用いるようにしたも
のである。
【0013】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1は、この発明の実施の形態1による
直流電流検出器の構成を示す回路図である。図1におい
て、1は被測定電流Iが流れる直流母線、2は直流母線
1を流れる被測定電流Iに比例した磁界強度の変化量を
検出するロゴスキーコイル、3は演算増幅器OP、抵抗
R1,R2,R3,R4およびコンデンサC1,C2を
有して構成されてロゴスキー回路2の出力を積分する積
分器、4はコンデンサC1に蓄積された電荷を放電する
ためのリセットスイッチ(放電手段)、5はコンデンサ
C2に蓄積された電荷を放電するためのリセットスイッ
チ(放電手段)、6はリセットスイッチ4およびリセッ
トスイッチ5を閉じさせるためのリセットパルス信号を
発生するリセットパルス発生器、7は被測定電流Iに係
る無電流期間を予測する無電流期間予測器である。な
お、リセットパルス発生器6と無電流期間予測器7とか
ら、被測定電流Iの無電流期間においてリセットスイッ
チ4,5を閉じさせるように制御する制御手段が構成さ
れる。また、リセットスイッチ4,5としては、半導体
スイッチまたはリレー等の機械的接点を備えたスイッチ
を用いることができる。
【0014】次に動作について説明する。図2は、この
発明の実施の形態1による直流電流検出器に係る種々の
信号波形を示す図である。この発明の実施の形態1によ
る直流電流検出器では、図2(a)に示されるような波
形を有する被測定電流Iについて、無電流期間予測器7
により被測定電流Iが直流母線1に通電されない期間で
ある無電流期間を予測する。そして、図2(b)に示さ
れるように、無電流期間においてリセットパルス発生器
6から数μ秒程度の短いリセットパルス信号を発生させ
て、リセットスイッチ4およびリセットスイッチ5をオ
ン状態にする。これにより、コンデンサC1およびコン
デンサC2に蓄積された電荷を放電させて、図2(c)
に示されるように、積分器3の出力電圧Voutを無電
流期間において0Vに復帰させる。なお、リセットスイ
ッチ4,5は、リセットパルス信号のパルス幅の期間に
おいて閉じられてコンデンサに蓄積された電荷を放電さ
せる。
【0015】以上のように、この実施の形態1によれ
ば、積分器3の構成要素として積分器3のグランドレベ
ルに影響を与える全てのコンデンサC1,C2に並列に
接続されて、無電流期間においてオン状態となる複数の
リセットスイッチ4,5を備えるように構成したので、
無電流期間中において積分器のグランドレベルを0Vに
保持することが可能となり、直流電流値を正確に測定す
ることができるという効果を奏する。
【0016】また、コンデンサに蓄積された電荷を放電
させる手段として与えられるリセットスイッチ4,5と
して、半導体スイッチまたはリレー等の機械的接点を備
えたスイッチを用いるようにしたので、簡単な構成を用
いてコンデンサに蓄積された電荷を放電することができ
るから、装置を簡略化することができるとともにコスト
を低減することができるという効果を奏する。
【0017】実施の形態2.図3は、この発明の実施の
形態2による直流電流検出器の構成を示す回路図であ
る。図3において、図1と同一符号は同一または相当部
分を示すのでその説明を省略する。C2a,C2bは同
じ容量を有するコンデンサであり、実施の形態1におけ
るコンデンサC2と同様に低周波数帯域におけるゲイン
を低下させるために設けられる。これらコンデンサC2
aおよびコンデンサC2bから、コンデンサの残留電荷
を確実に放電させるために複数のコンデンサを並べて成
るコンデンサユニットが構成される。11a,11bは
それぞれコンデンサC2a,C2bに並列接続されるリ
セットスイッチ(放電手段)、12は抵抗R4とコンデ
ンサC2aまたはコンデンサC2bとを選択的に接続す
るための切り替えスイッチ(切り替え手段)である。切
り替えスイッチ12の選択に応じて、演算増幅器OP
と、抵抗R1,R2,R3,R4と、コンデンサC1
と、コンデンサC2aまたはコンデンサC2bとから積
分器が構成される。また、13はリセットスイッチ4、
リセットスイッチ11aおよびリセットスイッチ11b
を閉じさせるためのリセットパルス信号を発生するとと
もに、切り替えスイッチ12について接続するコンデン
サC2aまたはコンデンサC2bを選択するための切り
替え信号を発生するリセット・切り替え信号発生器であ
る。なお、無電流期間予測器7とリセット・切り替え信
号発生器13とから、被測定電流の無電流期間において
切り替えスイッチ12によるコンデンサC2a,C2b
に係る回路接続を選択的に変更するとともに、切り替え
スイッチ12により選択されたコンデンサに係るリセッ
トスイッチをオフ状態にして、切り替えスイッチ12に
より選択されないコンデンサに係るリセットスイッチを
オン状態にするように制御する制御手段が構成される。
また、リセットスイッチ11a,11bとしては、半導
体スイッチまたはリレー等の機械的接点を備えたスイッ
チを用いることができる。
【0018】図4は、リセットスイッチを並列に接続し
たコンデンサについての等価回路を示す図である。図4
に示されるように、リセットスイッチSはスイッチ部s
と内部抵抗rとを直列接続したものとして等価的に扱う
ことができる。また、図5はコンデンサの放電特性につ
いて説明する図である。コンデンサCに蓄積された電荷
についての放電特性は、以下の式(6)により表され
る。 lc=q/C=Eε−(t/Cr) (6) 式(6)における時定数Crにより、コンデンサの放電
特性が変化する。すなわち、コンデンサの容量Cとリセ
ットスイッチの内部抵抗rとの積として与えられる時定
数Crが比較的大きいと図5(a)に示されるように十
分に放電するまでにかかる時間は長くなり、時定数Cr
が比較的小さいと図5(b)に示されるように十分に放
電するまでにかかる時間は短くなる。放電用のリセット
スイッチが閉じられる時間はリセットパルス信号のパル
ス幅Tとして与えられるので、図5(a),(b)と図
5(c)とを比較すれば明らかなように、パルス幅Tが
時定数Crよりも短い場合あるいは時定数Crと比較し
てあまり大きくない場合には、蓄積された電荷を十分に
放電できずにコンデンサに電荷が残る。この残留電荷
が、積分器3のグランドレベルを0Vに維持できない要
因となる。また、時定数Crがパルス幅Tと比較して十
分に小さい場合にはコンデンサには残留電荷がなくな
り、積分器3のグランドレベルを0Vに維持できる。な
お、リセットパルス信号のパルス幅Tを大きくすれば電
荷を十分に放電することができるが、通常パルス幅Tは
被測定電流Iの無電流期間よりも短く設定する必要があ
るので、自ずと限界がある。
【0019】したがって、この発明の実施の形態2によ
る直流電流検出器は、実施の形態1による直流電流検出
器のコンデンサC2に蓄積される電荷量が多くて、図2
(b)に示されるリセットパルス信号のパルス幅では電
荷の放電を十分に完了することができない場合に適用す
ることが想定されるものである。このように、電荷の放
電を十分に完了することができない要因としては、1)
コンデンサC2の容量が大きい場合、2)被測定電流I
の無電流期間が短い場合、3)被測定電流Iの直流電流
値が大きい場合等が挙げられる。
【0020】次に動作について説明する。図6は、この
発明の実施の形態2による直流電流検出器に係る種々の
信号波形を示す図である。この発明の実施の形態2によ
る直流電流検出器では、図6(a)に示されるような波
形を有する被測定電流Iについて、無電流期間予測器7
により被測定電流Iが直流母線1に通電されない期間で
ある無電流期間を予測する。そして、図6(b)に示さ
れるように、無電流期間においてリセット・切り替え信
号発生器13から数μ秒程度のリセットパルス信号を発
生する。第1に、このリセットパルスが発生されている
間はリセットスイッチ4がオン状態となってコンデンサ
C1に蓄積された電荷が放電される。
【0021】また、リセットパルスの立ち上がりエッジ
に応じて切り替え信号のレベルを変更して、切り替えス
イッチ12を切り替え、コンデンサC2aおよびコンデ
ンサC2bを交互に回路接続する。この実施の形態にお
いては、切り替え信号がHレベルの際にコンデンサC2
aが選択され、また切り替え信号がLレベルの際にコン
デンサC2bが選択されてそれぞれ抵抗R4に接続され
るように、切り替えスイッチ12が動作する。さらに、
リセットパルスの立ち上がりエッジに応じて、回路接続
されていないコンデンサC2aまたはコンデンサC2b
に並列接続されたリセットスイッチ11aまたはリセッ
トスイッチ11bに対して、蓄積された電荷を放電する
のに十分なパルス幅Tを有するリセットパルス信号を出
力する。
【0022】これにより、リセットパルス信号を発生さ
せることで、コンデンサC1に蓄積された電荷を放電さ
せるとともに、既に放電が完了しているコンデンサC2
aまたはコンデンサC2bに回路接続するので、積分器
の出力電圧Voutを無電流期間において0Vに復帰さ
せる。なお、コンデンサC2aまたはコンデンサC2b
に蓄積された電荷の放電は、積分器を構成する他の回路
部位から切り離された状態で実施されるので、無電流期
間の時間幅とは関係なく、十分なパルス幅Tすなわち放
電時間を得ることができ、電荷の放電を確実に実施でき
る。また、この実施の形態では、実施の形態1に示され
たコンデンサC2に関連して、同容量のコンデンサを並
べて交互に放電させる構成を示したが、コンデンサC1
についても十分な放電時間を得られない場合には同様の
構成を採用することができることはいうまでもない。さ
らに、電荷の放電を確実に実施させるために設けられる
コンデンサユニットを構成するコンデンサの数は2個に
限定されるものではなく、3個以上のコンデンサを並べ
てコンデンサユニットを構成することも可能である。
【0023】以上のように、この実施の形態2によれ
ば、積分器内において、一方の端部が互いに電気的に接
続されるとともに他方の端部がそれぞれ開放された同じ
容量の複数のコンデンサC2a,C2bから成るコンデ
ンサユニットと、当該コンデンサユニットに含まれるコ
ンデンサC2aまたはコンデンサC2bのいずれか一方
を抵抗R4に対して選択的に接続する切り替えスイッチ
12と、コンデンサユニットに含まれるそれぞれのコン
デンサC2a,C2bに対して並列に接続されるリセッ
トスイッチ11a,11bと、切り替えスイッチ12の
切り替えを制御するとともに、切り替えスイッチ12に
より選択されたコンデンサに係るリセットスイッチをオ
フ状態にして、切り替えスイッチ12により選択されな
いコンデンサに係るリセットスイッチをオン状態とする
ように制御する制御手段とを備えるように構成したの
で、制御手段による制御に基づいて既に放電が完了して
いるコンデンサに回路接続することができるから、無電
流期間において積分器のグランドレベルを0Vに保持す
ることが可能となり、直流電流値を正確に測定すること
ができるという効果を奏する。なお、実施の形態2で
は、残留電荷を確実に放電することができるから、無電
流期間が短い場合に放電時間を十分にとることができな
い実施の形態1と比較すると、さらに測定精度を向上す
ることができる。
【0024】
【発明の効果】以上のように、この発明によれば、積分
器の構成要素として積分器のグランドレベルに影響を与
える1または複数のコンデンサにそれぞれ並列に接続さ
れて、コンデンサに蓄積された電荷を放電させる放電手
段と、被測定電流の無電流期間において放電手段を動作
させるように制御する制御手段とを備えるように構成し
たので、無電流期間中において積分器のグランドレベル
を0Vに保持することが可能となり、直流電流値を正確
に測定することができるという効果を奏する。
【0025】この発明によれば、積分器内に設けられて
一方の端部が互いに電気的に接続されるとともに他方の
端部がそれぞれ開放されたおおよそ同じ容量の複数のコ
ンデンサから成る1または複数のコンデンサユニット
と、それぞれのコンデンサユニット毎に設けられ、当該
コンデンサユニットに含まれるいずれか1つのコンデン
サの他方の端部と積分器を構成する他の回路部位とを選
択的に接続する切り替え手段と、コンデンサユニットに
含まれるコンデンサにそれぞれ並列に接続されて、当該
コンデンサに蓄積された電荷を放電させる放電手段と、
被測定電流の無電流期間において切り替え手段によるコ
ンデンサの接続を選択的に変更するとともに、切り替え
手段により選択されたコンデンサに係る放電手段をオフ
状態にして、切り替え手段により選択されないコンデン
サに係る放電手段をオン状態にするように制御する制御
手段とを備えるように構成したので、制御手段により既
に放電が完了しているコンデンサに回路接続することが
できるとともに、電荷が蓄積されたコンデンサについて
十分な放電時間を得て残留電荷を確実に放電できるか
ら、直流電流値の測定精度をより向上することができる
という効果を奏する。
【0026】この発明によれば、放電手段として、制御
手段により制御される半導体スイッチまたは機械的接点
を備えたスイッチを用いるように構成したので、簡単な
構成を用いてコンデンサに蓄積された電荷を放電するこ
とができるから、装置を簡略化することができるととも
にコストを低減することができるという効果を奏する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による直流電流検出
器の構成を示す回路図である。
【図2】 この発明の実施の形態1による直流電流検出
器に係る種々の信号波形を示す図である。
【図3】 この発明の実施の形態2による直流電流検出
器の構成を示す回路図である。
【図4】 リセットスイッチを並列に接続したコンデン
サについての等価回路を示す図である。
【図5】 コンデンサの放電特性について説明する図で
ある。
【図6】 この発明の実施の形態2による直流電流検出
器に係る種々の信号波形を示す図である。
【図7】 従来の直流電流検出器の構成を示す回路図で
ある。
【図8】 従来の直流電流検出器に係る種々の信号波形
を示す図である。
【符号の説明】
1 直流母線、2 ロゴスキーコイル、3 積分器、
4,5,11a,11bリセットスイッチ(放電手
段)、6 リセットパルス発生器、7 無電流期間予測
器、12 切り替えスイッチ(切り替え手段)、13
リセット・切り替え信号発生器、C1,C2,C2a,
C2b コンデンサ、I 被測定電流、OP演算増幅
器、R1,R2,R3,R4 抵抗。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G025 AB08 AC04 CA04 CB04 CC07 CC08 2G035 AA01 AB01 AC02 AD10 AD16 AD18 AD20 AD45

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ロゴスキーコイルと、該ロゴスキーコイ
    ルの出力を積分する積分器とを有して構成され、自己消
    弧素子を用いた電力変換装置等を流れる無電流期間を有
    する直流電流を検出する直流電流検出器において、 前記積分器の構成要素として該積分器のグランドレベル
    に影響を与える1または複数のコンデンサにそれぞれ並
    列に接続されて、前記コンデンサに蓄積された電荷を放
    電させる放電手段と、 被測定電流の無電流期間において前記放電手段を動作さ
    せるように制御する制御手段とを備えることを特徴とす
    る直流電流検出器。
  2. 【請求項2】 ロゴスキーコイルと、該ロゴスキーコイ
    ルの出力を積分する積分器とを有して構成され、自己消
    弧素子を用いた電力変換装置等を流れる無電流期間を有
    する直流電流を検出する直流電流検出器において、 前記積分器内に設けられて一方の端部が互いに電気的に
    接続されるとともに他方の端部がそれぞれ開放されたお
    およそ同じ容量の複数のコンデンサから成る1または複
    数のコンデンサユニットと、 それぞれの前記コンデンサユニット毎に設けられ、当該
    コンデンサユニットに含まれるいずれか1つのコンデン
    サの他方の端部と前記積分器を構成する他の回路部位と
    を選択的に接続する切り替え手段と、 前記コンデンサユニットに含まれるコンデンサにそれぞ
    れ並列に接続されて、当該コンデンサに蓄積された電荷
    を放電させる放電手段と、 被測定電流の無電流期間において前記切り替え手段によ
    るコンデンサの接続を選択的に変更するとともに、前記
    切り替え手段により選択されたコンデンサに係る前記放
    電手段をオフ状態にして、前記切り替え手段により選択
    されないコンデンサに係る前記放電手段をオン状態にす
    るように制御する制御手段とを備えることを特徴とする
    直流電流検出器。
  3. 【請求項3】 放電手段として、制御手段により制御さ
    れる半導体スイッチまたは機械的接点を備えたスイッチ
    を用いることを特徴とする請求項1または請求項2記載
    の直流電流検出器。
JP2000168030A 2000-06-05 2000-06-05 直流電流検出器 Pending JP2001343402A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000168030A JP2001343402A (ja) 2000-06-05 2000-06-05 直流電流検出器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000168030A JP2001343402A (ja) 2000-06-05 2000-06-05 直流電流検出器

Publications (1)

Publication Number Publication Date
JP2001343402A true JP2001343402A (ja) 2001-12-14

Family

ID=18671098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000168030A Pending JP2001343402A (ja) 2000-06-05 2000-06-05 直流電流検出器

Country Status (1)

Country Link
JP (1) JP2001343402A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004879A (ja) * 2007-06-19 2009-01-08 New Japan Radio Co Ltd 映像回路
JP2009517659A (ja) * 2005-11-28 2009-04-30 グルノ、ラディスラフ 可撓性精密電流検出器
JP2019221070A (ja) * 2018-06-20 2019-12-26 新電元工業株式会社 スイッチング電源装置
JP2020014286A (ja) * 2018-07-13 2020-01-23 新電元工業株式会社 電源装置
JP2020089132A (ja) * 2018-11-28 2020-06-04 新電元工業株式会社 電源装置の制御回路、電源装置及び電源装置の制御方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009517659A (ja) * 2005-11-28 2009-04-30 グルノ、ラディスラフ 可撓性精密電流検出器
JP2009004879A (ja) * 2007-06-19 2009-01-08 New Japan Radio Co Ltd 映像回路
JP2019221070A (ja) * 2018-06-20 2019-12-26 新電元工業株式会社 スイッチング電源装置
JP7361457B2 (ja) 2018-06-20 2023-10-16 新電元工業株式会社 スイッチング電源装置
JP2020014286A (ja) * 2018-07-13 2020-01-23 新電元工業株式会社 電源装置
JP2020089132A (ja) * 2018-11-28 2020-06-04 新電元工業株式会社 電源装置の制御回路、電源装置及び電源装置の制御方法
JP7193993B2 (ja) 2018-11-28 2022-12-21 新電元工業株式会社 電源装置の制御回路、電源装置及び電源装置の制御方法

Similar Documents

Publication Publication Date Title
US9160232B2 (en) Efficient regulation of capacitance voltage(s) in a switched mode multilevel power converter
US6970365B2 (en) Controlled frequency power factor correction circuit and method
US9423446B2 (en) Insulation state detecting device
JP2007240299A (ja) フライングキャパシタ方式電圧測定装置
JPWO2003032464A1 (ja) 電圧バランス回路、電圧検出用回路、電圧バランス方法及び電圧検出方法
US11029197B2 (en) Optical sensor arrangement and method for light sensing
JPH05180881A (ja) 時定数検出回路及び時定数調整回路
KR100352575B1 (ko) 절연 저항 측정 기구 및 방법
US7336513B1 (en) Method of compensating output voltage distortion of half-bridge inverter and device based on the method
JP2001343402A (ja) 直流電流検出器
JP2001037210A (ja) 複数の直流電源回路を並列接続した直流電源装置
EP1691478B1 (en) Method and arrangement in connection with frequency converter
JP3572541B2 (ja) 直流除電器の制御方法
JP3204091B2 (ja) 充放電電流測定装置
KR20180087846A (ko) 2차 스위치드 커패시터 필터
JP3312763B2 (ja) 電圧印加電流測定回路
JP3878602B2 (ja) 大容量コンデンサの充電制御装置、大容量コンデンサの放電制御装置、大容量コンデンサの充電制御方法、及び大容量コンデンサの放電制御方法
TWI782748B (zh) 充放電試驗裝置
JPH04267620A (ja) 三角波発振回路
JPH1056657A (ja) 測定回路
JPH07264022A (ja) プログラマブル遅延発生装置
JPH1031050A (ja) 偏向コイルアセンブリ耐圧試験器
JPH09292443A (ja) 試験方法及び装置
Derksen et al. Load current estimation for control algorithms in buck converter
SU1173336A1 (ru) Преобразователь частоты в напр жение

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091006